CN104242939A - 一种中等分辨率高速可配置的异步逐次逼近型模数转换器 - Google Patents

Abstract

本发明提供一种中等分辨率高速可配置的异步逐次逼近型模数转换器，包括：采样网络、比较器、逐次逼近控制单元、输出锁存器和异步控制单元，所述采样网络由自举开关和差分电容阵列组成，其中差分电容阵列包括第一电容阵列和第二电容阵列，第一电容阵列和第二电容阵列由全二进制结构的电容组构成；所述比较器用于比较第一电容阵列和第二电容阵列输出的电压；所述逐次逼近控制单元完成第一电容阵列和第二电容阵列输出的电压的逐次逼近过程；所述输出锁存器锁存并输出转换完成得到的数字信号；所述异步控制单元产生比较器的时钟信号。本发明可以提高模数转换器的转换速度。

Description

一种中等分辨率高速可配置的异步逐次逼近型模数转换器

技术领域

本发明涉及模数转换器领域，尤其涉及一种中等分辨率高速可配置的异步逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC)是一种应用于中等精度中等采样速率的类型，因其结构简单、面积小、功耗利用率高而广泛应用于各种医疗、便携和通信系统中。由于逐次逼近模数转换器不需要诸如运算放大器等线性增益模块，使得SAR ADC能够较好地适应特征尺寸的减小和电源电压降低的工艺演化趋势。随着工艺的进步，SAR ADC所能达到的转换速率也增加到数百兆，从而可以和流水线型模数转换器媲美，并且有着更高的功耗利用率。

对于传统结构的逐次逼近型模数转换器，其内部需要一个更高速比较控制时钟信号(一般为采样速率的数倍)，这会增加模数转换的设计难度和功耗，限制模数转换器的转换速度。

发明内容

有鉴于此，本发明提供一种中等分辨率高速可配置的异步逐次逼近型模数转换器，以提高逐次逼近型模数转换器的转换速度。

为解决上述问题，本发明提供一种中等分辨率高速可配置的异步逐次逼近型模数转换器，包括：

采样网络，包括差分电容阵列、第一自举开关和第二自举开关，所述差分电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列中的所有电容的上极板通过所述第一自举开关与差分模拟输入信号的正向信号输入端连接，所述第一电容阵列通过所述第一自举开关对所述正向信号输入端输入的正向信号进行采样，得到正向电压，所述第二电容阵列中的所有电容的上极板通过所述第二自举开关与差分模拟输入信号的反向信号输入端连接，所述第二电容阵列通过所述第二自举开关对所述反向信号输入端输入的反向信号进行采样，得到反向电压；

比较器，正向输入端与所述第一电容阵列的上极板连接，反向输入端与所述第二电容阵列的上极板连接，用于比较所述正向电压和所述反向电压，输出比较结果和比较完成信号；

逐次逼近控制单元，输入端与所述比较器的输出端连接，用于根据所述比较结果控制第一电容阵列和第二电容阵列依次切换位电容，直至完成第一电容阵列的上极板和第二电容阵列的上极板的电压的逐次逼近，并控制所述第一电容阵列和第二电容阵列的所有电容的下极板在下一次采样时复位到初始值；

输出锁存器，与所述逐次逼近控制单元的输出端连接，用于根据所述比较结果和比较完成信号，输出数字信号；

异步控制单元，与所述逐次逼近控制单元的输出端连接，用于根据所述比较完成信号，在预定时延后产生并输出控制所述比较器关断的时钟信号。

进一步地，所述中等分辨率高速可配置的异步逐次逼近型模数转换器，还包括：

配置模块，用于对所述差分电容阵列、所述逐次逼近控制单元及所述异步控制单元进行配置，以实现10位工作模式或8位工作模式；

所述第一电容阵列和所述第二电容阵列均包括：10组二进制结构的位电容，当所述配置模块配置成10位工作模式时，前九组位电容之间的电容值大小按照2倍的关系依次递减，最小的两组位电容为单位电容，前九组位电容的下极板与所述逐次逼近控制单元连接，最后一组位电容的下极板恒接电源电压；当所述配置模块配置成8位工作模式时，前七组位电容之间的电容值大小按照2倍的关系依次递减，最小的三组位电容为单位电容，前七组位电容的下极板与所述逐次逼近控制单元连接，最小的三组位电容的下极板恒接电源电压。

进一步地，所述差分模拟输入信号的大小在所述电源电压和地电压之间。

进一步地，所述逐次逼近控制单元包括：

第一控制单元，用于在采样阶段，控制所述第一电容阵列和第二电容阵列的最大一组位电容的下极板接地，其余位电容的下极板接电源电压，使得所述第一电容阵列的上极板通过第一自举开关对所述正向信号输入端输入的正向信号进行采样，得到正向电压，第二电容阵列的上极板通过第二自举开关对所述反向信号输入端输入的反向信号进行采样，得到反向电压；

第二控制单元，用于在初次比较阶段，控制所述第一电容阵列的上极板断开与正向信号输入端的连接，控制第二电容阵列的上极板断开与反向信号输入端的连接，并在所述比较器输出的比较结果为正向电压小于反向电压时，控制第一电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第二电容阵列的最大一组位电容的下极板的接法不变；在所述比较器输出的比较结果为正向电压大于反向电压时，控制第二电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第一电容阵列的最大一组位电容的下极板的接法不变；

第三控制单元，用于后续比较阶段，控制所述第一电容阵列和第二电容阵列的从第二大组位电容开始执行下述切换过程，直至切换到最小的一组位电容：在所述比较器输出的比较结果为正向电压大于反向电压时，控制所述第一电容阵列的当前切换到的位电容下极板由电源电压切换为接地，第二电容阵列的位电容接法不变；在所述比较器输出的比较结果为正向电压小于反向电压时，控制所述第一电容阵列的位电容接法不变，第二电容阵列的当前切换到的位电容的下极板由电源电压切换为接地。

本发明具有以下有益效果：

本发明通过提供一种中等分辨率高速可配置的异步逐次逼近型模数转换器，可以提高模数转换器的转换速率和能耗利用率，同时减小系统设计复杂度、设计周期和成本。

附图说明

图1为本发明实施例的中等分辨率高速可配置的异步逐次逼近模数转换器结构示意图。

图2A-2B分别为本发明实施例的10位和8位工作模式下差分电容阵列的电路图。

图3为本发明实施例的比较器的电路图。

图4为本发明实施例的逐次逼近控制单元的结构图。

图5为本发明实施例的逐次逼近控制单元的子单元的电路图和时序图。

图6为本发明实施例的异步控制单元的电路图。

图7为本发明实施例的10位工作模式下所述异步控制单元生成的比较器时钟时序图。

具体实施方式

本发明实施例的中等分辨率高速可配置的异步逐次逼近型模数转换器可以提高模数转换器的转换速率和能耗利用率，同时减小系统设计复杂度、设计周期和成本。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1表示本发明实施例的中等分辨率高速可配置的异步逐次逼近模数转换器结构示意图。

参见图1所示，所述中等分辨率高速可配置的异步逐次逼近型模数转换器包括：

采样网络100，包括差分电容阵列101、第一自举开关102和第二自举开关103，所述差分电容阵列101包括第一电容阵列和第二电容阵列，所述第一电容阵列中的所有电容的上极板通过所述第一自举开关102与差分模拟输入信号的正向信号输入端连接，所述第一电容阵列通过所述第一自举开关102对所述正向信号输入端输入的正向信号V_IP进行采样，得到正向电压，所述第二电容阵列中的所有电容的上极板通过所述第二自举开关103与差分模拟输入信号的反向信号输入端连接，所述第二电容阵列通过所述第二自举开关对所述反向信号输入端输入的反向信号V_IN进行采样，得到反向电压；

比较器200，其正向输入端与所述第一电容阵列的上极板连接，反向输入端与所述第二电容阵列的上极板连接，用于比较所述正向电压和所述反向电压，输出比较结果和比较完成信号；

逐次逼近控制单元300，输入端与所述比较器200的输出端连接，用于根据所述比较结果控制第一电容阵列和第二电容阵列依次切换位电容，直至完成第一电容阵列的上极板和第二电容阵列的上极板的电压的逐次逼近，并控制所述第一电容阵列和第二电容阵列的所有电容的下极板在下一次采样时复位到初始值；

输出锁存器400，与逐次逼近控制单元300的输出端连接，用于根据所述比较结果和所述比较完成信号，输出数字信号；

异步控制单元500，与逐次逼近控制单元300的输出端连接，用于根据所述比较完成信号，在预定时延后产生并输出控制所述比较器关断的时钟信号。

本发明通过对差分电容阵列、逐次逼近控制单元和异步控制单元进行配置，可以使所述中等分辨率高速可配置的异步逐次逼近型模数转换器实现8位/10位两种工作模式。

图2A-2B分别给出了本发明实施例的10位和8位工作模式下差分电容阵列的电路图。

如图2A所示为本发明实施例的10位工作模式下差分电容阵列的电路图，其中，第一电容阵列和第二电容阵列均由C₀-C₉共10组二进制结构的位电容组成，其中C₀，C₁为单位电容，即C₀=C₁，C₉-C₁每组位电容之间的电容值大小按照2倍的关系依次递减，即c_i+1＝2c_i，其中，i=1～8，C₁-C₉位电容的下极板由逐次逼近控制单元的输出通过反相器控制，C₀位电容的下极板恒接电源电压V_REF。

如图2B所示为本发明实施例的8位工作模式下差分电容阵列的电路图，其中，第一电容阵列和第二电容阵列均由C_2'-C₉共8组二进制结构的位电容组成，其中C₀，C₁和C₂下极板恒接电源电压V_REF，共同组成单位电容C_2'，C₉-C₃每组位电容之间的电容值大小按照2倍的关系依次递减，即c_i+1＝2c_i，其中，i=3～8，C₃-C₉位电容的下极板由逐次逼近控制单元的输出通过反相器控制。

上述实施例中，8位模式下中等分辨率高速可配置的异步逐次逼近型模数转换器的最高采样速率是10位模式下中等分辨率高速可配置的异步逐次逼近型模数转换器的最高采样速率的2倍。

下面对本发明实施例的中等分辨率高速可配置的异步逐次逼近型模数转换器的工作过程进行说明：

采样阶段：差分电容阵列的下极板复位到初始值，第一电容阵列和第二电容阵列的最大一组位电容的下极板均接地，剩余所有位电容的下极板接电源电压V_REF。为提高采样线性度，第一电容阵列和第二电容阵列在采样信号Clks的控制下分别通过第一自举开关和第二自举开关对差分模拟信号的正向信号V_IP和反向信号V_IN进行采样。

初次比较阶段：第一电容阵列和第二电容阵列的上极板断开与正向信号输入端和反向信号输入端的连接，所述比较器比较所述正向电压和所述反向电压，当所述正向电压小于所述反向电压时，所述逐次逼近控制单元根据比较结果控制第一电容阵列的最大一组位电容下极板由接地切换为接V_REF，第二电容阵列的最大一组位电容的接法不变，使得所述正向电压增大，所述正向电压与所述反向电压的差值减小；当所述正向电压大于所述反向电压时，所述逐次逼近控制单元根据比较结果控制第二电容阵列的最大一组位电容下极板由接地切换为接V_REF，第一电容阵列的最大一组位电容的接法不变，使得所述负向电压增大，所述正向电压与所述反向电压的差值减小；

后续比较过程：所述比较器比较所述正向电压和所述反向电压，当所述正向电压大于所述反向电压时，所述逐次逼近控制单元根据比较结果控制第一电容阵列对应的位电容下极板由V_REF切换为接地，第二电容阵列对应的位电容接法不变，使得所述正向电压减小，所述正向电压与所述反向电压的差值减小；当所述正向电压小于所述反向电压时，所述逐次逼近控制单元根据比较结果控制第一电容阵列对应的位电容接法不变，第二电容阵列对应的位电容下极板由V_REF切换为接地，使得所述负向电压减小，所述正向电压与所述反向电压的差值减小；在后续比较过程中，从第二大组位电容开始切换，以此类推，直至切换到最小的一组位电容，所述正向电压与所述反向电压的差值最小，然后输出比较得到的二进制码和转换完成信号，等待下一次转换。转换完成后转换完成信号会拉低比较器时钟控制信号，从而关断比较器以减小其静态功耗。

基于上述描述，所述逐次逼近控制单元还可以包括：

第一控制单元，用于在采样阶段，控制所述第一电容阵列和第二电容阵列的最大一组位电容的下极板接地，其余位电容的下极板接电源电压，使得所述第一电容阵列的上极板通过第一自举开关对所述正向信号输入端输入的正向信号进行采样，得到正向电压，第二电容阵列的上极板通过第二自举开关对所述反向信号输入端输入的反向信号进行采样，得到反向电压；

第二控制单元，用于在初次比较阶段，控制所述第一电容阵列的上极板断开与正向信号输入端的连接，控制第二电容阵列的上极板断开与反向信号输入端的连接，并在所述比较器输出的比较结果为正向电压小于反向电压时，控制第一电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第二电容阵列的最大一组位电容的下极板的接法不变；在所述比较器输出的比较结果为正向电压大于反向电压时，控制第二电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第一电容阵列的最大一组位电容的下极板的接法不变；

第三控制单元，用于后续比较阶段，控制所述第一电容阵列和第二电容阵列的从第二大组位电容开始执行下述切换过程，直至切换到最小的一组位电容：在所述比较器输出的比较结果为正向电压大于反向电压时，控制所述第一电容阵列的当前切换到的位电容下极板由电源电压切换为接地，第二电容阵列的位电容接法不变；在所述比较器输出的比较结果为正向电压小于反向电压时，控制所述第一电容阵列的位电容接法不变，第二电容阵列的当前切换到的位电容的下极板由电源电压切换为接地。

图3为所述比较器的电路图。

图3左侧的是电阻负载的预放大器，目的是将待比较电压的差值进一步放大；右侧是锁存器，将输入电压的差值进一步扩大到电源电压和地。为了提高线性度，预放大器采用恒流尾电流源偏置，同时增加了钟控管MC，在比较器不工作时关断电源到地的通路，减小静态功耗。比较完成信号Valid是通过将锁存器的输出经过与非门后得到。

图4为所述逐次逼近控制单元的结构图。

所述逐次逼近控制单元包括9个子单元、1个D触发器(DFF)和旁路通路，其中子单元串联连接，构成了一个移位寄存器。每一次比较完成后，触发比较完成信号Valid由低变高，进而子单元电路对比较器输出Out_p，Out_n进行采样，并产生P_i，N_i信号输入到差分电容阵列的反相器，完成逐次逼近的过程。整个转换完成后由DFF输出一个转换完成信号RDY，触发输出锁存器对数据进行锁存和关断比较器电流。当所述中等分辨率高速可配置的异步逐次逼近型模数转换器工作在10位模式时，旁路通路无效，9个子单元均有效；当所述中等分辨率高速可配置的异步逐次逼近型模数转换器工作在8位模式时，旁路通路有效，前7个子单元均有效，最后2个子单元无效。逐次逼近逻辑的编程由数字信号RES控制。

图5为所述逐次逼近控制单元的子单元的电路图和时序图。

采样阶段，P_i，N_i和Q均复位到地。当前子单元工作阶段，D节点充电到V_REF从而把Clk_i下拉到地。当比较器输出Out_p，Out_n有效时，输出结果被P_i，N_i节点采样，同时比较完成信号Valid变高，一个比较周期完成。

图6为所述异步控制单元的电路图。

所述异步控制单元主要是产生所述比较器的比较时钟信号Clkc。当所述中等分辨率高速可配置的异步逐次逼近型模数转换器工作在10位模式下时，延时单元有效，这样可以得到一个较大的延时，减小电容的建立误差；当所述中等分辨率高速可配置的异步逐次逼近型模数转换器工作在8位模式下时，电容的建立误差容忍度变大，延时单元无效，加快转换速度。所述异步控制单元的编程由数字信号RES控制。

图7为10位工作模式下所述异步控制单元生成的比较器时钟时序图。

在采样阶段，采样信号Clks拉低Clkc使比较器复位，转换完成后，所述中等分辨率高速可配置的异步逐次逼近型模数转换器进入休眠阶段，转换完成信号RDY拉低Clkc以节省功耗。

在8位工作模式下所述中等分辨率高速可配置的异步逐次逼近型模数转换器的最高采样速率为10位工作模式下所述中等分辨率高速可配置的异步逐次逼近型模数转换器最高采样速率的2倍。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种中等分辨率高速可配置的异步逐次逼近型模数转换器，其特征在于，包括：

采样网络，包括差分电容阵列、第一自举开关和第二自举开关，所述差分电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列中的所有电容的上极板通过所述第一自举开关与差分模拟输入信号的正向信号输入端连接，所述第一电容阵列通过所述第一自举开关对所述正向信号输入端输入的正向信号进行采样，得到正向电压，所述第二电容阵列中的所有电容的上极板通过所述第二自举开关与差分模拟输入信号的反向信号输入端连接，所述第二电容阵列通过所述第二自举开关对所述反向信号输入端输入的反向信号进行采样，得到反向电压；

比较器，正向输入端与所述第一电容阵列的上极板连接，反向输入端与所述第二电容阵列的上极板连接，用于比较所述正向电压和所述反向电压，输出比较结果和比较完成信号；

逐次逼近控制单元，输入端与所述比较器的输出端连接，用于根据所述比较结果控制第一电容阵列和第二电容阵列依次切换位电容，直至完成第一电容阵列的上极板和第二电容阵列的上极板的电压的逐次逼近，并控制所述第一电容阵列和第二电容阵列的所有电容的下极板在下一次采样时复位到初始值；

输出锁存器，与所述逐次逼近控制单元的输出端连接，用于根据所述比较结果和比较完成信号，输出数字信号；

异步控制单元，与所述逐次逼近控制单元的输出端连接，用于根据所述比较完成信号，在预定时延后产生并输出控制所述比较器关断的时钟信号。

2.如权利要求1所述的中等分辨率高速可配置的异步逐次逼近型模数转换器，其特征在于，还包括：

配置模块，用于对所述差分电容阵列、所述逐次逼近控制单元及所述异步控制单元进行配置，以实现10位工作模式或8位工作模式；

所述第一电容阵列和所述第二电容阵列均包括：10组二进制结构的位电容，当所述配置模块配置成10位工作模式时，前九组位电容之间的电容值大小按照2倍的关系依次递减，最小的两组位电容为单位电容，前九组位电容的下极板与所述逐次逼近控制单元连接，最后一组位电容的下极板恒接电源电压；当所述配置模块配置成8位工作模式时，前七组位电容之间的电容值大小按照2倍的关系依次递减，最小的三组位电容为单位电容，前七组位电容的下极板与所述逐次逼近控制单元连接，最小的三组位电容的下极板恒接电源电压。

3.如权利要求2所述的中等分辨率高速可配置的异步逐次逼近型模数转换器，其特征在于，所述差分模拟输入信号的大小位于所述电源电压和地电压之间。

4.如权利要求2所述的中等分辨率高速可配置的异步逐次逼近型模数转换器，其特征在于，所述逐次逼近控制单元包括：

第一控制单元，用于在采样阶段，控制所述第一电容阵列和第二电容阵列的最大一组位电容的下极板接地，其余位电容的下极板接电源电压，使得所述第一电容阵列的上极板通过第一自举开关对所述正向信号输入端输入的正向信号进行采样，得到正向电压，第二电容阵列的上极板通过第二自举开关对所述反向信号输入端输入的反向信号进行采样，得到反向电压；

第二控制单元，用于在初次比较阶段，控制所述第一电容阵列的上极板断开与正向信号输入端的连接，控制第二电容阵列的上极板断开与反向信号输入端的连接，并在所述比较器输出的比较结果为正向电压小于反向电压时，控制第一电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第二电容阵列的最大一组位电容的下极板的接法不变；在所述比较器输出的比较结果为正向电压大于反向电压时，控制第二电容阵列的最大一组位电容的下极板由接地切换为接电源电压，第一电容阵列的最大一组位电容的下极板的接法不变；

第三控制单元，用于后续比较阶段，控制所述第一电容阵列和第二电容阵列的从第二大组位电容开始执行下述切换过程，直至切换到最小的一组位电容：在所述比较器输出的比较结果为正向电压大于反向电压时，控制所述第一电容阵列的当前切换到的位电容下极板由电源电压切换为接地，第二电容阵列的位电容接法不变；在所述比较器输出的比较结果为正向电压小于反向电压时，控制所述第一电容阵列的位电容接法不变，第二电容阵列的当前切换到的位电容的下极板由电源电压切换为接地。