CN104348486A - 一种带冗余位单级折叠内插流水线型模数转换器 - Google Patents

Abstract

本发明属集成电路技术领域，具体为一种带冗余位单级折叠内插流水线模数转换器。该模数转换器由单一跟踪保持栅压自举开关、参考电压电阻串、M级（N+0.5）bits量化的折叠内插子模数转换器、数字编码电路和二进制数字码输出驱动电路模块构成；（N+0.5）bits量化的折叠内插子模数转换器由：预放大器阵列、折叠器阵列、失调平均和内插共享电阻网络、比较器阵列和有效信号路径选择开关构成。该（N×M）bits流水线结构将硬件开销与设计精度之间的指数关系简化为线性关系，同时摒除了传统流水线结构中存在的一些非线性因素，提高了模数转换器的采样速度，降低了模数转换器的功耗，有利于单通道超高速高能效模数转换器的实现。

Description

一种带冗余位单级折叠内插流水线型模数转换器

技术领域

本发明属集成电路技术领域，具体涉及一种带冗余位单级折叠内插流水线型模数转换器。

背景技术

传统的流水线型模数转换器结构如图1所示，主要是由单一栅压自举开关5、流水线子模数转换器级6、7、8、9，以及数字编码电路10和二进制数字码输出驱动电路11构成。其中流水线子模数转换器级主要包括：子采样保持开关1、子模数转换器2、子数模转换器3和余量运算放大器电路4。

传统的流水线级子模数转换器详细结构如图2所示，主要是由电阻串参考电压产生电路12、子模数转换器比较器阵列13、子数模转换器中开关阵列15、采样信号开关阵列20、余量保持信号开关19、子数模转换器中二进制电容阵列16和余量信号运算放大器电路18构成。

传统的流水线型模数转换器的工作原理是输入信号通过单一跟踪保持开关将信号首先保持在保持电容C_H上，保持信号分别输入到第一级流水线级子模数转换器的比较器阵列输出端和子数模转换器的电容阵列端，子模数转换器的比较器阵列将输入的采样保持信号和电阻串参考电压产生电路产生的参考电压进行比较，产生数字温度计码。数字温度计码一方面通过编码产生（N+1）bits数字二进制码，另一方面控制子数模转换器的开关阵列选择相应的参考电压连接到子数模转换器的电容阵列的相反极板，完成该级余量信号的加减运算。该加减运算是通过子数模模数转换器电容阵列上电荷的翻转实现的。余量通过闭环工作的余量运算放大器完成余量信号的放大和建立，余量运算放大器的增益具有严格的精度要求，该闭环增益为2^N。第一级产生的余量信号传递到第二级，重复完成上述操作，依次类推。最后，将各级产生的D_{1_0}~D_{1_N}、D_{2_0}~D_{2_N}、…… D_{M-1_0}~D_{M-1_N}和D_{M_0}~D_{M_N}数字码通过数字编码电路产生最后的（N×M）bits的二进制数字码。

该结构的特征如下：

（1）基本工作原理是每级输出量化数字码，控制子数模转换器完成参考电压在子数模转换器电容阵列上的翻转，完成其与采样保持信号的加减运算，经过余量闭环运算放大器放大传递到下一级。

（2）该结构需要余量预算放大器，功耗较高。

（3）该结构对余量运算放大器电路的增益具有严格的要求，该增益为2^N。

（4）该结构中每一级都需要参考电压，并且对于每级级间的参考电压匹配要求严格。

（5）该结构中比较器的比较时刻要求信号完全建立才可以。

 综上，传统的流水线结构由于需要闭环工作的余量运算放大器，在功耗和采样速度方面受到极大的限制，不利于超高速低功耗模数转换器的设计实现。 

发明内容

本发明的目的在于提供一种能够提高采样速度，降低功耗的模数转换器。

本发明提出的模数转换器，采用带冗余位单级折叠内插流水线型式，替换传统流水线结构中基于余量运算放大器的流水线级，将传统流水线级中的闭环信号建立简化为开环信号建立，从而提高模数转换器的采样速度，同时降低模数转换器的功耗。

本发明提出的模数转换器，将折叠内插结构模数转换器和流水线结构相结合。众所周知，折叠内插型模数转换器低功耗设计的精髓是过零点的折叠和内插。对于非折叠结构，每一个过零点对应于一条承载它的信号路径；对于非内插结构而言，Nbits采样精度的模数转换器至少需要产生2^N个过零点。折叠技术使得每一条信号路径可承载的过零点数目增多；内插技术使得初始过零点数目减少；两种技术结合，实现了过零点共享同一条信号路径和同一个初始过零点产生器的功能，在一定程度上减少了系统硬件开销，降低了模数转换器的功耗。但是，通过分析传统折叠内插结构中过零点相对于输入信号而言并不是全部具有“有效性”，同样承载这些过零点的信号路径对于当前输入信号而言也不是全部具有“有效性”。因此结合流水线结构的时序操作方式，在每级之间进行有效过零点信号路径的“预选择”，本发明提出了一种结构——带冗余位单级折叠内插流水线型模数转换器结构。

本发明提出的带冗余位单级折叠内插流水线型模数转换器，其结构如图3所示，由单一跟踪保持栅压自举开关22、电阻串参考电压产生电路23、M级（N+0.5）bits量化的折叠内插型子模数转换器39、40、41、42、以及数字编码电路43和二进制数字码输出驱动电路44构成；

其中，第i级折叠内插型子模数转换器包括第i级开环工作的预放大电路阵列、第i级失调平均与内插共享电阻网络、第i级有效信号路径选择开关阵列和第i级比较器阵列依次电路连接构成，i=1，2，…，M；开环工作的预放大器阵列用于产生初始过零点信号路径和完成折叠操作；失调平均和内插共享电阻网络用于完成失调平均作用和完成信号内插；比较器阵列用于产生该级的数字输出码和信号路径选择开关控制信号；有效过零点信号路径选择开关阵列用于完成有效过零点信号路径的选择和跟踪保持。

该模数转换器的基本工作过程为：

第一步：单一栅压自举采样开关22将输入的模拟信号采样保持在一个保持电容C_H上；

第二步：保持电容C_H上保持的模拟信号和参考电压共同输入到第一级预放大电路阵列中产生的初始过零点信号路径，经过折叠操作和第一级失调平均与内插共享电阻网络产生（N+0.5）bits量化所需要的过零点比较电平曲线，并输入到第一级比较器阵列中产生数字码，通过组合控制逻辑控制第一级和第二级之间的有效过零点信号路径选择开关，“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，经过数字编码电路43，完成编码；

第三步：第一级预先选择好的有效过零点信号路径传递到第二级预放大器电路中，并且在第二级预放大器电路中完成折叠操作，通过第二级失调平均和内插共享电阻网络产生该级所需要的过零点比较电平曲线，并输入到第二级比较器阵列中产生数字码，通过组合控制逻辑控制第二级和第三级之间的有效过零点信号路径选择开关，进一步“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，经过数字编码电路43，完成编码；

第四步：第二级预先选择好的有效过零点信号路径同第三步的方式，逐级“预选择”和传递，直到最后一级；最后，将所有流水线级产生的数字码，错位相加完成数字编码；

第五步：最后经过二进制数字码输出驱动电路44输出二进制数字码。

本发明中，具有单一跟踪保持栅压自举开关，省略了栅压自举开关后级的电压驱动电路；

本发明中，只在第一级（N+0.5）bits量化的折叠内插子模数转换器输入端需要一组电阻串参考电压产生电路。

本发明中，共有M级（N+0.5）bits量化的折叠内插子模数转换器进行流水线级联，实现（N×M）bits的模数转换器转换精度。

本发明中，比较器的比较时刻前提如图6中时序59所示。

相比于传统的流水线结构，本发明特点如下：

（1）基本工作原理是每级输出量化数字码，控制级间有效过零点信号路径预选择开关阵列，选择有效过零点信号路径传递给下一级。

（2）该结构不需要闭环工作的余量预算放大器，只需要过零点产生器和折叠器，一般是开环工作的预放大器电路。

（3）该结构对预放大器电路的开环增益没有严格要求，只要保证低电源电压下信号的线性度即可。

（4）该结构中，第一级需要参考电压产生初始过零点信号路径，此后各级不需要参考电压，故而不存在流水线级间参考电压失配的问题。

（5）该结构中，为了保证采样速度，比较器的比较时刻前提，由此产生的比较器失调电压的影响通过每级的冗余位校正消除。过零点有效信号路径的选择时间由传统的T1增加为T2。

附图说明

图1为传统采用单一跟踪保持电路流水线结构模数转换器架构图。

图2为传统流水线结构中单级流水线级详细架构图。

图3为带冗余位单级折叠内插流水线型模数转换器架构图。

图4为第一级折叠内插子模数转换器架构图。

图5为第i级折叠内插子模数转换器架构图。

图6为比较器比较时刻前提时序示意图。

图中标号： 1为传统流水线级中子采样保持开关； 2、13为传统流水线级中子模数转换器的比较器阵列； 3为传统流水线级中子数模转换器； 4、18为传统流水线级中余量运算放大器； 5、22为单一跟踪保持电路； 6、7、8、9为M级传统流水线级； 10为传统流水线型模数转换器中的数字编码电路； 11为传统流水线型模数转换器中的N×Mbits二进制数字码输出驱动电路； 12、23、48为电阻串参考电压产生电路； 14为（N+1）bits数字输出码； 15为传统流水线级中子数模转换器开关阵列； 16为传统流水线级中子数模转换器电容阵列； 17为传统流水线级中采样Φ_S和保持Φ_H时序示意图； 19为传统流水线级中保持控制开关； 20为传统流水线级中采样控制开关； 21为传统流水线级中该级余量输出信号； 24、28、32、36、45、51为新结构中预放大器阵列； 25、29、33、37、46、52为新结构中失调平均和内插共享电阻网络； 26、30、34、47、53为新结构中有效过零点信号路径预选择开关阵列； 27、31、35、38、50、55为新结构中各级比较器阵列； 39、40、41、42、49、54为新结构中M级（N+0.5）bits量化折叠内插流水线级； 43 为新结构中数字编码电路； 44为新结构中（N×M）bits二进制数字码输出驱动电路； 56为新结构中第一级Φ₀、第二级Φ₁和第三级Φ₂之间时序示意图； 57为新结构中采样开关时序； 58为新结构中传统比较器时序； 59为新结构中比较器比较时刻前提后的时序； 60为新结构中下一级采样开关时序。

具体实施方式

下面结合附图对本发明提出带冗余位单级折叠内插流水线型模数转换器结构进行详细说明。

带冗余位单级折叠内插流水线型模数转换器结构如图3所示，该结构是由单一跟踪保持栅压自举开关22、电阻串参考电压产生电路23、M级（N+0.5）bits量化的折叠内插型子模数转换器39、40、41、42，以及数字编码电路43和二进制数字码输出驱动电路44构成。

第一级带冗余位单级折叠内插模数转换器结构如图4所示，该结构由电阻串参考电压产生电路48、预放大器阵列45、失调平均和内插共享电阻网络46、有效信号路径选择开关阵列47和比较器阵列49构成。

第i级带冗余位单级折叠内插模数转换器结构如图5所示，该结构由预放大器阵列51、失调平均和内插共享电阻网络52、有效信号路径选择开关阵列53和比较器阵列55构成。该结构较第一级带冗余位单级折叠内插模数转换器结构而言不存在电阻串参考电压产生电路（48）。即在本发明提出的带冗余位单级折叠内插流水线型模数转换器结构中只需要一组电阻串参考电压产生电路，i=1，2，…，M。

本发明中，每级（N+0.5）bits量化的折叠内插子模数转换器中，具有：一组开环工作的预放大器阵列用于产生初始过零点信号路径和完成折叠操作；一组失调平均和内插共享电阻网络，用于完成失调平均作用和完成信号内插；一组比较器阵列用于产生该级的数字输出码和信号路径选择开关控制信号；一组有效过零点信号路径选择开关阵列用于完成有效过零点信号路径的选择和跟踪保持。

该结构的基本工作流程为：

第一步：单一栅压自举采样开关22将输入的模拟信号采样保持在一个保持电容C_H上。

第二步：保持电容C_H上保持的信号和参考电压23共同输入到第一级的预放大电路24中产生的初始过零点信号路径，经过折叠操作和失调平均与内插共享电阻网络25产生（N+0.5）bits量化所需要的过零点比较电平曲线，并输入到第一级的比较器阵列27中，产生数字码，通过组合控制逻辑控制第一级和第二级之间的有效过零点信号路径选择开关26，“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，完成编码。

第三步：第一级预先选择好的有效过零点信号路径传递到第二级预放大器电路28中，并且在第二级预放大器电路中完成折叠操作，通过失调平均和内插共享电阻网络29产生该级所需要的过零点比较电平曲线，并输入到第二级的比较器阵列31中产生数字码，通过组合控制逻辑控制第二级和第三级之间的有效过零点信号路径选择开关30，进一步“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，完成编码。

第四步：第二级预先选择好的有效过零点信号路径同第三步的方式，逐级“预选择”和传递，直到最后M级。第M-1级预先选择好的有效过零点信号路径传递到第M级预放大器电路36中，并且在第M级预放大器电路中完成折叠操作，通过失调平均和内插共享电阻网络37产生该级所需要的过零点比较电平曲线，并输入到第M级的比较器阵列（38）中产生数字码，数字码通过数字延迟逻辑传递到最后一级，完成编码。

将所有流水线级产生的数字码，错位相加完成数字编码。

最后，经过二进制数字码输出驱动电路44输出二进制数字码。

同时，该结构中比较器比较时刻前提技术，如图6所示，流水线级级间的时序56显示的是流水线级间跟踪保持交替进行。传统的比较器比较时刻开始时序如图6中时序58所示，要求在保持时刻的末尾进行，此时保持信号完全建立。在本发明中将比较器比较时刻前提，如图6中时序59所示，如此可以将级间有效过零点信号路径的预选择时间由原来的T1增加为T2，同时由此导致的比较器失调电压可以通过流水线级的冗余位校正消除。

本发明提出的带冗余位单级折叠内插流水线型模数转换器结构，较传统流水线结构模数转换器而言，更利于低功耗和高采样速度的设计实现。此外，本领域的技术人员可以根据本发明中提出带冗余位单级折叠内插流水线型模数转换器结构，变形衍生出各级流水线级不同冗余位量化的变种结构，例如：第一级采用2.5bits量化，其它级采用1.5bits量化等等新结构，均认为属于本发明权利要求及其等同技术的范围之内。

Claims (2)

1. 一种带冗余位单级折叠内插流水线型模数转换器，其特征在于由单一跟踪保持栅压自举开关、电阻串参考电压产生电路、M级（N+0.5）bits量化的折叠内插型子模数转换器、数字编码电路和二进制数字码输出驱动电路构成；其中：

第i级折叠内插型子模数转换器包括第i级开环工作的预放大电路阵列、第i级失调平均与内插共享电阻网络、第i级有效信号路径选择开关阵列和第i级比较器阵列依次电路连接构成，i=1，2，…，M；开环工作的预放大器阵列用于产生初始过零点信号路径和完成折叠操作；失调平均和内插共享电阻网络用于完成失调平均作用和完成信号内插；比较器阵列用于产生该级的数字输出码和信号路径选择开关控制信号；有效过零点信号路径选择开关阵列用于完成有效过零点信号路径的选择和跟踪保持。

2. 根据权利要求1所述的带冗余位单级折叠内插流水线型模数转换器，其特征在于：其基本工作过程为：

第一步：单一栅压自举采样开关将输入的模拟信号采样保持在一个保持电容C_H上；

第二步：保持电容C_H上保持的模拟信号和参考电压共同输入到第一级预放大电路阵列中产生的初始过零点信号路径，经过折叠操作和第一级失调平均与内插共享电阻网络产生（N+0.5）bits量化所需要的过零点比较电平曲线，并输入到第一级比较器阵列中产生数字码，通过组合控制逻辑控制第一级和第二级之间的有效过零点信号路径选择开关，“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，经过数字编码电路，完成编码；

第三步：第一级预先选择好的有效过零点信号路径传递到第二级预放大器电路中，并且在第二级预放大器电路中完成折叠操作，通过第二级失调平均和内插共享电阻网络产生该级所需要的过零点比较电平曲线，并输入到第二级比较器阵列中产生数字码，通过组合控制逻辑控制第二级和第三级之间的有效过零点信号路径选择开关，进一步“预选择”有效过零点信号路径传递到下一级；同时数字码通过数字延迟逻辑传递到最后一级，经过数字编码电路，完成编码；

第四步：第二级预先选择好的有效过零点信号路径同第三步的方式，逐级“预选择”和传递，直到最后一级；最后，将所有流水线级产生的数字码，错位相加完成数字编码；

第五步：最后经过二进制数字码输出驱动电路输出二进制数字码。