CN107508598B - 折叠插值模数转换器的自校准系统及方法 - Google Patents

折叠插值模数转换器的自校准系统及方法 Download PDF

Info

Publication number
CN107508598B
CN107508598B CN201710670794.6A CN201710670794A CN107508598B CN 107508598 B CN107508598 B CN 107508598B CN 201710670794 A CN201710670794 A CN 201710670794A CN 107508598 B CN107508598 B CN 107508598B
Authority
CN
China
Prior art keywords
analog
calibration
digital converter
digital
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710670794.6A
Other languages
English (en)
Other versions
CN107508598A (zh
Inventor
张北辰
刘力源
吴南健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201710670794.6A priority Critical patent/CN107508598B/zh
Publication of CN107508598A publication Critical patent/CN107508598A/zh
Application granted granted Critical
Publication of CN107508598B publication Critical patent/CN107508598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开提供了一种折叠插值模数转换器的自校准系统，包括：折叠插值模数转换器，包括：M级模数转换单元，每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器，其中，M≥1；以及校准模块，包括：数字逻辑控制电路，用于将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；及数模转换器，用于根据折叠插值模数转换器的输出调整输入预放大器的补偿电压，从而实现折叠插值模数转换器的自校准。本公开还提供了一种折叠插值模数转换器的自校准方法。本公开自校准系统及方法，避免了折叠插值模数转换器中的预放大器电压失调造成模数转换器性能恶化，提高了折叠插值模数转换器的精度。

Description

折叠插值模数转换器的自校准系统及方法
技术领域
本公开涉及模拟信号数字信号转换领域，主要是模数转换器，尤其涉及一种折叠插值模数转换器的自校准系统及方法，适用于需要在模数转换器使用同时对精度有较高要求的场合。
背景技术
模数转换器是信号处理过程中，模拟电路部分和数字电路部分的接口电路。在不同的应用场合，对于模数转换器的速度精度等设计参数都有一定的要求。
折叠插值模数转换器是快闪型模数转换器的改进版，基于单级或多级折叠器的分别量化，实现极快速的转换过程。折叠插值模数转换器不仅继承了快闪型模数转换器的高速优点，同时还降低了比较器的数量，节约了功耗面积，也提高了分辨率。由于使用了多个折叠电路的预放大器与一组参考电压输入，失调电压严重限制了折叠插值模数转换器的精度。因此，要得到较高精度的设计，必须对折叠插值模数转换器必须进行校准。
发明内容
(一)要解决的技术问题
鉴于上述技术问题，本公开提供了一种折叠插值模数转换器的自校准系统及方法，实现了折叠插值模数转换器的自校准，避免了折叠插值模数转换器中的预放大器电压失调造成模数转换器性能恶化，提高了折叠插值模数转换器的精度。
(二)技术方案
根据本公开的一个方面，提供了一种折叠插值模数转换器的自校准系统，包括：折叠插值模数转换器，包括：M级模数转换单元，每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器，其中，M≥1；以及校准模块，包括：数字逻辑控制电路，用于将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；及数模转换器，用于根据折叠插值模数转换器的输出调整输入预放大器的补偿电压，从而实现折叠插值模数转换器的自校准。
在本公开的一些实施例中，所述校准模块根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整。
在本公开的一些实施例中，所述校准电压与所述折叠插值模数转换器的参考电压相同。
在本公开的一些实施例中，校准参数为折叠插值模数转换器的预放大器的输入失调电压。
在本公开的一些实施例中，所述校准模块用于对所述折叠插值模数转换器进行单级校准，即对进行单级校准的这一级模数转换单元中的所有预放大器依次进行校准并多次循环达到收敛；或所述校准模块用于对所述折叠插值模数转换器进行多级校准，即选择前若干级进行校准，并进行多次循环达到收敛。
在本公开的一些实施例中，在对折叠插值模数转换器的单个预放大器校准时，采用二分查找的方式对所述补偿电压进行逼近，对于一N比特的数字补偿电压，采用N个校准循环得到补偿值。
在本公开的一些实施例中，所述补偿电压通过所述数模转换器在待校准的预放大器的输出端进行补偿，N比特的数字补偿电压控制一N比特的数模转换器。
在本公开的一些实施例中，所述校准模块还包括：存储器单元，用于存储校准结果，并根据校准状态进行更新。
在本公开的一些实施例中，选择一第一校准电压校准完一预放大器后，通过数字逻辑控制电路，选择一第二校准电压进行下一预放大器的校准，最终完成所有需校准预放大器的校准。
根据本公开的另一个方面，还提供了一种折叠插值模数转换器的自校准方法，包括：将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；在校准电压输入模式下，根据折叠插值模数转换器的输出，调整输入预放大器的补偿电压，从而对折叠插值模数转换器进行校准。
(三)有益效果
从上述技术方案可以看出，本公开折叠插值模数转换器的自校准系统及方法至少具有以下有益效果其中之一：
(1)采用校准模块对折叠插值模数转换器进行校准，避免了折叠插值模数转换器中的预放大器电压失调造成模数转换器性能恶化，提高了折叠插值模数转换器的精度。
(2)根据折叠插值模数转换器输出修正迭代，补偿预放大器失调电压，在不需要外界输入的情况下，实现了折叠插值模数转换器的自校准。
(3)通过输入与参考电压相同的一组校准电压，根据比较器输出修正迭代，数模转换器补偿预放大器失调电压，复杂度较低，同时精度较高。
附图说明
通过附图所示，本公开的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的装置。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本公开的主旨。
图1为依据本公开实施例折叠插值模数转换器的自校准系统模块示意图。
图2为依据本公开实施例校准模块工作流程示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
折叠插值模数转换器的自校准，是指在不需要外界输入的情况下，对预放大器的失调电压进行校准补偿。其复杂度较低，同时精度较高。设计时需要考虑校准方法对于电路部分的修改，以及算法的精度速度，功耗面积等指标的折中与对模数转换器性能的影响。
本公开提供一种折叠插值模数转换器的自校准系统及方法，通过输入与参考电压相同的一组校准电压，根据对应比较器输出修正迭代，用数模转换器补偿预放大器失调电压，能够完成折叠插值模数转换器的自校准。
本公开折叠插值模数转换器的自校准系统，包括：
折叠插值模数转换器，包括：M级模数转换单元，每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器，其中，M≥1；以及
校准模块，包括：数字逻辑控制电路，用于将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；及数模转换器，用于根据折叠插值模数转换器的输出调整输入预放大器的补偿电压，从而实现折叠插值模数转换器的自校准。
所述校准模块根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整。
具体的，校准参数为折叠插值模数转换器的预放大器的输入失调电压，也即对预放大器的输入失调电压进行校准。所述校准电压与所述折叠插值模数转换器的参考电压相同。所述校准模块根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整。
进一步的，所述校准模块还可包括：存储器单元，用于存储校准结果，即各个需要校准的预放大器对应的数字补偿电压信号；并根据校准状态进行更新。
在本公开的一个具体实施例中，如附图1所示，本公开折叠插值模数转换器的自校准系统，包括：
折叠插值模数转换器，包括M级模数转换单元，其中每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器；其中，本实施例中，M≥4；
以及校准模块，依托于级联结构的所述折叠插值模数转换器中，其包括：数字逻辑控制电路、存储器单元及一组数模转换器DAC，用于提供电压补偿，从而实现所述折叠插值模数转换器的自校准。
其中，模数转换器输入电平可以在外界输入Vin和内部校准电压输入Vcal两者之间切换，分别对应其正常工作模式和校准模式。在校准模式下，内部校准电压与折叠插值模数转换器的参考电压VRT～VRB相一致。
所述数字逻辑控制电路，用于将输入电压切换为与参考电压相同的一组校准电压。
所述折叠插值模数转换器的各级比较器将相对应的输出结果返回至数字逻辑控制电路中，从而使所述校准模块能够根据当前的状态(比较器输出0或1)改变补偿电压值并存于存储器单元中。数模转换器DAC根据与之分别对应的存储器单元中的补偿电压控制字，在所述折叠插值模数转换器各级预放大器的输出端进行电压直接补偿。最终，所有的需校准预放大器失调电压全部得到补偿，数字逻辑控制电路切换输入电压为外界输入，各数模转换器DAC保持最终的校准电压补偿值，模数转换器进入正常的精确转换过程。
另外，在本实施例中所述折叠插值模数转换器还进一步包括：编码器，用于进行二进制编码及比特同步输出。
本公开折叠插值模数转换器的自校准方法，包括：
将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；
在校准电压输入模式下，根据折叠插值模数转换器的输出，调整输入预放大器的补偿电压，从而对折叠插值模数转换器进行校准。
具体的，校准参数为折叠插值模数转换器的预放大器的输入失调电压，也即对预放大器的输入失调电压进行校准。所述校准电压与所述折叠插值模数转换器的参考电压相同。根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整。
在本公开的一个具体实施例中，如图2所示，校准模块的具体工作流程：
进入校准模式后，数字逻辑控制电路首先将输入电压切换为第一个校准电压Vcal_i(i＝1)，并输入至模数转换器进行转换。
此时校准第一级stage_m(m为级次，1≤m≤M，此处m取1)模数转换单元的第一个预放大器PreAmp_n(n表示在该级模数转换单元中的第n个预放大器，此处n取1)，根据第一级或后级与该第一个预放大器相对应的比较器的输出cmp进行补偿电压调节DAC_mn。
若比较器输出为1(com_i>0，com_i表示在第一个校准电压Vcal_i时，相对应的比较器的输出)，证明相应预放大器有正向的电压失调，则由数模转换器DAC_i(Dac_i表示在第一个校准电压Vcal_i时，相对应的提供电压补偿数模转换器)进行负电平补偿；反之，若比较器输出为0(com_i<0)则进行正电平补偿。
补偿采用逐次逼近的二分式查找法，若使用N比特的数模转换器DAC进行电压补偿，则需要N比特的二进制控制字。
先从最高位开始step_k(k表示位次)，根据比较器结果置为0或1，然后，进行下一个时钟的数模转换。
由于补偿电压的改变，本次转换结果可能发生改变或保持不变，则相应的次高位控制字继续置为0或1。
经过N次循环，对应的预放大器失调电压得到了精度为数模转换器LSB精度的电压补偿。
随后，数字逻辑控制电路选择下一个输入校准电压(参考电压)Vcal_i+1进行下一个预放大器PreAmp_n的失调电压补偿。
若干次循环后，当级的所有预放大器都得到了校准stage_m。
为了排除预放大器间的互相干扰，需要对一级内进行多次循环校准，保证最终所有校准电压的收敛。
若折叠插值模数转换器为多级结构，由于级间增益的存在，前级误差影响较大，一般仅需要对前若干级进行校准。
每级结束后，循环至下一级进行校准，先校准前级，然后校准后级。
所有需校准的预放大器都校准完毕后，级间也需要进行多次循环，防止前后级间的干扰，保证最终所有校准电压的收敛。
所有校准电压的数模转换器控制字都存放于存储器中并不断更新。
校准过程结束后，最终的补偿电压值保持不变，所有的数模转换器维持最终的补偿电压。
数字逻辑控制电路切换输入为外界电压输入，进入正常工作模式。此时输出的转换结果为校准后的精确值。
虽然上述实施例中，折叠插值模数转换器包括M级模数转换单元，M≥4，但本公开并不以此为限，M≥1同样不影响本公开的实现。另外，校准参数也可以是除校准电压之外的其他参数。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种折叠插值模数转换器的自校准系统，包括：
折叠插值模数转换器，包括：M级模数转换单元，每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器，其中，M≥1；以及
校准模块，包括：数字逻辑控制电路，用于将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；及数模转换器，用于根据折叠插值模数转换器的输出调整输入预放大器的补偿电压，从而实现折叠插值模数转换器的自校准；
其中，所述补偿电压通过所述数模转换器在待校准的预放大器的输出端进行补偿，N比特的数字补偿电压控制一N比特的数模转换器；
所述校准模块根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整；
所述校准模块用于对所述折叠插值模数转换器进行多级校准，即选择前若干级进行校准，并进行多次循环达到收敛；
所述校准电压与所述折叠插值模数转换器的参考电压相同。
2.根据权利要求1所述的折叠插值模数转换器的自校准系统，其中，校准参数为折叠插值模数转换器的预放大器的输入失调电压。
3.根据权利要求1所述的折叠插值模数转换器的自校准系统，其中，在对折叠插值模数转换器的单个预放大器校准时，采用二分查找的方式对所述补偿电压进行逼近，对于一N比特的数字补偿电压，采用N个校准循环得到补偿值。
4.根据权利要求1所述的折叠插值模数转换器的自校准系统，其中，所述校准模块还包括：存储器单元，用于存储校准结果，并根据校准状态进行更新。
5.根据权利要求1所述的折叠插值模数转换器的自校准系统，其中，在选择一第一校准电压校准完一预放大器后，通过数字逻辑控制电路选择一第二校准电压进行下一预放大器的校准，最终完成所有需校准预放大器的校准。
6.一种折叠插值模数转换器的自校准系统，包括：
折叠插值模数转换器，包括：M级模数转换单元，每一级模数转换单元包括至少一个预放大器折叠插值电路及比较器，其中，M≥1；以及
校准模块，包括：数字逻辑控制电路，用于将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；及数模转换器，用于根据折叠插值模数转换器的输出调整输入预放大器的补偿电压，从而实现折叠插值模数转换器的自校准；
其中，所述补偿电压通过所述数模转换器在待校准的预放大器的输出端进行补偿，N比特的数字补偿电压控制一N比特的数模转换器；
所述校准模块根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整；
所述校准模块用于对所述折叠插值模数转换器进行单级校准，即对进行单级校准的这一级模数转换单元中的所有预放大器依次进行校准并多次循环达到收敛；
所述校准电压与所述折叠插值模数转换器的参考电压相同。
7.一种折叠插值模数转换器的自校准方法，包括：
将折叠插值模数转换器的输入电压切换为校准电压，并根据所述校准电压选择待校准的预放大器；
在校准电压输入模式下，根据折叠插值模数转换器的输出，调整输入预放大器的补偿电压，从而对折叠插值模数转换器进行校准；
其中，所述补偿电压通过数模转换器在待校准的预放大器的输出端进行补偿，N比特的数字补偿电压控制一N比特的数模转换器；
其中，根据折叠插值模数转换器中的比较器输出的极性，对输入预放大器的补偿电压进行正向或反向调整；
对所述折叠插值模数转换器进行多级校准，即选择前若干级进行校准，并进行多次循环达到收敛；所述校准电压与所述折叠插值模数转换器的参考电压相同。
CN201710670794.6A 2017-08-08 2017-08-08 折叠插值模数转换器的自校准系统及方法 Active CN107508598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710670794.6A CN107508598B (zh) 2017-08-08 2017-08-08 折叠插值模数转换器的自校准系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710670794.6A CN107508598B (zh) 2017-08-08 2017-08-08 折叠插值模数转换器的自校准系统及方法

Publications (2)

Publication Number Publication Date
CN107508598A CN107508598A (zh) 2017-12-22
CN107508598B true CN107508598B (zh) 2021-11-30

Family

ID=60689932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710670794.6A Active CN107508598B (zh) 2017-08-08 2017-08-08 折叠插值模数转换器的自校准系统及方法

Country Status (1)

Country Link
CN (1) CN107508598B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712800B (zh) * 2018-06-27 2023-11-28 四川易冲科技有限公司 N位数字校准误差放大电路、led驱动电路及其误差放大失调电压补偿方法
CN112653469B (zh) * 2020-12-16 2023-08-01 东南大学 一种混合型sar-adc电路及模数转换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104333384A (zh) * 2014-11-13 2015-02-04 复旦大学 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器
CN104348486A (zh) * 2014-11-13 2015-02-11 复旦大学 一种带冗余位单级折叠内插流水线型模数转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791490A1 (fr) * 1999-03-23 2000-09-29 Koninkl Philips Electronics Nv Dispositif de conversion analogique/numerique a non-linearite differentielle constante
US7589650B2 (en) * 2006-12-29 2009-09-15 Industrial Technology Research Institute Analog-to-digital converter with calibration
US7893858B2 (en) * 2009-03-05 2011-02-22 Netlogic Microsystems, Inc. EDC architecture
CN102291139B (zh) * 2011-03-22 2013-10-02 北京时代民芯科技有限公司 一种用于折叠内插型模数转换器的失调自动消除电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104333384A (zh) * 2014-11-13 2015-02-04 复旦大学 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器
CN104348486A (zh) * 2014-11-13 2015-02-11 复旦大学 一种带冗余位单级折叠内插流水线型模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 1.8-V 1.6-GSample/s 8-b self-calibrating folding ADC with 7.26 ENOB at Nyquist frequency";R.C. Taft等;《IEEE Journal of Solid-State Circuits》;20041130;第39卷(第12期);2107-2115 *
"折叠内插模数转换器的高精度设计研究与实现";李晓娟;《中国博士学位论文全文数据库 信息科技辑》;20130315;I135-37 *

Also Published As

Publication number Publication date
CN107508598A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US7924205B2 (en) Successive approximation type analog/digital converter and operation method of successive approximation type analog/digital converter
TWI454065B (zh) 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
US7170439B1 (en) Self-calibration circuit for capacitance mismatch
CN110958021B (zh) 一种高速高精度电流舵数模转换器自校准系统及方法
US8665125B2 (en) Electronic device and method for measuring differential non-linearity (DNL) of an SAR ADC
US10477132B2 (en) Successive approximation register analog-digital converter and SAR ADC system
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8040263B2 (en) Analog-to-digital converter with a calibration function
TWI521887B (zh) 連續近似式類比數位轉換器
US9054732B2 (en) SAR analog-to-digital conversion method and SAR analog-to-digital conversion circuit
US8362938B2 (en) Analog digital converting device
US8947275B2 (en) Method and apparatus for calibrating digital background through capacitor division and swapping for reducing capacitor mismatch effect of analog-to-digital converter
CN107508598B (zh) 折叠插值模数转换器的自校准系统及方法
CN112751565B (zh) 一种自校准片内基准电压模块
WO2008146301A2 (en) Successive approximation anaglog-to-digital converter with inbuilt redundancy
US8749412B1 (en) Anti-noise successive approximation analog to digital conversion method
TWI632778B (zh) 數位類比轉換器及其執行方法
CN112737583B (zh) 一种高精度的流水线adc及前端校准方法
KR101092116B1 (ko) 아날로그 신호 처리 장치
JP2010273008A (ja) アナログデジタル変換器
CN108809307B (zh) 数字模拟转换器及其执行方法
CN112600557A (zh) 一种流水线adc数字域增益校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant