JP2010273008A - アナログデジタル変換器 - Google Patents

Abstract

【課題】従来のアナログデジタル変換器は、変換処理と並列してキャリブレーション動作を行うことができなかった。
【解決手段】本発明のアナログデジタル変換器は、アナログ値を有する入力信号ＡＩＮが一方の入力端子に入力され、入力信号ＡＩＮに対する比較電圧が他方の入力端子に入力される比較器を備え、入力信号ＡＩＮに対応したデジタル値を出力する変換回路１０と、比較器の出力信号の期待値を入力信号に基づき生成し、比較器が出力する出力信号と期待値とに基づきオフセット制御信号ＯＳを生成するキャリブレーション回路２０と、を有し、変換回路１０は、オフセット制御信号ＯＳに基づき比較器の出力反転閾値レベルに正又は負のオフセット量を設定する。
【選択図】図１

Description

本発明はアナログデジタル変換器に関し、特に、アナログ値をデジタル値に変換する比較器の校正機能を有するアナログデジタル変換器に関する。

近年、信号処理分野では、デジタル信号に基づく信号処理が主流となってきている。このとき、外部から得られる信号がアナログ値を有する信号（以下、アナログ信号と称す）である場合、アナログ信号をデジタル信号に変換して処理を行うことが行われる。このような変換処理を行う回路の１つにアナログデジタル変換器がある。アナログデジタル変換器は、比較器を有し、入力されるアナログ信号の値と基準信号の値とを比較し、アナログ信号をデジタル信号に変換する。しかしながら、この比較器は、一般的にオフセットを有する。比較器は、このオフセットによって出力信号の論理レベルを反転させる閾値が基準電圧の電圧値からずれる問題がある。そのため、高精度にアナログデジタル変換処理を行うためには、この閾値のずれを少なくする必要がある。閾値ずれを解消する１つの方法として、校正処理によって比較器の閾値ずれを小さくする方法がある。

このような、校正処理を行う技術の一例が特許文献１に開示されている。特許文献１に開示されるアナログデジタル変換器１００のブロック図を図２０に示す。図２０に示すアナログデジタル変換器１００は、キャリブレーション基準電圧発生回路１３０、セレクタ１４５、サンプルホールド回路１６０、変換回路１２１、１２２、制御回路１４０を有する。そして、アナログデジタル変換器１００は、キャリブレーション期間において、キャリブレーション基準電圧発生回路１３０が生成するキャリブレーション基準電圧ＣＡＬＲＥＦを用いて変換器１００の校正処理を行う。これにより、アナログデジタル変換器１００は、変換器１００の誤差を補正することで、変換精度を向上させる。

なお、特許文献２には、校正処理を行うことなく変換精度を向上させるアナログデジタル変換器の一例が開示されている。

米国特許７，０４６，１７９号公報 特開２００８−５４２０５号公報

特許文献１に開示されたアナログデジタル変換器１００では、校正処理を行うために通常の動作とは別にキャリブレーション期間を設ける必要がある。しかしながら、アナログデジタル変換器の変換精度は、電源電圧の変動や半導体装置の温度等の動作環境の変化により変化する。そのため、アナログデジタル変換器１００において変換精度を保つためには、動作環境に応じて適時にキャリブレーション期間を設けなければならない。つまり、アナログデジタル変換器１００では、継続してアナログデジタル変換処理を行うと動作環境の変化に対応できないため、変換精度を保つことができない問題がある。

本発明にかかるアナログデジタル変換器の一態様は、アナログ値を有する入力信号が一方の入力端子に入力され、当該入力信号に対する比較電圧が他方の入力端子に入力される比較器を備え、前記入力信号に対応したデジタル値を出力する変換回路と、前記比較器の出力信号の期待値を前記入力信号に基づき生成し、前記比較器が出力する出力信号と前記期待値とに基づきオフセット制御信号を生成するキャリブレーション回路と、を有し、前記変換回路は、前記オフセット制御信号に基づき前記比較器の出力反転閾値レベルに正又は負のオフセット量を設定する。

本発明にかかるアナログデジタル変換器のオフセット補正方法の一態様は、アナログ値を有する入力信号が一方の入力端子に入力され、当該入力信号に対する比較電圧が他方の入力端子に入力される比較器を備えるアナログデジタル変換器のオフセット補正方法であって、前記入力信号に基づき前記比較器により出力信号を生成し、前記入力信号に基づき前記比較器の出力信号の期待値を生成し、前記出力信号の値と前記期待値との差の極性に基づき前記比較器の出力反転閾値レベルに正又は負のオフセット量を設定する。

本発明にかかるアナログデジタル変換器及びそのオフセット補正方法によれば、入力信号に基づき変換回路が出力すべき出力信号の期待値を生成し、当該期待値に基づき変換回路の比較器の出力反転閾値レベルにオフセット量を設定する。つまり、本発明にかかるアナログデジタル変換器及びそのオフセット補正方法では、変換回路による変換処理と並行してオフセットの補正が可能になる。

本発明にかかるアナログデジタル変換器及びそのオフセット補正方法によれば、アナログデジタル変換器の変換精度を高精度に維持しながら変換処理を実行することができる。

実施の形態１にかかるアナログデジタル変換器のブロック図である。 実施の形態１にかかるアナログデジタル変換器の詳細なブロック図である。 実施の形態１にかかるステートマシンが出力する制御信号の時間変化を示すグラフである。 実施の形態１にかかる温度計コード生成回路の真理値表である。 実施の形態１にかかるデジタル比較器の真理値表である。 実施の形態１にかかるアナログデジタル変換器における校正処理の動作を示すタイミングチャートである。 実施の形態１にかかるアナログデジタル変換器における校正処理の動作を示すタイミングチャートである。 実施の形態１にかかるアナログデジタル変換器における校正処理の動作を示すタイミングチャートである。 実施の形態１にかかるアナログデジタル変換器の線形性の初期状態を示すグラフである。 実施の形態１にかかるアナログデジタル変換器の線形性の校正処理後の状態を示すグラフである。 実施の形態２にかかるアナログデジタル変換器の詳細なブロック図である。 実施の形態３にかかるアナログデジタル変換器の詳細なブロック図である。 実施の形態３にかかるアナログデジタル変換器の動作を示すフローチャートである。 実施の形態４にかかるアナログデジタル変換器の詳細なブロック図である。 実施の形態４にかかるデジタル比較器の真理値表である。 実施の形態４にかかるアナログデジタル変換器の動作を示すフローチャートである。 実施の形態５にかかるアナログデジタル変換器の詳細なブロック図である。 実施の形態５にかかるアナログデジタル変換器の動作を示すフローチャートである。 実施の形態６にかかるステートマシンが出力する制御信号の時間変化を示すグラフである。 特許文献１に記載のアナログデジタル変換器のブロック図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。以下の説明では、所定ビットの分解能を有するアナログデジタル変換器を例に本実施の形態にかかるアナログデジタル変換器を説明する。なお、以下の説明においてｎは整数とし、各構成要素を示す符号の末尾に付される数字によりその構成要素が受け持つ変換処理のビット値を示す。また、以下の説明では、構成要素の符号は、対応するビット値を特定する必要がない場合は、ビット値を特定する数字を付すことなく説明する。

まず、図１に本実施の形態にかかるアナログデジタル変換器１のブロック図を示す。図１に示すように、アナログデジタル変換器１は、変換回路（例えば、アナログデジタル変換回路（ＡＤＣ：Analog Digital Converter））１０、キャリブレーション回路２０、エンコーダ３０を有する。本実施の形態では、アナログデジタル変換回路１０として複数の比較器によりアナログ値をデジタル化して、そのデジタル値を温度計コードとして出力するフラッシュ型アナログデジタル変換回路を用いる。

アナログデジタル変換回路１０は、アナログ値を有する入力信号ＡＩＮが一方の入力端子に入力され、入力信号ＡＩＮに対する比較電圧が他方の入力端子に入力される比較器を備え、入力信号ＡＩＮに対応したデジタル値ＤＡを出力する。ここで、本実施の形態にかかるアナログデジタル変換回路１０は、入力信号ＡＩＮを所定の間隔でサンプリングし、そのサンプリング値を多ビットの信号（例えば、出力信号ＤＡ１〜ＤＡｎ＋１）により構成される温度計コードとして出力する。

キャリブレーション回路２０は、アナログデジタル変換回路１０の比較器ＣＭＰの出力信号（例えば、温度計コード）の期待値を入力信号ＡＩＮに基づき生成し、比較器が出力する出力信号と期待値とに基づきオフセット制御信号ＯＳを生成する。そして、アナログデジタル変換器１では、アナログデジタル変換回路１０は、オフセット制御信号ＯＳに基づき比較器の出力反転閾値レベルに正又は負のオフセット量を設定する。

エンコーダ３０は、アナログデジタル変換回路１０が出力した温度計コードをエンコードして後段回路に出力するＡＤＣ出力信号を生成する。

ここで、本実施の形態にかかるアナログデジタル変換器１をさらに詳細に説明するために、図２にアナログデジタル変換器１の詳細なブロック図を示す。図２に示すように、アナログデジタル変換回路１０は、複数の比較器ＣＭＰ１〜ＣＭＰｎ＋１、基準電圧生成回路、フリップフロップ回路Ｄ−ＦＦを有する。本実施の形態では、Ｎビットのアナログデジタル変換器を構成するために、２^Ｎ＋１個（以下の説明では、ｎ＋１個とする）の変換器を用いる。そのため、アナログデジタル変換回路１０は、比較器ＣＭＰ１〜ＣＭＰｎ＋１を有する。

基準電圧生成回路は、正極側定電圧ＶＲＴと負極側定電圧ＶＲＢとの間に直列に接続されるｎ＋１個の抵抗（図２に示す抵抗ＲＡ１〜ＲＡｎ＋１）を有する。そして、基準電圧生成回路は、抵抗列によって正極側定電圧ＶＲＴと負極側定電圧ＶＲＢとを分圧した複数の基準電圧を出力する。この複数の基準電圧は、比較器ＣＭＰ１〜ＣＭＰｎ＋１に入力される比較電圧である。図２に示す例では、アナログデジタル変換回路１０に設けられた基準電圧生成回路が、比較器ＣＭＰ１〜ＣＭＰｎ＋１に基準電圧ＲＥＦＡ１〜ＲＥＦＡｎ＋１を出力する。

複数の比較器ＣＭＰ１〜ＣＭＰｎ＋１は、それぞれが基準電圧ＲＥＦＡ１〜ＲＥＦＡｎ＋１のうち対応する１つの基準電圧と入力信号ＡＩＮの電圧とを比較してデジタル信号を出力する。また、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、キャリブレーション回路２０によるキャリブレーション処理が行われる前の初期状態において出力値を反転させる出力反転閾値レベルに入力オフセットを有する。より具体的には、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、基準電圧よりも高い電圧値を有する入力信号ＡＩＮが入力された場合には出力信号をハイレベルとし、基準電圧よりも低い電圧値を有する入力信号ＡＩＮが入力された場合には出力信号をロウレベルとする。しかし、比較器ＣＭＰ１〜ＣＭＰｎ＋１が入力オフセットを有している場合、この入力オフセットによって入力信号ＡＩＮと基準電圧ＲＥＦＡの比較結果にずれが生じる。そこで、本実施の形態にかかる比較器ＣＭＰ１〜ＣＭＰｎ＋１は、入力オフセットの調整機構を有する。比較器ＣＭＰ１〜ＣＭＰｎ＋１には、キャリブレーション回路２０からオフセット制御信号ＯＳ１〜ＯＳｎ＋１が入力される。そして、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、オフセット制御信号ＯＳ１〜ＯＳｎ＋１に基づき所定のステップ幅Δで入力オフセットを相殺する。この入力オフセットの調整動作（キャリブレーション動作）の詳細については後述する。

また、本実施の形態にかかるアナログデジタル変換回路１０は、変換結果として温度計コードを出力する。温度計コードは、多ビットのデータであって、入力信号の大きさに応じて下位ビット側から上位ビット側に第１の論理レベル（例えば、ハイレベル）の信号の数を増加させるものである。本実施の形態では、比較器ＣＭＰ１が出力する出力信号ＤＡ１が温度計コードの最下位ビットのデータとなり、比較器ＣＭＰｎ＋１が出力する出力信号ＤＡｎ＋１が最上位ビットのデータとなる。

比較器ＣＭＰ１〜ＣＭＰｎ＋１の出力に設けられているフリップフロップ回路（図中のＤ−ＦＦ）は、サンプリング周期に基づき比較器の出力値を一時的に保持するものである。

キャリブレーション回路２０は、基準電圧生成回路、シーケンス制御回路（例えば、ステートマシン）２１、第１の選択回路２２、リファレンス比較器ＲＣＭＰ、第２の選択回路２２、デジタル比較器ＤＣＭＰ１〜ＤＣＭＰｎ＋１、カウンタＣＮＴＡ１〜ＣＮＴＡｎ＋１を有する。

基準電圧生成回路は、正極側定電圧ＶＲＴと負極側定電圧ＶＲＢとの間に直列に接続されるｎ＋１個の抵抗（図２に示す抵抗ＲＢ１〜ＲＢｎ＋１）を有する。そして、基準電圧生成回路は、抵抗列によって正極側定電圧ＶＲＴと負極側定電圧ＶＲＢとを分圧した複数の基準電圧を出力する。この複数の基準電圧は、比較器ＣＭＰ１〜ＣＭＰｎ＋１に入力される比較電圧と同じものである。図２に示す例では、キャリブレーション回路２０に設けられた基準電圧生成回路は、第１の選択回路２２を介してリファレンス比較器ＲＣＭＰに基準電圧ＲＥＦＢ１〜ＲＥＦＢｎ＋１を出力する。なお、図２に示す例では、アナログデジタル変換回路１０とキャリブレーション回路２０とに基準電圧生成回路を示したが、これら２つの基準電圧生成回路は同一の電圧値を有する基準電圧を生成する。つまり、アナログデジタル変換回路１０及びキャリブレーション回路２０は、共通に設けられた基準電圧生成回路から基準電圧の供給を受けても良い。

ステートマシン２１は、第１の選択回路２２と、第２の選択回路２３と、にキャリブレーション処理対象の比較器を指示する制御信号Ｓ１を出力する。本実施の形態では、ステートマシン２１は、キャリブレーション対象の比較器を循環的に指示する。そこで、ステートマシン２１が出力する制御信号Ｓ１の時間変化を示すグラフを図３に示す。図３に示す例は、比較器ＣＭＰが９つの場合である。図３に示すように、この場合、制御信号Ｓ１は、循環的に９つの値をとる。そして、例えば、制御信号Ｓ１の値が０を示す場合制御信号Ｓ１は比較器ＣＭＰ１を指定し、制御信号Ｓ１の値が１を示す場合制御信号Ｓ１は比較器ＣＭＰ２を指定していることになる。

第１の選択回路２２は、スイッチＳＷａ１〜ＳＷａｎ＋１を有する。スイッチＳＷａ１〜ＳＷａｎ＋１は、一方の端子が対応する基準電圧生成回路の基準電圧生成点（例えば抵抗の間）に接続され、他方の端子が共通に接続される。スイッチＳＷａ１〜ＳＷａｎ＋１は、ステートマシン２１が出力する制御信号Ｓ１に基づきいずれかがオンする。より具体的には、スイッチＳＷａ１〜ＳＷａｎ＋１は、制御信号Ｓ１により通知されるキャリブレーション対象の比較器に供給される基準電圧ＲＥＦＡと同電圧の基準電圧ＲＥＦＢに対応するものがオンする。例えば、制御信号Ｓ１の値が０の場合、スイッチＳＷａ１がオンし、他のスイッチはオフする。この第１の選択回路２２が制御信号Ｓ１に基づき選択した基準電圧ＲＥＦＢは、キャリブレーション用基準電圧としてリファレンス比較器ＲＣＭＰに与えられる。

リファレンス比較器ＲＣＭＰは、第１の選択回路２２により選択された基準電圧をキャリブレーション用基準電圧として受ける。そして、リファレンス比較器ＲＣＭＰは、キャリブレーション用基準電圧と入力信号ＡＩＮの電圧とを比較して期待値を出力する。この期待値は、第１の選択回路２２が選択した基準電圧ＲＥＦＢと同じ電圧値を有する基準電圧ＲＥＦＡが入力される比較器ＣＭＰに対するものである。

第２の選択回路２３は、少なくともリファレンス比較器ＲＣＭＰに供給されるキャリブレーション用基準電圧に対応する基準電圧ＲＥＦＡが供給される比較器に対してリファレンス比較器ＲＣＭＰが出力した期待値を出力する。本実施の形態では、第２の選択回路２３として温度計コード生成回路（以下、温度計コード生成回路２３と称す）を用いた。温度計コード生成回路２３は、制御信号Ｓ１及びリファレンス比較器ＲＣＭＰが出力する出力信号（期待値）に基づき、キャリブレーション処理対象の比較器に対応する期待値を含むリファレンス用温度計コードを出力する。このリファレンス用温度計コードは、出力信号ＤＢ１〜ＤＢｎ＋１により構成される。出力信号ＤＢ１はリファレンス用温度計コードの最下位ビットであって、出力信号ＤＢｎ＋１はリファレンス用温度計コードの最上位ビットである。また、出力信号ＤＢ１〜ＤＢｎ＋１は、それぞれ比較器ＣＭＰ１〜ＣＭＰｎ＋１の出力信号ＤＡ１〜ＤＡｎ＋１の期待値を示すものである。

また、本実施の形態にかかる温度計コード生成回路２３は、制御信号Ｓ１の値及びリファレンス比較器ＲＣＭＰが出力する期待値に応じて、出力信号ＤＢ１〜ＤＢｎ＋１のいずれに期待値を出力するかを切り替える。より具体的には、温度計コード生成回路２３が出力するリファレンス用温度計コードは、リファレンス比較器ＲＣＭＰが出力する期待値が第１の論理レベル（例えば、ハイレベル）である場合、キャリブレーション処理対象の比較器に対応する信号よりも下位ビット側の信号の値がハイレベルとなり、キャリブレーション処理対象の比較器に対応する信号よりも上位ビット側の信号の値が不感値となる。また、温度計コード生成回路２３が出力するリファレンス用温度計コードは、リファレンス比較器ＲＣＭＰが出力する期待値が第２の論理レベル（例えば、ロウレベル）である場合、キャリブレーション処理対象の比較器に対応するビットよりも上位ビット側の値が前記ロウレベルとなり、キャリブレーション処理対象の比較器に対応する信号より下位ビット側の信号の値が不感値となる。なお、温度計コード生成回路２３が出力するリファレンス用温度計コードは、上述したように、キャリブレーション処理対象の比較器に対応する期待値を含むものであり、制御信号Ｓ１により指定されたキャリブレーション処理対象の比較器に対応する出力信号ＤＢの値は、リファレンス比較器ＲＣＭＰが出力する期待値と同一値になる。また、温度計コード生成回路２３が出力する不感値とは、デジタル比較器ＤＣＭＰに比較動作の停止を指示する値である。出力信号ＤＢ１〜ＤＢｎ＋１は、例えば２ビットの信号であって１ビット目の値により出力信号が不感値を示すか否かを示し、２ビット目の値により出力信号がハイレベルであるかロウレベルであるかを示す。

ここで、温度計コード生成回路２３の真理値表の一部を図４に示す。図４に示す例は、比較器ＣＭＰが９個であって、制御信号Ｓ１の値が３のときと、制御信号Ｓ１の値が６のときの出力信号ＤＢ１〜ＤＢ９（温度計コード）の値を示すものである。制御信号Ｓ１＝３の場合、キャリブレーション対象の比較器として比較器ＣＭＰ４が指示される。そのため、図４に示すように、期待値ＲＯＵＴがハイレベル（Ｈ）である場合、比較器ＣＭＰ４に対応する出力信号ＤＢ４とそれよりも下位ビット側の出力信号ＤＢ１〜ＤＢ３がハイレベルとなる。また、このとき出力信号ＤＢ４よりも上位ビット側の出力信号ＤＢ５〜ＤＢ９は不感値Ｘとなる。期待値ＲＯＵＴがロウレベル（Ｌ）である場合、比較器ＣＭＰ４に対応する出力信号ＤＢ４とそれよりも上位ビット側の出力信号ＤＢ５〜ＤＢ９がロウレベルとなる。また、このとき出力信号ＤＢ４よりも下位ビット側の出力信号ＤＢ１〜ＤＢ３は不感値Ｘとなる。

また、制御信号Ｓ１＝６の場合、キャリブレーション対象の比較器として比較器ＣＭＰ７が指示される。そのため、図４に示すように、期待値ＲＯＵＴがハイレベル（Ｈ）である場合、比較器ＣＭＰ７に対応する出力信号ＤＢ７とそれよりも下位ビット側の出力信号ＤＢ１〜ＤＢ６がハイレベルとなる。また、このとき出力信号ＤＢ７よりも上位ビット側の出力信号ＤＢ８〜ＤＢ９は不感値Ｘとなる。期待値ＲＯＵＴがロウレベル（Ｌ）である場合、比較器ＣＭＰ７に対応する出力信号ＤＢ７とそれよりも上位ビット側の出力信号ＤＢ８〜ＤＢ９がロウレベルとなる。また、このとき出力信号ＤＢ７よりも下位ビット側の出力信号ＤＢ１〜ＤＢ６は不感値Ｘとなる。

デジタル比較器ＤＣＭＰ及びカウンタＣＮＴＡは、本実施の形態におけるオフセット調整回路を構成する。オフセット調整回路は、第１の選択回路２２が出力するキャリブレーション用基準電圧に対応する基準電圧ＶＲＥＦＡが供給される比較器ＣＭＰの出力信号の値と、第２の選択回路２３から出力される期待値（図中のＤＢ１〜ＤＢｎ＋１）とを比較し、オフセット制御信号ＯＳを出力する。ここで、デジタル比較器ＤＣＭＰは、キャリブレーション用基準電圧に対応する基準電圧ＶＲＥＦＡが供給される比較器ＣＭＰの出力信号の値と、第２の選択回路２３から出力される期待値（図中のＤＢ１〜ＤＢｎ＋１）とを比較してカウント制御信号ＡＤＪＡ１〜ＡＤＪＡｎ＋１を出力する。また、カウンタＣＮＴＡ１〜ＣＮＴＡｎ＋１は、カウント制御信号ＡＤＪＡ１〜ＡＤＪＡｎ＋１に応じてカウント値を増減させ、カウント値をオフセット制御信号ＯＳ１〜ＯＳｎ＋１として出力する。

ここで、デジタル比較器ＤＣＭＰの真理値表を図５に示す。図５に示すように、デジタル比較器ＤＣＭＰは、比較器ＣＭＰの出力信号の値ＤＡ１〜ＤＡｎ＋１とリファレンス比較器ＲＣＭＰが出力する期待値ＤＢ１〜ＤＢｎ＋１との関係によってカウント制御信号ＡＤＪＡの値を切り替える。図５に示す例では、比較器ＣＭＰの出力信号の値とリファレンス比較器ＲＣＭＰが出力する期待値とが一致する場合にはカウント制御信号ＡＤＪＡとして不感値Ｘを出力する。デジタル比較器ＤＣＭＰが出力する不感値Ｘは、カウンタＣＮＴＡにカウント値を保持する指示を与えるものである。また、比較器ＣＭＰの出力信号の値がハイレベル（Ｈ）であって、リファレンス比較器ＲＣＭＰが出力する期待値がロウレベル（Ｌ）である場合、デジタル比較器ＤＣＭＰはカウント制御信号ＡＤＪＡとしてカウントアップを指示する信号ＵＰ（例えばハイレベルの信号）を出力する。比較器ＣＭＰの出力信号の値がロウレベル（Ｌ）であって、リファレンス比較器ＲＣＭＰが出力する期待値がハイレベル（Ｈ）である場合、デジタル比較器ＤＣＭＰはカウント制御信号ＡＤＪＡとしてカウントダウンを指示する信号ＤＯＷＮ（例えばロウレベルの信号）を出力する。

そして、カウンタＣＮＴＡは、カウント制御信号ＡＤＪＡに基づきカウント値をカウントアップ又はカウントダウンする。なお、カウント制御信号ＡＤＪＡは、２ビットの信号であって、１ビット目の値によりカウント制御信号ＡＤＪＡが不感値を示すか否かを示し、２ビット目の値によりカウント制御信号ＡＤＪＡがカウントアップを指示すものであるかカウントダウンを指示すものであるかを示す。

続いて、本実施の形態にかかるアナログデジタル変換器１の動作について説明する。本実施の形態にかかるアナログデジタル変換器１は、入力信号ＡＩＮをデジタル値に変換する変換処理とキャリブレーション動作とを並列して行う。ここでは、特にキャリブレーション動作を中心にアナログデジタル変換器１の動作を説明する。

本実施の形態にかかるアナログデジタル変換回路１０の比較器ＣＭＰは、所定のステップ幅Δで入力オフセットを調整する。そこで、初期の入力オフセット状態として３つの場合を例にアナログデジタル変換器１の動作を説明する。なお、アナログデジタル変換器１は、サンプリング周期毎に入力オフセットの調節及び温度計コードの出力を行うものとする。また、以下の説明では、１サンプリング周期を１サイクルと称す。さらに、以下の説明では、便宜的に制御信号Ｓ１の値が１であって、キャリブレーション対象の比較器として比較器ＣＭＰ２が選択され、入力信号ＡＩＮとして基準電圧ＲＥＦＡ２の近傍（例えば、ＲＥＦＡ２の上下Δの範囲内）の電圧値が入力されている場合について説明する。また、アナログデジタル変換器１では、キャリブレーション対象の比較器は循環的に選択されるものであり、入力信号ＡＩＮの電圧値は変換すべき全ての電圧範囲をとるものであり、全ての比較器ＣＭＰに対してキャリブレーション動作が行われる。

まず、第１の例として、比較器ＣＭＰ２の初期の入力オフセットが３Δの場合のアナログデジタル変換器１の動作を示すタイミングチャートを図６に示す。図６に示すように、第１の例では、１番目のサイクルＣＹ１で、比較器ＣＭＰ２の入力オフセットが３Δである。このとき、比較器ＣＭＰ２の出力反転レベルはＲＥＦＡ２＋３Δとなるため比較器ＣＭＰ２はロウレベルを出力する。一方、リファレンス比較器ＲＣＭＰの出力反転閾値レベルは基準電圧ＶＲＥＦＡ２と同電圧の基準電圧ＶＲＥＦＢ２であるため、入力信号ＡＩＮがＲＥＦＡ２〜ＲＥＦＡ２＋Δの範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはハイレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてハイレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとしてカウントダウンを指示するＤＯＷＮを出力する。そして、カウント制御信号ＡＤＪＡに基づきカウンタＣＮＴＡ２は、カウント値を１減らす。これにより、比較器ＣＭＰ２に与えられるオフセット制御信号ＯＳ２が示す値が１減るため、比較器ＣＭＰ２の入力オフセットは２Δとなる。また、入力信号ＡＩＮがＲＥＦＡ２−Δ〜ＲＥＦＡ２の範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはロウレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてロウレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとして不感値Ｘを出力する。そのため、カウンタＣＮＴＡ２は、カウント値を保持する。

同様の動作は２番目のサイクルＣＹ２及び３番目のサイクルＣＹ３においても行われる。そして、４番目のサイクルＣＹ４では、比較器ＣＭＰ２の入力オフセットはゼロになる。比較器ＣＭＰ２の入力オフセットはゼロとなることで、比較器ＣＭＰ２は入力信号ＡＩＮの値に関わらずリファレンス比較器ＲＣＭＰと同じ結果を出力するため、デジタル比較器ＤＣＭＰ２が出力するカウント制御信号ＡＤＪＡはその後不感値Ｘを維持する状態となる。つまり、比較器ＣＭＰ２の初期状態における入力オフセットはその後もゼロを維持する。

続いて、第２の例として、比較器ＣＭＰ２の初期の入力オフセットが３．９Δの場合のアナログデジタル変換器１の動作を示すタイミングチャートを図７に示す。図７に示すように、第２の例では、１番目のサイクルＣＹ１で、比較器ＣＭＰ２の入力オフセットが３．９Δである。このとき、比較器ＣＭＰ２の出力反転レベルはＲＥＦＡ２＋３．９Δとなるため比較器ＣＭＰ２はロウレベルを出力する。一方、リファレンス比較器ＲＣＭＰの出力反転閾値レベルは基準電圧ＶＲＥＦＡ２と同電圧の基準電圧ＶＲＥＦＢ２であるため、入力信号ＡＩＮがＲＥＦＡ２〜ＲＥＦＡ２＋Δの範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはハイレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてハイレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとしてカウントダウンを指示するＤＯＷＮを出力する。そして、カウント制御信号ＡＤＪＡに基づきカウンタＣＮＴＡ２は、カウント値を１減らす。これにより、比較器ＣＭＰ２に与えられるオフセット制御信号ＯＳ２が示す値が１減るため、比較器ＣＭＰ２の入力オフセットは２．９Δとなる。また、入力信号ＡＩＮがＲＥＦＡ２−Δ〜ＲＥＦＡ２の範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはロウレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてロウレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとして不感値Ｘを出力する。そのため、カウンタＣＮＴＡ２は、カウント値を保持する。

同様の動作は２番目のサイクルＣＹ２から４番目のサイクルＣＹ４においても行われる。そして、５番目のサイクルＣＹ５では、比較器ＣＭＰ２の入力オフセットは−０．１Δになる。つまり、比較器ＣＭＰ２の出力反転レベルはＲＥＦＡ２−０．１Δとなる。しかし、入力信号ＡＩＮの値によっては、比較器ＣＭＰ２の出力信号ＤＡ２の値とリファレンス比較器ＲＣＭＰが出力する期待値ＤＢ２との間にずれが生じる場合がある。これは、比較器ＣＭＰ２の出力反転閾値レベルがリファレンス比較器ＲＣＭＰと異なるためである。図７に示す例ではサイクルＣＹ５において、出力信号ＤＡ２と期待値ＤＢ２との違いに基づきカウント制御信号ＡＤＪＡがカウントアップをカウンタＣＮＴＡに指示する。そして、サイクルＣＹ６では、比較器ＣＭＰ２の入力オフセットは０．９Δとなる。

図７に示す例では、その後、比較器ＣＭＰ２の入力オフセットが０．９Δと−０．１Δとの間で変動する。つまり、第２の例では、比較器ＣＭＰ２の入力オフセットの絶対値の最大値は０．９Δとなる。言い換えると、第２の例では、比較器ＣＭＰ２の入力オフセットをΔ以下に抑制できることがわかる。

続いて、第３の例として、比較器ＣＭＰ２の初期の入力オフセットが３．１Δの場合のアナログデジタル変換器１の動作を示すタイミングチャートを図８に示す。図８に示すように、第３の例では、１番目のサイクルＣＹ１で、比較器ＣＭＰ２の入力オフセットが３．１Δである。このとき、比較器ＣＭＰ２の出力反転レベルはＲＥＦＡ２＋３．１Δとなるため比較器ＣＭＰ２はロウレベルを出力する。一方、リファレンス比較器ＲＣＭＰの出力反転閾値レベルは基準電圧ＶＲＥＦＡ２と同電圧の基準電圧ＶＲＥＦＢ２であるため、入力信号ＡＩＮがＲＥＦＡ２〜ＲＥＦＡ２＋Δの範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはハイレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてハイレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとしてカウントダウンを指示するＤＯＷＮを出力する。そして、カウント制御信号ＡＤＪＡに基づきカウンタＣＮＴＡ２は、カウント値を１減らす。これにより、比較器ＣＭＰ２に与えられるオフセット制御信号ＯＳ２が示す値が１減るため、比較器ＣＭＰ２の入力オフセットは２．１Δとなる。また、入力信号ＡＩＮがＲＥＦＡ２−Δ〜ＲＥＦＡ２の範囲の電圧値である場合には、リファレンス比較器ＲＣＭＰはロウレベルを出力する。これにより、デジタル比較器ＤＣＭＰ２には、比較器ＣＭＰ２の出力信号ＤＡ２としてロウレベルが入力され、期待値ＤＢ２としてロウレベルが入力されるため、デジタル比較器ＤＣＭＰ２はカウント制御信号ＡＤＪＡとして不感値Ｘを出力する。そのため、カウンタＣＮＴＡ２は、カウント値を保持する。

同様の動作は２番目のサイクルＣＹ２から４番目のサイクルＣＹ４においても行われる。そして、５番目のサイクルＣＹ５では、比較器ＣＭＰ２の入力オフセットは−０．９Δになる。つまり、比較器ＣＭＰ２の出力反転レベルはＲＥＦＡ２−０．９Δとなる。しかし、入力信号ＡＩＮの値によっては、比較器ＣＭＰ２の出力信号ＤＡ２の値とリファレンス比較器ＲＣＭＰが出力する期待値ＤＢ２との間にずれが生じる場合がある。これは、比較器ＣＭＰ２の出力反転閾値レベルがリファレンス比較器ＲＣＭＰと異なるためである。図８に示す例ではサイクルＣＹ５において、出力信号ＤＡ２と期待値ＤＢ２との違いに基づきカウント制御信号ＡＤＪＡがカウントアップをカウンタＣＮＴＡに指示する。そして、サイクルＣＹ６では、比較器ＣＭＰ２の入力オフセットは０．１Δとなる。

図８に示す例では、その後、比較器ＣＭＰ２の入力オフセットが−０．９Δと０．１Δとの間で変動する。つまり、第３の例では、比較器ＣＭＰ２の入力オフセットの絶対値の最大値は０．９Δとなる。言い換えると、第３の例では、比較器ＣＭＰ２の入力オフセットをΔ以下に抑制できることがわかる。

また、図６〜図８に示す動作例においては、比較器ＣＭＰ２に対するキャリブレーション動作のみを説明したが、いずれの動作例においても、リファレンス比較器ＲＣＭＰが期待値としてハイレベルを出力している場合は、出力信号ＤＢ１としてハイレベルが出力され比較器ＣＭＰ１に対するキャリブレーション動作が行われる。また、比較器ＣＭＰ１、ＣＭＰ２に対するキャリブレーション動作が行われる場合、出力信号ＤＢ３〜ＤＢｎ＋１は不感値Ｘとなるため、比較器ＣＭＰ３〜ＣＭＰｎ＋１に対するキャリブレーション動作は行われない。さらに、リファレンス比較器ＲＣＭＰが期待値としてロウレベルを出力している場合は、出力信号ＤＢ２〜ＤＢｎ＋１としてロウレベルが出力され比較器ＣＭＰ２〜ＣＭＰｎ＋１に対するキャリブレーション動作が行われる。また、比較器ＣＭＰ２〜ＣＭＰｎ＋１に対するキャリブレーション動作が行われる場合、出力信号ＤＢ１は不感値Ｘとなるため、比較器ＣＭＰ１に対するキャリブレーション動作は行われない。

ここで、本実施の形態にかかるアナログデジタル変換器１におけるキャリブレーション処理によるオフセット低減効果の一例について説明する。図９に本実施の形態にかかるアナログデジタル変換器１の線形性の初期状態を示すグラフを示し、図１０に本実施の形態にかかるアナログデジタル変換器１の線形性のキャリブレーション処理後の状態を示すグラフを示す。図９に示す初期状態では、ＡＤＣ出力コードに関わらず大きなオフセットが生じている。これに対して図１０に示すキャリブレーション処理後のオフセットの大きさは、図９に示すものよりも顕著に小さくなっている。図１０に示す例では、ＡＤＣ出力コードの全範囲にわたりオフセットの大きさは１ＬＳＢよりも小さくなっている。

上記説明より、本実施の形態にかかるアナログデジタル変換器１では、入力信号ＡＩＮに基づき比較器ＣＭＰにより出力信号ＤＡを生成し、入力信号ＡＩＮに基づき比較器ＣＭＰの出力信号の期待値を生成し、出力信号ＤＡの値と期待値との差の極性に基づき比較器の出力反転閾値レベルに正又は負のオフセット量を設定する。つまり、本実施の形態において生成される出力信号ＤＡの期待値は、入力信号ＡＩＮに基づき生成されるものであり、アナログデジタル変換回路１０は、変換処理と並行してキャリブレーション動作を行うことができる。これにより、本実施の形態にかかるアナログデジタル変換器１は、回路の動作状況（例えば、電源電圧変動、基板温度の変動）に追従して高い変換精度を保つことができる。

また、本実施の形態にかかるアナログデジタル変換器１では、アナログデジタル変換回路１０が入力信号ＡＩＮに応じた温度計コードを出力するものであり、キャリブレーション回路２０は、当該温度計コードの期待値を含むリファレンス温度計コードを出力する。そして、このリファレンス温度計コードは、制御信号Ｓ１とリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴとに基づき値が当然に決定される上位ビット又は下位ビットに対して当該期待値ＲＯＵＴとなるものである。これにより、本実施の形態にかかるアナログデジタル変換器１は、複数の比較器のキャリブレーション動作を同時に行うことができる。つまり、本実施の形態にかかるアナログデジタル変換器１は、キャリブレーション処理によるオフセットの低減処理を高速に行うことができる。

また、本実施の形態にかかるアナログデジタル変換器１では、複数の比較器に対して１つのリファレンス比較器ＲＣＭＰを設ける。また、アナログデジタル変換器１は、ステートマシン２１を有し、ステートマシン２１が出力する制御信号Ｓ１に基づき、リファレンス比較器ＲＣＭＰに複数の比較器に対応した期待値を生成させる。つまり、アナログデジタル変換器１では、複数の比較器のそれぞれに対してリファレンス比較器ＲＣＭＰを設ける必要がないため、キャリブレーション回路の回路規模を抑制することができる。

実施の形態２
実施の形態２にかかるアナログデジタル変換器２の詳細なブロック図を図１１に示す。図１１に示すように、アナログデジタル変換器２は、キャリブレーション回路２０に代えてキャリブレーション回路２０ａを有する。キャリブレーション回路２０ａは、キャリブレーション回路２０の第２の選択回路２３に相当する第２の選択回路２４を有する。第２の選択回路２４は、複数のスイッチＳＷｂ１〜ＳＷｂｎ＋１を有する。

スイッチＳＷｂ１〜ＳＷｂｎ＋１は、一方の端子が共通に接続され、当該一方の端子にリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴが入力される。また、スイッチＳＷｂ１〜ＳＷｂｎ＋１は、他方の端子が対応するデジタル比較器ＤＣＭＰに接続される。そしてスイッチＳＷｂ１〜ＳＷｂｎ＋１は、ステートマシン２１が出力する制御信号Ｓ１に応じていずれか１つがオンする。

つまり、実施の形態２における第２の選択回路２４は、制御信号Ｓ１により指定されたキャリブレーション対象の比較器ＣＭＰに対応する期待値のみを出力する。この第２の選択回路２４によっても、キャリブレーション対象の比較器ＣＭＰに対するキャリブレーション動作は実施の形態１にかかるアナログデジタル変換器１と同様に行われる。つまり、実施の形態２にかかるアナログデジタル変換器２では、第２の選択回路２４の回路構成を温度計コード生成回路２３よりも簡略化し回路規模を削減することができる。

実施の形態３
実施の形態３にかかるアナログデジタル変換器３の詳細なブロック図を図１２に示す。実施の形態３にかかるアナログデジタル変換器３では、実施の形態１にかかるアナログデジタル変換器１にフォアグランドで実行されるキャリブレーション動作を行う機能を設けたものである。また、アナログデジタル変換器３では、フォアグランドで行われるキャリブレーション動作によりリファレンス比較器ＲＣＭＰに対するキャリブレーション処理を行う。

図１２に示すように、アナログデジタル変換器３は、アナログデジタル変換器１のキャリブレーション回路２０に代えてキャリブレーション回路２０ｂを有する。キャリブレーション回路２０ｂは、キャリブレーション回路２０に第１のスイッチ回路ＳＷ１、第３の選択回路（例えば、セレクタＳＥＬ１〜ＳＥＬｎ＋１）、リファレンス用カウンタＲＣＮＴ、第２のスイッチ回路ＳＷ２及び信号源２５を追加したものである。また、キャリブレーション回路２０ｂには、外部よりモード制御信号Ｓ２が入力される。モード制御信号Ｓ２は、フォアグランド処理によるキャリブレーション動作を行う第１のモードと、バックグランド処理によるキャリブレーション動作を行う第２のモードとのいずれかのモードを指示する。

第１のスイッチ回路ＳＷ１は、比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに入力信号ＡＩＮと信号源２５が出力するキャリブレーション入力信号とのいずれを与えるかをモード制御信号Ｓ２に基づき切り替える。より具体的には、モード制御信号Ｓ２が第１のモードを示している場合は、第１のスイッチ回路ＳＷ１は、キャリブレーション入力信号を比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに与える。一方、モード制御信号Ｓ２が第２のモードを示している場合は、第１のスイッチ回路ＳＷ１は、入力信号ＡＩＮを比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに与える。

セレクタＳＥＬ１〜ＳＥＬｎ＋１は、モード制御信号Ｓ２に基づき比較器ＣＭＰの出力とデジタル比較器の出力信号（カウント制御信号ＡＤＪＡ）とのいずれか一方を選択してカウンタＣＮＴＡに出力する。セレクタＳＥＬ１〜ＳＥＬｎ＋１は、カウンタＣＮＴＡ１〜ＣＮＴＡｎ＋１に対応して設けられるものである。セレクタＳＥＬ１〜ＳＥＬｎ＋１は、カウンタＣＮＴＡ１〜ＣＮＴＡｎ＋１の前段に設けられる。セレクタＳＥＬ１〜ＳＥＬｎ＋１は、モード制御信号Ｓ２が第１のモードを示す場合、比較器ＣＭＰの出力信号ＤＡを選択してカウンタＣＮＴＡに与える。一方、セレクタＳＥＬ１〜ＳＥＬｎ＋１は、モード制御信号Ｓ２が第２のモードを示す場合、デジタル比較器ＤＣＭＰが出力するカウント制御信号ＡＤＪＡを選択してカウンタＣＮＴＡに与える。

リファレンス用カウンタＲＣＮＴは、リファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴに応じてカウント値を増減させ、カウント値をリファレンス用オフセット制御信号としてリファレンス比較器ＲＣＭＰに出力する。ここで、実施の形態３では、リファレンス比較器ＲＣＭＰが入力オフセットを調節する機能を有する。この入力オフセット調整機能は、比較器ＣＭＰと同じものである。

第２のスイッチ回路ＳＷ２は、リファレンス比較器ＲＣＭＰの出力ノード（図１２に示す例では、リファレンス比較器ＲＣＭＰの出力に設けられるフリップフロップ回路Ｄ−ＦＦの出力ノード）とリファレンス用カウンタＲＣＮＴとの間に設けられる。そして、第２のスイッチ回路ＳＷ２は、モード制御信号Ｓ２に基づきリファレンス用カウンタＲＣＮＴにリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴを与えるか否かを切り替える。より具体的には、モード制御信号Ｓ２が第１のモードを示す場合には、第２のスイッチ回路ＳＷ２はオンし、期待値ＲＯＵＴをリファレンス用カウンタＲＣＮＴに与える。一方。モード制御信号Ｓ２が第２のモードを示す場合には、第２のスイッチ回路ＳＷ２はオフし、期待値ＲＯＵＴがリファレンス用カウンタＲＣＮＴに入力されることを防ぐ。

信号源２５は、制御信号Ｓ１に基づきキャリブレーション対象の比較器に入力される基準電圧に対応したキャリブレーション入力信号を生成する。より具体的には、信号源２５は、制御信号Ｓ１により指定されるキャリブレーション対象の比較器に入力される基準電圧と同じ電圧を有するキャリブレーション入力信号を生成する。

続いて、実施の形態３にかかるアナログデジタル変換器３の動作について説明する。図１３にアナログデジタル変換器３の動作を示すフローチャートを示す。図１３に示すように、アナログデジタル変換器３は、まず第１のモード（例えば、フォアグランドモード）でキャリブレーション動作を行い（Ｓｔｅｐ１〜Ｓｔｅｐ６）、その後第２のモード（例えば、バックグランドモード）でキャリブレーション動作と通常の変換動作とを並行して行う（Ｓｔｅｐ７〜Ｓｔｅｐ１１）。そこで、フォアグランドモードとバックグランドモードの動作を詳細に説明する。

フォアグランドモードでは、モード制御信号Ｓ２の値をＡとする（Ｓｔｅｐ１）。そのため、第１のスイッチ回路ＳＷ１は端子Ａ側を選択する（Ｓｔｅｐ２）。また、セレクタＳＥＬ１〜ＳＥＬｎ＋１は、端子Ａ側に入力される比較器ＣＭＰの出力信号ＤＡを選択する（Ｓｔｅｐ３）。さらに、第２のスイッチ回路ＳＷ２はモード制御信号Ｓ２の値に従ってオンする（Ｓｔｅｐ４）。そして、信号源２５は、ステートマシン２１が出力する制御信号Ｓ１に従って比較器ＣＭＰ１〜ＣＭＰｎ＋１に対応するキャリブレーション入力信号を生成する。これにより、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、順にオフセットが補正される（Ｓｔｅｐ５）。また、キャリブレーション入力信号は、リファレンス比較器ＲＣＭＰにも入力されるため、リファレンス比較器ＲＣＭＰもオフセットが補正される（Ｓｔｅｐ６）。

次に、バッグランドモードでは、モード制御信号Ｓ２の値をＢとする（Ｓｔｅｐ７）。そのため、第１のスイッチ回路ＳＷ１は端子Ｂ側を選択する（Ｓｔｅｐ８）。また、セレクタＳＥＬ１〜ＳＥＬｎ＋１は、端子Ｂ側に入力されるデジタル比較器ＤＣＭＰの出力信号ＡＤＪＡを選択する（Ｓｔｅｐ９）。さらに、第２のスイッチ回路ＳＷ２はモード制御信号Ｓ２の値に従ってオフする（Ｓｔｅｐ１０）。これにより、比較器ＣＭＰとリファレンス比較器ＲＣＭＰには入力信号ＡＩＮが入力され、リファレンス比較器ＲＣＭＰは、制御信号Ｓ１によって指示されたキャリブレーション対象の比較器ＣＭＰに対応する期待値ＲＯＵＴを生成する。また、比較器ＣＭＰは、入力信号ＡＩＮの大きさに対応した温度計コードを生成する。つまり、バックグランドモードでは、実施の形態１にかかるアナログデジタル変換器１と同様にアナログデジタル変換器３は、キャリブレーション動作と入力信号ＡＩＮの変換処理とを並列して行う（Ｓｔｅｐ１１）。

上記説明より、実施の形態３にかかるアナログデジタル変換器３では、フォアグランドモードでの補正手段及びリファレンス比較器ＲＣＭＰに対応するリファレンス用カウンタＲＣＮＴを備えることで、リファレンス比較器ＲＣＭＰのオフセットの補正が可能となる。このように、リファレンス比較器ＲＣＭＰのオフセットを補正することで、バックグランドモードにおけるアナログデジタル変換回路１０の補正精度を向上させることができる。

また、実施の形態３にかかるアナログデジタル変換器３では、フォアグランドモードにおいて、信号源２５を用いたキャリブレーション動作を行う。信号源２５は、キャリブレーション処理に最適なキャリブレーション入力信号を出力することができる。そのため、フォアグランドモードでは、バックグランドモードにおけるキャリブレーション動作よりも精度の高いオフセット補正が可能になる。そして、バックグランドモードによるキャリブレーション動作の前にフォアグランドモードでのキャリブレーション動作を行うことで、バックグランドモードでの動作を変換精度の高い状態で開始することができる。また、バックグランドモードにおけるキャリブレーション動作により、その後の動作状況の変動に追従した補正を行うことができる。つまり、アナログデジタル変換器３は、アナログデジタル変換器１よりも高い変換精度を実現し、かつ、その高い変換精度をその後も維持することが可能となる。

実施の形態４
実施の形態４にかかるアナログデジタル変換器４の詳細なブロック図を図１４に示す。実施の形態４にかかるアナログデジタル変換器４では、実施の形態１にかかるアナログデジタル変換器１にフォアグランドで実行されるキャリブレーション動作を行う機能を設けたものである。

図１４に示すように、アナログデジタル変換器４は、アナログデジタル変換器１のキャリブレーション回路２０に代えてキャリブレーション回路２０ｃを有する。キャリブレーション回路２０ｃは、キャリブレーション回路２０に第１のスイッチ回路ＳＷ１、信号源用カウンタＣＮＴ及び可変信号源２６を追加したものである。また、キャリブレーション回路２０ｃにおけるデジタル比較器ＤＣＭＰは、カウント制御信号ＡＤＪＡに加え、信号源用カウント制御信号ＡＤＪＢを出力する。さらに、キャリブレーション回路２０ｃには、外部よりモード制御信号Ｓ２が入力される。モード制御信号Ｓ２は、フォアグランド処理によるキャリブレーション動作を行う第１のモードと、バックグランド処理によるキャリブレーション動作を行う第２のモードとのいずれかのモードを指示する。

第１のスイッチ回路ＳＷ１は、比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに入力信号ＡＩＮと可変信号源２６が出力するキャリブレーション入力信号とのいずれを与えるかをモード制御信号Ｓ２に基づき切り替える。より具体的には、モード制御信号Ｓ２が第１のモードを示している場合は、第１のスイッチ回路ＳＷ１は、キャリブレーション入力信号を比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに与える。一方、モード制御信号Ｓ２が第２のモードを示している場合は、第１のスイッチ回路ＳＷ１は、入力信号ＡＩＮを比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰに与える。

信号源用カウンタＣＮＴは、デジタル比較器ＤＣＭＰが出力する信号源用カウント制御信号に基づきカウント値を増減させ、カウント値を信号源制御信号として出力する。可変信号源２６は、制御信号Ｓ１に基づきキャリブレーション対象の比較器に入力される基準電圧ＲＥＦＡと同電圧のキャリブレーション入力信号を生成する。そして、可変信号源２６は、出力すべきキャリブレーション入力信号の電圧値を信号源制御信号に基づき増減させる。つまり、可変信号源２６は、信号源制御信号に基づき制御信号Ｓ１に基づき生成するキャリブレーション入力信号に微調整を加える機能を有する。

ここで、キャリブレーション回路２０ｃのデジタル比較器ＤＣＭＰの動作について説明する。そこで、図１５にキャリブレーション回路２０ｃのデジタル比較器ＤＣＭＰの真理値表を示す。図１５に示すように、キャリブレーション回路２０ｃのデジタル比較器ＤＣＭＰは、比較器ＣＭＰの出力信号ＤＡとリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴに基づき生成される期待値ＤＢとが異なる論理レベルとなるときは、他の実施の形態のデジタル比較器と同様にカウント制御信号ＡＤＪＡをカウントアップＵＰ又はカウントダウンＤＯＷＮの状態とする（図５に示す例と同じ動作）。一方、キャリブレーション回路２０ｃのデジタル比較器ＤＣＭＰは、比較器ＣＭＰの出力信号ＤＡとリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴに基づき生成される期待値ＤＢとが第２の論理レベル（例えば、ロウレベル（Ｌ））となるときに信号源用カウント制御信号ＡＤＪＢをカウントアップＵＰの状態とし、第１の論理レベル（例えば、ハイレベル（Ｈ））となるときに信号源用カウント制御信号ＡＤＪＢをカウントダウンＤＯＷＮの状態とする。また、キャリブレーション回路２０ｃのデジタル比較器ＤＣＭＰは、比較器ＣＭＰの出力信号ＤＡとリファレンス比較器ＲＣＭＰが出力する期待値ＲＯＵＴに基づき生成される期待値ＤＢとが異なる論理レベルとなるときは信号源用カウント制御信号ＡＤＪＢを不感値Ｘとする。

信号源用カウンタＣＮＴは、信号源用カウント制御信号ＡＤＪＢがカウントアップＵＰを示すときはカウント値を増加させ、信号源用カウント制御信号ＡＤＪＢがカウントダウンＤＯＷＮを示すときはカウント値を減少させる。また、信号源用カウンタＣＮＴは、信号源用カウント制御信号ＡＤＪＢが不感値Ｘとなる場合その時点でのカウント値を維持する。そして、可変信号源２６は、信号源用カウンタＣＮＴが出力する信号源制御信号に基づきキャリブレーション入力信号の電圧値を所定のステップ幅Δで増減させる。

続いて、実施の形態４にかかるアナログデジタル変換器４の動作について説明する。図１６にアナログデジタル変換器４の動作を示すフローチャートを示す。図１６に示すように、アナログデジタル変換器４は、まず第１のモード（例えば、フォアグランドモード）でキャリブレーション動作を行い（Ｓｔｅｐ２１〜Ｓｔｅｐ２３）、その後第２のモード（例えば、バックグランドモード）でキャリブレーション動作と通常の変換動作とを並行して行う（Ｓｔｅｐ２４〜Ｓｔｅｐ２６）。そこで、フォアグランドモードとバックグランドモードの動作を詳細に説明する。

フォアグランドモードでは、モード制御信号Ｓ２の値をＡとする（Ｓｔｅｐ２１）。そのため、第１のスイッチ回路ＳＷ１は端子Ａ側を選択する（Ｓｔｅｐ２２）。そして、可変信号源２６は、ステートマシン２１が出力する制御信号Ｓ１に従って比較器ＣＭＰ１〜ＣＭＰｎ＋１に対応するキャリブレーション入力信号を生成する。これにより、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、順にオフセットが補正される（Ｓｔｅｐ２３）。

このＳｔｅｐ２３では、キャリブレーション開始時には、信号源用カウンタＣＮＴが出力する信号源用制御信号は初期値であり、可変信号源２６は、キャリブレーション入力信号としてキャリブレーション対象の比較器に入力される基準電圧ＲＥＦＡと同電圧となる。そして、キャリブレーション動作が進むにつれて、比較器ＣＭＰの出力ＤＡは、リファレンス比較器ＲＣＭＰが出力する期待値ＤＢと同一値になる。これにより、信号源用カウンタＣＮＴのカウント値は初期値とは異なる値になる。つまり、キャリブレーション動作が進むにつれて可変信号源２６は、キャリブレーション入力信号の電圧値に所定のステップ幅Δに基づく微調整を加える。そして、微調整されたキャリブレーション入力信号に基づき比較器ＣＭＰは、さらに補正され、理想的な状態（例えば、オフセットが完全にキャンセルされた）に近づく。

次に、バッグランドモードでは、モード制御信号Ｓ２の値をＢとする（Ｓｔｅｐ２４）。そのため、第１のスイッチ回路ＳＷ１は端子Ｂ側を選択する（Ｓｔｅｐ２５）。これにより、比較器ＣＭＰとリファレンス比較器ＲＣＭＰには入力信号ＡＩＮが入力され、リファレンス比較器ＲＣＭＰは、制御信号Ｓ１によって指示されたキャリブレーション対象の比較器ＣＭＰに対応する期待値ＲＯＵＴを生成する。また、比較器ＣＭＰは、入力信号ＡＩＮの大きさに対応した温度計コードを生成する。つまり、バックグランドモードでは、実施の形態１にかかるアナログデジタル変換器１と同様にアナログデジタル変換器４は、キャリブレーション動作と入力信号ＡＩＮの変換処理とを並列して行う（Ｓｔｅｐ２６）。

上記説明より、実施の形態４にかかるアナログデジタル変換器４は、フォアグランドモードにおいてキャリブレーション動作に最適化されたキャリブレーション入力信号により比較器ＣＭＰの入力オフセットを高精度に補正することができる。このとき、アナログデジタル変換器４では、キャリブレーション入力信号をキャリブレーション動作の進度に応じて所定のステップ幅Δで変動させる。これにより、アナログデジタル変換器４は、比較器ＣＭＰの補正精度をさらに向上させることができる。

なお、実施の形態４にかかるアナログデジタル変換器４に、実施の形態３にかかるアナログデジタル変換器３において搭載されるリファレンス比較器ＲＣＭＰに対する補正手段を設けても構わない。

実施の形態５
実施の形態５にかかるアナログデジタル変換器５の詳細なブロック図を図１７に示す。実施の形態５にかかるアナログデジタル変換器５では、実施の形態１にかかるアナログデジタル変換器１にフォアグランドで実行されるキャリブレーション動作を行う機能を設けたものである。また、アナログデジタル変換器５では、フォアグランドで行われるキャリブレーション動作により比較器ＣＭＰおよびリファレンス比較器ＲＣＭＰに対するキャリブレーション処理を行う。

図１７に示すように、アナログデジタル変換器５は、アナログデジタル変換器１のアナログデジタル変換回路１０に代えてアナログデジタル変換回路１０ａを有する。アナログデジタル変換回路１０ａは、アナログデジタル変換回路１０に第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１を追加したものである。第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１は、比較器ＣＭＰ１〜ＣＭＰｎ＋１のそれぞれに対応して設けられる。また、キャリブレーション回路２０ｄには、外部よりモード制御信号Ｓ２が入力される。このモード制御信号Ｓ２は、フォアグランド処理によるキャリブレーション動作を行う第１のモードと、バックグランド処理によるキャリブレーション動作を行う第２のモードとのいずれかのモードを指示する。

また、アナログデジタル変換器５は、アナログデジタル変換器１のキャリブレーション回路２０に代えてキャリブレーション回路２０ｄを有する。キャリブレーション回路２０ｄは、キャリブレーション回路２０に第４のスイッチ回路ＳＷ１Ｒ、第３の選択回路（例えば、セレクタＳＥＬ１〜ＳＥＬｎ＋１）、リファレンス用カウンタＲＣＮＴ、第２のスイッチ回路ＳＷ２を追加したものである。また、キャリブレーション回路２０ｄには、外部よりモード制御信号Ｓ２が入力される。

第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１は、モード制御信号Ｓ２に応じて入力信号ＡＩＮと基準電圧ＲＥＦＡとのいずれかを対応する比較器ＣＭＰに入力信号として与える。第４のスイッチ回路ＳＷ１Ｒは、リファレンス比較器ＲＣＭＰに入力信号ＡＩＮとＲＥＦＢとのいずれを与えるかをモード制御信号Ｓ２に基づき切り替える。

より具体的には、モード制御信号Ｓ２が第１のモードを示している場合は、第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１は、基準電圧ＲＥＦＡを比較器ＣＭＰに与える。また、第４のスイッチ回路ＳＷ１Ｒは、基準電圧ＲＥＦＢをリファレンス比較器ＲＣＭＰに与える。一方、モード制御信号Ｓ２が第２のモードを示している場合は、第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１は、入力信号ＡＩＮを比較器ＣＭＰに与える。また、第４のスイッチ回路ＳＷ１Ｒは、入力信号ＡＩＮをリファレンス比較器ＲＣＭＰに与える。

なお、セレクタＳＥＬ１〜ＳＥＬｎ＋１、リファレンス用カウンタＲＣＮＴ、第２のスイッチ回路ＳＷ２の動作及び構成については、実施の形態３のセレクタＳＥＬ１〜ＳＥＬｎ＋１、リファレンス用カウンタＲＣＮＴ、第２のスイッチ回路ＳＷ２と同様となるためここでは説明を省略する。

続いて、実施の形態５にかかるアナログデジタル変換器５の動作について説明する。図１８にアナログデジタル変換器５の動作を示すフローチャートを示す。図１８に示すように、アナログデジタル変換器６は、まず第１のモード（例えば、フォアグランドモード）でキャリブレーション動作を行い（Ｓｔｅｐ３１〜Ｓｔｅｐ３６）、その後第２のモード（例えば、バックグランドモード）でキャリブレーション動作と通常の変換動作とを並行して行う（Ｓｔｅｐ３７〜Ｓｔｅｐ４１）。そこで、フォアグランドモードとバックグランドモードの動作を詳細に説明する。

フォアグランドモードでは、モード制御信号Ｓ２の値をＡとする（Ｓｔｅｐ３１）。そのため、第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１及び第４のスイッチ回路ＳＷ１Ｒは基準電圧ＲＥＦＡ又は基準電圧ＲＥＦＢが入力される側の端子を選択する（Ｓｔｅｐ３２）。また、セレクタＳＥＬ１〜ＳＥＬｎ＋１は、端子Ａ側に入力される比較器ＣＭＰの出力信号ＤＡを選択する（Ｓｔｅｐ３３）。さらに、第２のスイッチ回路ＳＷ２はモード制御信号Ｓ２の値に従ってオンする（Ｓｔｅｐ３４）。これにより、比較器ＣＭＰ１〜ＣＭＰｎ＋１の２つの入力端子には共に基準電圧ＲＥＦＡが入力される。そして、比較器ＣＭＰ１〜ＣＭＰｎ＋１は、順にオフセットが補正される（Ｓｔｅｐ３５）。また、リファレンス比較器ＲＣＭＰの２つの入力端子にも基準電圧ＲＥＦＢが共に入力されるため、リファレンス比較器ＲＣＭＰもオフセットが補正される（Ｓｔｅｐ３６）。

次に、バッグランドモードでは、モード制御信号Ｓ２の値をＢとする（Ｓｔｅｐ３７）。そのため、第３のスイッチ回路ＳＷ１１〜ＳＷ１ｎ＋１及び第４のスイッチ回路ＳＷ１Ｒは入力信号ＡＩＮが入力される側の端子を選択する（Ｓｔｅｐ３８）。また、セレクタＳＥＬ１〜ＳＥＬｎ＋１は、端子Ｂ側に入力されるデジタル比較器ＤＣＭＰの出力信号ＡＤＪＡを選択する（Ｓｔｅｐ３９）。さらに、第２のスイッチ回路ＳＷ２はモード制御信号Ｓ２の値に従ってオフする（Ｓｔｅｐ４０）。これにより、比較器ＣＭＰとリファレンス比較器ＲＣＭＰには入力信号ＡＩＮが入力され、リファレンス比較器ＲＣＭＰは、制御信号Ｓ１によって指示されたキャリブレーション対象の比較器ＣＭＰに対応する期待値ＲＯＵＴを生成する。また、比較器ＣＭＰは、入力信号ＡＩＮの大きさに対応した温度計コードを生成する。つまり、バックグランドモードでは、実施の形態１にかかるアナログデジタル変換器１と同様にアナログデジタル変換器５は、キャリブレーション動作と入力信号ＡＩＮの変換処理とを並列して行う（Ｓｔｅｐ４１）。

上記説明より、実施の形態５にかかるアナログデジタル変換器５は、フォアグランドモードにおけるキャリブレーション動作において比較器ＣＭＰ及びリファレンス比較器ＲＣＭＰの２つの入力端子に同一の電圧（例えば、基準電圧ＲＥＦＡ又は基準電圧ＲＥＦＢ）を入力する。これにより、アナログデジタル変換器５では、信号源によるキャリブレーション用入力信号の生成を行うことなく高精度なキャリブレーションを行うことができる。また、アナログデジタル変換器５では、バックグランドモードによるキャリブレーション動作によりその後の動作状態の変動に応じたキャリブレーション動作を行うことができる。

実施の形態６
実施の形態１から実施の形態５では、ステートマシン２１がキャリブレーション対象の比較器を予め決められた順序で循環的に指定するものであった。これに対し、実施の形態６では、ステートマシン２１がランダム値に基づきキャリブレーション対象の比較器を指定する方法について説明する。

実施の形態６にかかるアナログデジタル変換器に搭載されるステートマシンは、ランダムにハイレベル又はロウレベルに切り替わる１ビットの疑似乱数値を用いる。そして、ステートマシンは、制御信号Ｓ１の値を予め決められた範囲で循環的に変化させる。このとき、ステートマシンは、疑似乱数値がハイレベルであれば制御信号Ｓ１の値をインクリメントし、疑似乱数値がロウレベルであれば制御信号Ｓ１の値をデクリメントする。

ステートマシンが上記アルゴリズムにそって動作した場合の制御信号Ｓ１の値の変化例を図１９に示す。図１９に示す例は、制御信号Ｓ１の値が６ビットで示される値であって、０〜６４の変動範囲を有する場合のものである。図１９に示すように、制御信号Ｓ１の値は、値がオーバーフローした場合は０に設定され、アンダーフローした場合は６４に設定される。また、制御信号Ｓ１の値は、入力信号ＡＩＮの値とは無関係な値をとる。

このように、制御信号Ｓ１をランダムな値とすることで、入力信号ＡＩＮの大きさと選択されるキャリブレーション対象の比較器との相関が排除される。これにより、アナログデジタル変換器は、入力信号ＡＩＮの大きさに関わらず高精度な変換精度を実現することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態６において説明したランダム値の生成方法は一例であり、他の方法でランダム値を生成しても構わない。

１〜４ アナログデジタル変換器
１０、１０ａ アナログデジタル変換回路
２０、２０ａ〜２０ｄ キャリブレーション回路
２１ ステートマシン
２２ 第１の選択回路
２３ 第２の選択回路（温度計コード生成回路）
２４ 第２の選択回路
２５ 信号源
２６ 可変信号源
３０ エンコーダ
ＣＭＰ１〜ＣＭＰｎ＋１ 比較器
ＲＣＭＰ リファレンス比較器
ＤＣＭＰ１〜ＤＣＭＰｎ＋１ デジタル比較器
ＣＮＴＡ１〜ＣＮＴＡｎ＋１ カウンタ
ＲＣＮＴ リファレンス用カウンタ
ＣＮＴ 信号源用カウンタ
ＳＥＬ１〜ＳＥＬｎ＋１ セレクタ
ＳＷ１、ＳＷ２、ＳＷ１１〜ＳＷ１ｎ＋１、ＳＷ１Ｒ スイッチ回路
ＳＷａ１〜ＳＷａｎ＋１、ＳＷｂ１〜ＳＷｂｎ＋１ スイッチ
ＲＡ１〜ＲＡｎ＋１、ＲＢ１〜ＲＢｎ＋１ 抵抗

Claims (16)

1. アナログ値を有する入力信号が一方の入力端子に入力され、当該入力信号に対する比較電圧が他方の入力端子に入力される比較器を備え、前記入力信号に対応したデジタル値を出力する変換回路と、
   前記比較器の出力信号の期待値を前記入力信号に基づき生成し、前記比較器が出力する出力信号と前記期待値とに基づきオフセット制御信号を生成するキャリブレーション回路と、を有し、
   前記変換回路は、前記オフセット制御信号に基づき前記比較器の出力反転閾値レベルに正又は負のオフセット量を設定するアナログデジタル変換器。
2. 前記変換回路は、
   前記比較電圧として複数の基準電圧を出力する基準電圧生成回路と、
   前記複数の基準電圧のうち対応する１つの基準電圧と入力信号の電圧とを比較してデジタル信号を出力する複数の比較器と、を有し、
   前記キャリブレーション回路は、
   前記複数の基準電圧から選択したキャリブレーション用基準電圧を出力する第１の選択回路と、
   前記キャリブレーション用基準電圧と前記入力信号の電圧とを比較して前記期待値を出力するリファレンス比較器と、
   少なくとも前記キャリブレーション用基準電圧に対応する基準電圧が供給される前記比較器に対して前記期待値を出力する第２の選択回路と、
   前記キャリブレーション用基準電圧に対応する基準電圧が供給される前記比較器の出力信号の値と、前記第２の選択回路から出力される前記期待値とを比較し、オフセット制御信号を出力するオフセット調整回路と、
   を有する請求項１に記載のアナログデジタル変換器。
3. 前記オフセット調整回路は、
   前記キャリブレーション用基準電圧に対応する基準電圧が供給される前記比較器の出力信号の値と、前記第２の選択回路から出力される前記期待値とを比較してカウント制御信号を出力するデジタル比較器と、
   前記カウント制御信号に応じてカウント値を増減させ、前記カウント値を前記オフセット制御信号として出力するカウンタと、
   を有する請求項２に記載のアナログデジタル変換器。
4. 前記第１の選択回路と、前記第２の選択回路と、にキャリブレーション処理対象の比較器を指示する制御信号を出力するシーケンス制御回路を有し、
   前記第１の選択回路は、前記制御信号に基づき前記複数の基準電圧から選択した基準電圧を前記キャリブレーション用基準電圧として出力する請求項２又は３に記載のアナログデジタル変換器。
5. 前記複数の比較器は、前記入力信号の大きさに応じて下位ビット側から上位ビット側に第１の論理レベルの信号の数を増加させる温度計コードを出力するフラッシュ型アナログデジタル変換器であって、
   前記第２の選択回路は、前記制御信号及び前記リファレンス比較器が出力する前記期待値に基づき、前記キャリブレーション処理対象の比較器に対応する期待値を含むリファレンス用温度計コードを出力する請求項４に記載のアナログデジタル変換器。
6. 前記リファレンス用温度計コードは、
   前記期待値が第１の論理レベルである場合、前記キャリブレーション処理対象の比較器に対応する信号よりも下位ビット側の信号の値が前記第１の論理レベルとなり、前記キャリブレーション処理対象の比較器に対応する信号よりも上位ビット側の信号の値が前記デジタル比較器に動作の停止を指示する不感値となり、
   前記期待値が第２の論理レベルである場合、前記キャリブレーション処理対象の比較器に対応する信号よりも上位ビット側の信号の値が前記第２の論理レベルとなり、前記キャリブレーション処理対象の比較器に対応する信号より下位ビット側の信号の値が前記不感値となる請求項５に記載のアナログデジタル変換器。
7. 前記制御信号に基づき前記キャリブレーション対象の比較器に入力される前記基準電圧に対応したキャリブレーション入力信号を生成する信号源と、
   モード制御信号に基づき前記キャリブレーション入力信号と前記入力信号とのいずれか一方を前記比較器及び前記リファレンス比較器に入力する第１のスイッチ回路と、
   を有する請求項４乃至６のいずれか１項に記載のアナログデジタル変換器。
8. 前記モード制御信号に基づき前記比較器の出力と前記デジタル比較器の出力信号とのいずれか一方を選択して前記カウンタに出力する第３の選択回路と、
   前記リファレンス比較器が出力する期待値に応じてカウント値を増減させ、前記カウント値をリファレンス用オフセット制御信号として出力するリファレンス用カウンタと、
   前記モード制御信号に基づき前記リファレンス用カウンタに前記リファレンス比較器が出力する前記期待値を与えるか否かを切り替える第２のスイッチ回路と、を有し、
   前記リファレンス比較器は、前記リファレンス用オフセット制御信号に基づき出力反転閾値レベルに正又は負のオフセット量を設定する請求項７に記載のアナログデジタル変換器。
9. 前記モード制御信号が第１のモードを示す場合、
   前記第１のスイッチ回路は、前記キャリブレーション入力信号を前記複数の比較器及び前記リファレンス用比較器に与え、
   前記第３の選択回路は、前記比較器の出力を選択して前記カウンタに出力し、
   前記第２のスイッチ回路は、前記リファレンス比較器が出力する前記期待値を前記リファレンス用カウンタに与え、
   前記モード制御信号が第２のモードを示す場合、
   前記第１のスイッチ回路は、前記入力信号を前記複数の比較器及び前記リファレンス比較器に与え、
   前記第３の選択回路は、前記カウント制御信号を選択して前記カウンタに出力し、
   前記第２のスイッチ回路は、前記リファレンス用カウンタに入力される前記リファレンス比較器が出力する前記期待値を遮断する請求項８に記載のアナログデジタル変換器。
10. 信号源用カウント制御信号に基づきカウント値を増減させ、前記カウント値を信号源制御信号として出力する信号源用カウンタを有し、
    前記デジタル比較器は、前記複数の比較器の出力と、前記第２の選択回路から出力される前記リファレンス比較器の出力とを比較して前記信号源用カウント制御信号を出力し、
    前記信号源は、前記信号源制御信号に基づきキャリブレーション入力信号の電圧値を増減させる請求項７に記載のアナログデジタル変換器。
11. 前記複数の比較器のそれぞれに対応して設けられ、モード制御信号に基づき前記基準電圧と前記入力信号とのいずれか一方を選択して前記比較器に入力信号として与える複数の第３のスイッチ回路と、
    前記リファレンス比較器が出力する期待値に応じてカウント値を増減させ、前記カウント値をリファレンス用オフセット制御信号として出力するリファレンス用カウンタと、
    前記モード制御信号に基づき前記リファレンス用カウンタに前記リファレンス比較器が出力する前記期待値を与えるか否かを切り替える第２のスイッチ回路と、
    前記リファレンス比較器に対応して設けられ、前記モード制御信号に基づき前記キャリブレーション用基準電圧と前記入力信号とのいずれか一方を選択して前記比較器に入力信号として与える複数の第４のスイッチ回路と、
    前記モード制御信号に基づき前記比較器の出力と前記デジタル比較器の出力信号とのいずれか一方を選択して前記カウンタに出力する第３の選択回路と、
    有する請求項４乃至６のいずれか１項に記載のアナログデジタル変換器。
12. 前記モード制御信号が第１のモードを示す場合、
    前記第３のスイッチ回路は、前記基準電圧を前記比較器に与え、
    前記第４のスイッチ回路は、前記キャリブレーション用基準電圧を前記リファレンス比較器に与え、
    前記第２のスイッチ回路は、前記リファレンス比較器が出力する前記期待値を前記リファレンス用カウンタに与え、
    前記第３の選択回路は、前記比較器の出力を前記カウンタに与え、
    前記モード制御信号が第２のモードを示す場合、
    前記第３のスイッチ回路は、前記入力信号を前記比較器に与え、
    前記第４のスイッチ回路は、前記入力信号を前記リファレンス比較器に与え、
    前記第２のスイッチ回路は、前記リファレンス用カウンタに入力される前記リファレンス比較器が出力する前記期待値を遮断し、
    前記第３の選択回路は、前記デジタル比較器の出力信号を前記カウンタに与える請求項１１に記載のアナログデジタル変換器。
13. 前記シーケンス制御回路は、ランダム値に基づき前記キャリブレーション対象の比較器を指示する前記制御信号を出力する請求項４乃至１２のいずれか１項に記載のアナログデジタル変換器。
14. 前記複数の比較器は、前記複数の基準電圧の間の電圧差により決定される分解能よりも小さなステップ電圧で出力反転閾値レベルを変化させる請求項１乃至１３のいずれか１項に記載のアナログデジタル変換器。
15. アナログ値を有する入力信号が一方の入力端子に入力され、当該入力信号に対する比較電圧が他方の入力端子に入力される比較器を備えるアナログデジタル変換器のオフセット補正方法であって、
    前記入力信号に基づき前記比較器により出力信号を生成し、
    前記入力信号に基づき前記比較器の出力信号の期待値を生成し、
    前記出力信号の値と前記期待値との差の極性に基づき前記比較器の出力反転閾値レベルに正又は負のオフセット量を設定するアナログデジタル変換器のオフセット補正方法。
16. 前記比較電圧に対応するキャリブレーション入力信号を前記比較器に入力する第１のモードと、
    前記入力信号を前記比較器に入力する第２のモードと、を備え、
    前記第１のモードにおいて、前記期待値を生成するリファレンス比較器は、自己の出力信号に基づき自己の出力反転閾値レベルに正又は負のオフセット量を設定し、
    前記比較器は、自己の出力信号に基づき自己の出力反転閾値レベルに正又は負のオフセット量を設定する請求項１５に記載のアナログデジタル変換器のオフセット補正方法。

Images