CN103441765A

CN103441765A - 逐渐逼近模拟至数字转换器及其方法

Info

Publication number: CN103441765A
Application number: CN2011103433203A
Authority: CN
Inventors: 张顺志; 黄冠颖; 黄崇铭
Original assignee: QIJING PHOTOELECTRICITY CO Ltd; Himax Technologies Ltd
Current assignee: QIJING PHOTOELECTRICITY CO Ltd; Himax Technologies Ltd; NCKU Research and Development Foundation
Priority date: 2011-10-27
Filing date: 2011-10-27
Publication date: 2013-12-11
Anticipated expiration: 2031-10-27
Also published as: CN103441765B

Abstract

本发明是有关于一种逐渐逼近模拟至数字转换器及其方法，该方法，用于一逐渐逼近模拟至数字转换器，其包含至少一电容阵列以及多个开关，其中电容阵列的电容与开关一一对应。所述的方法包含以下步骤：首先，配置至少一多工器；接着，根据电容阵列的接点电位来输出一第一比较电压，并根据第一比较电压以及一第二比较电压输出一比较结果；之后，根据比较结果来控制一连串的比较，并进入一连串的比较阶段；最后，由多工器根据比较阶段来依序选择开关直接根据比较结果来进行切换。

Description

逐渐逼近模拟至数字转换器及其方法

技术领域

本发明涉及一种逐渐逼近模拟至数字转换器，特别是涉及一种藉由通过比较器输出来对电容阵列直接切换以提高转换速率的逐渐逼近模拟至数字转换器及其方法。

背景技术

请参阅图1所示，为现有习知的十位元逐渐逼近式模拟至数字转换器(successive approximation register ADC，SAR ADC)的示意图。如图1所示，逐渐逼近式模拟至数字转换器1包含两组对称的数字至模拟转换器(digital to analog converter，DAC)11、13，分别由电容阵列(C₉-C₀)所构成。在操作时，首先，比较器15取样并比较差动输入信号V_ipV_in，且逐渐逼近式控制逻辑电路(SAR)17根据比较器15的比较结果来切换开关S_P9S_N9以控制电容C₉的接点电位。由于接点电位的改变，两组数字至模拟转换器11、13会产生新的电位，比较器15的后便依序比较数字至模拟转换器11、13的输出，由逐渐逼近式控制逻辑电路17根据比较器15的比较结果来解析出相对应的数字位元B₁-B₁₀。

具体来说，逐渐逼近式控制逻辑电路(SAR)17通常包含一逻辑电路171，用来接收比较器15的比较结果out p、outn并对其运算来判断开关S_Pi、S_Ni在每次比较阶段下的电压准位。请参阅图2所示，为现有习知的用来控制开关的逻辑电路的示意图。如图2所示，每次比较阶段产生的比较结果outp、outn须至少经过一反及闸(NAND gate)1711、两个D-FF 1712、1713以及一及闸(AND gate)1714的运算，才能获得控制开关S_Pi、S_Ni的信号。上述数字逻辑闸的自有延迟花费了许多时间，且在每解析出一数字位元后，都须经过逻辑电路171来判断如何切换下一个开关S_Pi、S_Ni。当ADC的位元数量愈多，所产生的延迟愈大，如此将大大拉长整个SAR ADC系统的转换时间。

因此，对于集成电路设计来说，如何创设一种电路，期能缩短数字位元的转换时间，进而提高设计电路的转换速率及效能。

发明内容

本发明的目的在于，提出一种逐渐逼近式模拟至数字转换器，其使用多工器来控制开关，以提高设计电路的转换速率及效能。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种逐渐逼近模拟至数字转换器(SAR ADC)，其包含：一第一数字至模拟转换器(DAC)，包含一第一电容阵列以及多个第一开关，其中该第一电容阵列的电容与所述第一开关一一对应；一逐渐逼近式控制逻辑电路(SAR)，用来控制依序进入一连串的比较阶段；一比较器，耦接至该第一数字至模拟转换器，该比较器根据一第二比较电压以及该第一数字至模拟转换器的一第一比较电压输出一第一比较结果；及一第一多工器，耦接于该比较器及该逐渐逼近式控制逻辑电路之间，用来根据该逐渐逼近式控制逻辑电路目前进入的该比较阶段来选择所述第一开关的一开关直接根据该第一比较结果来进行切换。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的逐渐逼近模拟至数字转换器，其中该第一电容阵列的接点电位根据所切换的所述第一开关来控制，以据以产生该第一数字至模拟转换器的该第一比较电压。

前述的逐渐逼近模拟至数字转换器，其中在每一所述比较阶段时，该第一多工器控制所选择的该第一开关直接切换成该比较器输出的该第一比较结果。

前述的逐渐逼近模拟至数字转换器，其中该第一多工器包含多个闩锁电路(latch circuit)，其与所述第一开关一一对应。

前述的逐渐逼近模拟至数字转换器，其中该第一多工器根据该一连串的比较阶段来依序导通所述闩锁电路，以依序输出在所述比较阶段产生的所述第一比较结果来切换所对应的所述第一开关。

前述的逐渐逼近模拟至数字转换器，其中每一的所述闩锁电路包含两个反向耦接的反相器以及一闩锁开关，该闩锁开关耦接于该比较器输出该第一比较结果的输出端以及所述反向器之间。

前述的逐渐逼近模拟至数字转换器，该第一多工器根据该一连串的比较阶段来依序导通所述闩锁开关，以依序输出在所述比较阶段产生的所述第一比较结果来切换所对应的所述第一开关。

前述的逐渐逼近模拟至数字转换器，其中该第一多工器更包含：一取样开关，耦接于一电压端及所述闩锁电路之间，用来在一取样阶段(samplephase)时，控制该第一电容阵列进行取样。

前述的逐渐逼近模拟至数字转换器，其更包含：一第二数字至模拟转换器(DAC)，包含一第二电容阵列以及多个第二开关，其中该第二电容阵列的电容是与所述第二开关一一对应；及一第二多工器，耦接于该比较器及该逐渐逼近式控制逻辑电路之间，用来根据该逐渐逼近式控制逻辑电路目前进入的该比较阶段来直接选择所述第二开关的一开关进行切换；其中，该第二电容阵列的接点电位根据所切换的所述第二开关来控制，以据以产生该第二数字至模拟转换器的该第二比较电压，且在该一连串比较阶段时，该第二数字至模拟转换器与该第一数字至模拟转换器对称地运作。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种用于一逐渐逼近模拟至数字转换器的方法，该逐渐逼近模拟至数字转换器包含至少一电容阵列以及多个开关，其中该电容阵列的电容是与所述开关一一对应，该方法包含以下步骤：配置至少一多工器；根据该电容阵列的接点电位来输出一第一比较电压；根据该第一比较电压以及一第二比较电压输出一比较结果；根据该比较结果来控制一连串的比较，并进入一连串的比较阶段；及由该多工器根据所述比较阶段来依序选择所述开关直接根据该比较结果来进行切换。

前述的的方法，其中在输出该第一比较电压的步骤中包含：根据所切换的所述开关来控制该电容阵列的接点电位，以据以产生该第一比较电压；其中，在每一所述比较阶段会产生相对应的该第一比较电压。

前述的的方法，其中在选择所述开关直接根据该比较结果来进行切换的步骤中包含：控制该多工器所选择的该开关直接切换成该比较结果；其中，在每一所述比较阶段时，该多工器只会选择切换所述开关的一开关。

前述的的方法，其中该多工器包含多个闩锁电路(latch circuit)，其与所述开关一一对应，且该多工器根据该一连串的比较阶段来依序导通所述闩锁电路，以依序输出在所述比较阶段产生的所述比较结果来切换所对应的所述开关。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明逐渐逼近模拟至数字转换器及其方法至少具有下列优点及有益效果：本发明藉由多工器选择与目前比较阶段对应的开关，并输出比较结果来直接控制所选择的开关，如此能缩短数字位元的转换时间，进而提高设计电路的转换速率及效能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有习知的十位元逐渐逼近式模拟至数字转换器(SAR ADC)的示意图。

图2为现有习知用来控制开关的逻辑电路的示意图。

图3为本发明一实施例的提高转换速率的逐渐逼近模拟至数字转换器的电路图。

图4为本发明一实施例的第一多工器的电路图。

图5A-图5B为本发明一实施例的转换时间的模拟结果示意图。

图6显示本发明实施例的提高转换速率方法的流程图。

1：逐渐逼近式模拟至数字转换器

C₉-C₀：电容阵列

V_ip、V_in：差动输入信号

S_P9-S_P1：开关

S_N9-S_N1：开关

11、13：数字至模拟转换器

17：逐渐逼近式控制逻辑电路

171：逻辑电路

1711：反及闸、

1712、1713：D-FF

1714：及闸

outp、outn：比较结果

B₁-B₁₀：数字位元

3：逐渐逼近模拟至数字转换器

31：第一数字至模拟转换器

33：第二数字至模拟转换器

C₉-C₀：电容阵列

V_refp：第一参考电压

V_refn：第二参考电压

35：比较器

36_P：第一多工器

36_N：第二多工器

361：闩锁电路

3611、3613：反相器

SΦs：取样开关

SΦ₁～SΦ₉：闩锁开关

37：逐渐逼近式控制逻辑电路

B₁-B₁₀：数字位元

outp：第一比较结果

outn：第二比较结果

S_P9-S_P1：第一开关

S_N9～S_N1：第二开关

S601-S613：步骤

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的逐渐逼近模拟至数字转换器及其方法其具体实施方式、结构、特征及其功效，详细说明如后。

首先，请参阅图3，为本发明一实施例的提高转换速率的逐渐逼近模拟至数字转换器(SAR ADC)3的电路图。如图3所示，SAR ADC 3包含一第一数字至模拟转换器(DAC)31、一第二数字至模拟转换器33、一比较器35、一第一多工器36_P、一第二多工器36_N以及一逐渐逼近式控制逻辑电路(SAR)37。第一数字至模拟转换器31包含一第一电容阵列C₉-C₀以及多个第一开关S_P9-S_P1，其中第一电容阵列的电容C₉-C₁与第一开关S_P9-S_P1一一对应；同样地，第二数字至模拟转换器33包含一第二电容阵列C₉-C₀以及多个第二开关S_N9-S_N1，其中第二电容阵列的电容C₉-C₁与第二开关S_N9-S_N1一一对应。理想情况下，第一电容阵列C₉-C₀和第二电容阵列C₉-C₀的电容值具有二进制权重(weight)。

比较器35具有一非反相(正)输入端与一反相输入端，分别接收并比较第一数字至模拟转换器31以及第二数字至模拟转换器33的输出。逐渐逼近式控制逻辑电路37是用来产生一连串的时脉信号(Φ₁-Φ₉)，以控制依序进入一连串的比较阶段。在每次比较阶段时，比较器35根据第一数字至模拟转换器31输出的第一比较电压以及第二数字至模拟转换器33输出的第二比较电压输出第一比较结果outp以及第二比较结果outn。

第一多工器36_P和第二多工器36_N耦接于比较器35及逐渐逼近式控制逻辑电路37之间，用来根据逐渐逼近式控制逻辑电路37目前进入的比较阶段来选择一开关直接根据比较结果来进行切换，以控制电容阵列的电容耦接于第一参考电压V_refp或第二参考电压V_refn。

请参阅图4，为了方便说明，以第一多工器36_P为例。如图4所示，第一多工器36_P包括多个闩锁电路(latch circuit)361，其与第一开关S_Pi一一对应。每个闩锁电路361包括一闩锁开关SΦ_i以及两个通过闩锁开关SΦ_i来反向耦接的反相器3611、3613，其中闩锁开关SΦ_i是耦接于比较器35输出第一比较结果outp的输出端以及反向器3611、3613之间。

在每一比较阶段时，第一多工器36_P控制所选择的第一开关S_Pi直接切换成比较器35输出的第一比较结果outp。具体来说，第一多工器36_P根据一连串的比较阶段来依序导通闩锁电路361，以依序输出在所有比较阶段产生的第一比较结果来切换所对应的第一开关S_Pi。例如，在逐渐逼近式控制逻辑电路37产生时脉信号Φ₁而进入第一次比较阶段时，第一多工器36_P便导通闩锁开关SΦ₁，以输出在第一次比较阶段产生的第一比较结果outp来将所对应的第一开关S_P9切换到第一参考电压V_refp或第二参考电压V_refn。第一电容阵列的电容C₉接点电位便根据所切换的第一开关S_P9来控制，以据以产生下一比较阶段的第一比较电压。

同样地，在逐渐逼近式控制逻辑电路37产生时脉信号Φ₂而进入第二次比较阶段时，第一多工器36_P便导通闩锁开关SΦ₂，以输出在第二次比较阶段产生的第一比较结果outp来切换所对应的第一开关S_P8。以此类推，第一多工器36_P便根据目前进入的比较阶段来依序导通闩锁开关SΦ₁-SΦ₉，以依序输出所产生的第一比较结果outp来切换所对应的第一开关S_P9-S_P1。其中，在每次比较阶段时，第一多工器36_P只会选择切换其中一个第一开关S_P1。由于第一开关S_Pi是直接根据第一比较结果outp来控制，因此当逐渐逼近式控制逻辑电路37根据在一连串比较阶段产生的第一比较结果outp来输出一连串相对应的数字位元B₁-B₁₀时，便可提高转换速率及减少转换时间。与传统经由数字逻辑判断来控制开关相比，本发明利用多工器选择来切换开关可降低20％的转换时间，如图A-图5B所示。

一具体实施例中，有多个取样开关SΦ_s设置在第一数字至模拟转换器31以及第一多工器36_P中。在第一多工器36_P中的每个取样开关SΦ_s耦接于一电压端VDD及相对应的每个闩锁电路361之间(如第四图所示)，用来在一取样阶段(sample phase)时，将第一电容阵列C₉-C₁的丨端切换到第一参考电压V_refp或第二参考电压V_refn。随后(在取样阶段期间)，第一数字至模拟转换器31经由内部的一个取样开关SΦ_s来对差动输入信号V_ip进行取样(如图3所示)。值得注意的是，逐渐逼近式控制逻辑电路37可产生一时脉信号Φ_s来切换取样开关SΦ_s以进入取样阶段。在取样阶段和连续的比较阶段中，第二数字至模拟转换器33都会与第一数字至模拟转换器31对称地运作。

最后，请参阅图6，为本发明实施例的提高转换速率的方法的流程图。值得注意的是，为了精简说明，图6仅显示第一数字至模拟转换器31的操作流程，而第二数字至模拟转换器33会如同上述来与第一数字至模拟转换器31对称地运作。本方法是用于第三图的逐渐逼近模拟至数字转换器3，其配置了第一多工器36_P及一第二多工器36_N。

首先，步骤S601中，逐渐逼近式控制逻辑电路37控制以进入取样阶段来取样差动输入信号V_ip、V_in。接着，步骤S603中，逐渐逼近式控制逻辑电路37控制进入一连串比较阶段，并在步骤S605中，根据所决定的接点电位来输出比较电压。之后，步骤S607中，比较器35比较两数字至模拟转换器31、33产生的第一比较电压以及来第二比较电压来输出比较结果outp。

步骤S609中，当第一多工器36_P收到比较结果outp时，便根据目前进入的比较阶段来选择相对应的第一开关S_Pi直接根据比较结果来进行切换。其中，在每次比较阶段时，第一多工器36_P只会选择切换其中一个第一开关S_Pi例如，在第一次比较阶段时，第一多工器36_P便导通闩锁开关SΦ₁，以输出在第一次比较阶段产生的比较结果outp来切换所对应的第一开关S_P9。藉此，电容C₉的接点电位便可根据已切换的第一开关S_P9来决定。

最后，步骤S611中，判断是否已完成所有比较阶段。若否，则回到步骤S605继续进行比较。若已完成一连串的比较阶段，逐渐逼近式控制逻辑电路37便根据每次的比较结果来输出相对应的数字位元B₁-B₁₀(步骤S613)。

根据上述实施例，本发明所提出的提高转换速率的逐渐逼近模拟至数字转换器及其方法，藉由多工器选择与目前比较阶段对应的开关，并输出比较结果来直接控制所选择的开关，如此能缩短数字位元的转换时间，进而提高设计电路的转换速率及效能。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种逐渐逼近模拟至数字转换器，其特征在于其包含：

一第一数字至模拟转换器，包含一第一电容阵列以及多个第一开关，其中该第一电容阵列的电容与所述第一开关一一对应；

一逐渐逼近式控制逻辑电路，用来控制依序进入一连串的比较阶段；

一比较器，耦接至该第一数字至模拟转换器，该比较器根据一第二比较电压以及该第一数字至模拟转换器的一第一比较电压输出一第一比较结果；及

一第一多工器，耦接于该比较器及该逐渐逼近式控制逻辑电路之间，用来根据该逐渐逼近式控制逻辑电路目前进入的该比较阶段来选择所述第一开关的一开关直接根据该第一比较结果来进行切换。

2.根据权利要求1所述的逐渐逼近模拟至数字转换器，其特征在于其中该第一电容阵列的接点电位根据所切换的所述第一开关来控制，以据以产生该第一数字至模拟转换器的该第一比较电压。

3.根据权利要求2所述的逐渐逼近模拟至数字转换器，其特征在于其中在每一所述比较阶段时，该第一多工器控制所选择的该第一开关直接切换成该比较器输出的该第一比较结果。

4.根据权利要求3所述的逐渐逼近模拟至数字转换器，其特征在于其中该第一多工器包含多个闩锁电路，其与所述第一开关一一对应。

5.根据权利要求4所述的逐渐逼近模拟至数字转换器，其特征在于其中该第一多工器根据该一连串的比较阶段来依序导通所述闩锁电路，以依序输出在所述比较阶段产生的所述第一比较结果来切换所对应的所述第一开关。

6.根据权利要求5所述的逐渐逼近模拟至数字转换器，其特征在于其中每一的所述闩锁电路包含两个反向耦接的反相器以及一闩锁开关，该闩锁开关耦接于该比较器输出该第一比较结果的输出端以及所述反向器之间。

7.根据权利要求6所述的逐渐逼近模拟至数字转换器，其特征在于该第一多工器根据该一连串的比较阶段来依序导通所述闩锁开关，以依序输出在所述比较阶段产生的所述第一比较结果来切换所对应的所述第一开关。

8.根据权利要求7所述的逐渐逼近模拟至数字转换器，其特征在于其中该第一多工器更包含：

一取样开关，耦接于一电压端及所述闩锁电路之间，用来在一取样阶段时，控制该第一电容阵列进行取样。

9.根据权利要求3所述的逐渐逼近模拟至数字转换器，其特征在于其更包含：

一第二数字至模拟转换器，包含一第二电容阵列以及多个第二开关，其中该第二电容阵列的电容是与所述第二开关一一对应；及

一第二多工器，耦接于该比较器及该逐渐逼近式控制逻辑电路之间，用来根据该逐渐逼近式控制逻辑电路目前进入的该比较阶段来直接选择所述第二开关的一开关进行切换；

其中，该第二电容阵列的接点电位根据所切换的所述第二开关来控制，以据以产生该第二数字至模拟转换器的该第二比较电压，且在该一连串比较阶段时，该第二数字至模拟转换器与该第一数字至模拟转换器对称地运作。

10.一种用于一逐渐逼近模拟至数字转换器的方法，其特征在于该逐渐逼近模拟至数字转换器包含至少一电容阵列以及多个开关，其中该电容阵列的电容是与所述开关一一对应，该方法包含以下步骤：

配置至少一多工器；

根据该电容阵列的接点电位来输出一第一比较电压；

根据该第一比较电压以及一第二比较电压输出一比较结果；

根据该比较结果来控制一连串的比较，并进入一连串的比较阶段；及

由该多工器根据所述比较阶段来依序选择所述开关直接根据该比较结果来进行切换。

11.根据权利要求10所述的方法，其特征在于其中在输出该第一比较电压的步骤中包含：

根据所切换的所述开关来控制该电容阵列的接点电位，以据以产生该第一比较电压；

其中，在每一所述比较阶段会产生相对应的该第一比较电压。

12.根据权利要求11所述的方法，其特征在于其中在选择所述开关直接根据该比较结果来进行切换的步骤中包含：

控制该多工器所选择的该开关直接切换成该比较结果；

其中，在每一所述比较阶段时，该多工器只会选择切换所述开关的一开关。

13.根据权利要求12所述的方法，其特征在于其中该多工器包含多个

闩锁电路，其与所述开关一一对应，且该多工器根据该一连串的比较阶段

来依序导通所述闩锁电路，以依序输出在所述比较阶段产生的所述比较结

果来切换所对应的所述开关。