CN111371457B - 一种模数转换器及应用于sar adc的三电平开关方法 - Google Patents

一种模数转换器及应用于sar adc的三电平开关方法 Download PDF

Info

Publication number
CN111371457B
CN111371457B CN202010170477.XA CN202010170477A CN111371457B CN 111371457 B CN111371457 B CN 111371457B CN 202010170477 A CN202010170477 A CN 202010170477A CN 111371457 B CN111371457 B CN 111371457B
Authority
CN
China
Prior art keywords
dac
capacitor array
ref
reference voltage
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010170477.XA
Other languages
English (en)
Other versions
CN111371457A (zh
Inventor
吴建辉
黄琳琳
周畅
罗斯婕
黄毅
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010170477.XA priority Critical patent/CN111371457B/zh
Publication of CN111371457A publication Critical patent/CN111371457A/zh
Application granted granted Critical
Publication of CN111371457B publication Critical patent/CN111371457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Abstract

本发明公开了一种模数转换器及应用于SAR ADC的三电平开关方法，属于SAR ADC的电容型DAC技术领域，整个过程分为采样和转换两个阶段，采样阶段根据输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；转换阶段比较器对在上下电容阵列顶极板的电压进行MSB位至LSB位的比较，得出对应的数字码，根据数字码控制上下电容阵列中电容底极板的连接关系；经过N次比较获得到N位数字输出码。不同于大多数已发表的三电平开关方法，本发明采用了新的第三参考电平Vaq，其值等于参考电压Vref的四分之一。与传统的开关算法相比，本发明不但能够降低了99.61％的电容分裂式DAC的功耗，而且节省了87.5％的电容面积，实现了能量效率和面积节省之间很好的折中。

Description

一种模数转换器及应用于SAR ADC的三电平开关方法
技术领域
本发明属于SAR ADC的电容型DAC技术领域，尤其涉及一种模数转换器及应用于SAR ADC的三电平开关方法。
背景技术
SAR ADC因其绝大部分电路都由数字电路组成，并且没有运放，能量效率很高，与先进工艺兼容。中等精度(8-12位)、中等采样速率(<1MHz)的SAR ADC被广泛地运用于生物医疗电子、可穿戴设备、可植入设备、便携式设备以及无线传感网节点等领域。SAR ADC的功耗主要来自于电容DAC、比较器和数字控制逻辑，而在低速下,电容DAC消耗的开关功耗占据了整体功耗的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗。其中，三电平的开关算法由于引入了第三参考电平，一般为0.5Vref，开关算法更加灵活，DAC的开关功耗往往较低，然而其电容面积的减少效果并不理想[1][2]。
[1]Y.Zhu et al.:‘A 10-bit 100-MS/s Reference-Free SAR ADC in 90nmCMOS’,IEEE Journal of Solid-State Circuits.,2010,45,(6),pp.1111-1121
[2]A.Sanyal and N.Sun.:‘SAR ADC architecture with 98％ reduction inswitching energy over conventional scheme’,Electronics Letters.,2013,49,(4),pp.248-250
发明内容
本发明所要解决的技术问题在于，针对SAR ADC的设计，如何对三电平开关算法的能量效率和面积减少进行更好的折中。不同于大多数三电平开关方法，本发明提供的一种模数转换器及应用于SAR ADC的三电平开关方法，其采用0.25Vref作为第三参考电平，节省了电容面积，同时利用电容分列裂式DAC结构，从而减小了DAC的开关功耗。
本发明具体采用以下技术方案解决上述技术问题：
一种模数转换器，包含采样开关、电容阵列、比较器和数字控制逻辑；
其中，电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上电容阵列和下电容阵列的底极板连接到对应的参考电压上；
作为本发明一种模数转换器的进一步优选方案，所述上电容阵列和下电容阵列均包括两个完全相同的子电容阵列，其中，上电容阵列的两个子电容阵列分别命名为DACPH和DACPL；下电容阵列的两个子电容阵列分别命名为DACNH和DACNL；每一个子电容阵列包含一个最高位电容CN-5以及N-7个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd，且各电容大小为：Ci＝2iCu，其中0≤i≤N-5,dummy电容Cd＝Cu，其中N表示模数转换器的位数，Cu为单位电容大小。
一种应用于SAR ADC的三电平开关方法，包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段：
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；上电容阵列的子电容阵列DACPH的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACPL的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACNH的所有电容底极板连接到Vref参考电压，而下电容阵列的子电容阵列DACNL的所有电容底极板连接到gnd；
步骤B、转换阶段：
步骤B1，将模数转换器的采样开关断开，比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACPH的所有电容由Vref连接到Vaq参考电压，而DACNL的所有电容由gnd连接到Vaq参考电压；则整个DAC的差分电压将减少1/2Vref；
情况二：若DN-1＝0，DACPL的所有电容由gnd连接到Vaq参考电压，而DACNH的所有电容由Vref连接到Vaq参考电压；则整个DAC的差分电压将增加1/2Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中0≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D0。
作为本发明一直应用于SAR ADC的三电平开关方法的进一步优选方案，所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2＝11，DACPL的所有电容连接到Vaq参考电压，DACNL的所有电容连接到Vref参考电压，则整个DAC的差分电压将减小1/4Vref；
情况二：若DN-1DN-2＝10，DACPH的所有电容连接到gnd，DACNH的所有电容连接到Vaq参考电压，这样则整个DAC的差分电压将增加1/4Vref；
情况三：若DN-1DN-2＝01，DACPH的所有电容连接到Vaq参考电压，DACNH的所有电容连接到gnd，则整个DAC的差分电压将减少1/4Vref；
情况四：若DN-1DN-2＝00，DACPL的所有电容连接到Vref参考电压，DACNL的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/4Vref。
作为本发明一直应用于SAR ADC的三电平开关方法的进一步优选方案，所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3＝111，DACPH的所有电容连接到gnd，这样整个DAC的差分电压将减小1/8Vref；
情况二：若DN-1DN-2DN-3＝110，DACPH的所有电容连接到gnd，DACNL的最高位电容CN-5连接到gnd，则整个DAC的差分电压将增加1/8Vref；
情况三：若DN-1DN-2DN-3＝101，DACPL的所有电容连接到Vaq参考电压，DACNH的所有电容连接到Vref参考电压，DACNL的所有电容连接到gnd，则整个DAC的差分电压将减少1/8Vref；
情况四：若DN-1DN-2DN-3＝100，DACPL的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/8Vref；
情况五：若DN-1DN-2DN-3＝011，DACNH的所有电容连接到Vaq参考电压，则整个DAC的差分电压将减少1/8Vref；
情况六：若DN-1DN-2DN-3＝010，DACPH的所有电容连接到gnd，DACPL的所有电容连接到Vref参考电压，DACNH的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/8Vref；
情况七：若DN-1DN-2DN-3＝001，DACPH的最高位电容CN-5连接到gnd，DACNL的所有电容连接到gnd，则整个DAC的差分电压将减少1/8Vref；
情况八：若DN-1DN-2DN-3＝000，DACNL的所有电容连接到gnd，则整个DAC的差分电压将增加1/8Vref。
作为本发明一直应用于SAR ADC的三电平开关方法的进一步优选方案，所述步骤B4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DK＝11，DACPL的对应电容CK-1由Vaq参考电压切换至gnd，则整个DAC的差分电压将减少2(K-N)Vref；
情况二：若DN-1DK＝10，DACPH的对应电容CK-1由gnd切换至Vaq参考电压，则整个DAC的差分电压将增加2(K-N)Vref；
情况三：若DN-1DK＝01，DACNL的对应电容CK-1由gnd切换至Vaq参考电压，则整个DAC的差分电压将减少2(K-N)Vref；
情况四：若DN-1DK＝00，DACNH的对应电容CK-1由Vaq参考电压切换至gnd，则整个DAC的差分电压将增加2(K-N)Vref。
本发明采用上述技术方案，能产生如下技术效果：
1.本发明提出的适用于SAR ADC的三电平开关方法，采用0.25Vref作为第三参考电平，同时结合电容分列式DAC结构，通过灵活的开关切换，将DAC开关功耗减小了99.61％，电容面积节省了87.5％，实现了能量效率和面积节省之间很好的折中。
附图说明
图1为本发明方法实现10位分辨率采用的SAR ADC的结构示意图；
图2为本发明方法应用于5位SAR ADC的开关切换示意图；
图3为本发明方法应用于10位SAR ADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明设计了一种应用于SAR ADC的三电平开关方法，该方法基于的10位SAR ADC的结构如图1所示，包括采样开关、电容阵列、比较器和数字控制逻辑。其中，电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上；
本发明方法采用如图1所示的10位SAR ADC中的上下电容阵列，能实现10位SARADC的转换，所述上下电容阵列均包括两个完全相同的子电容阵列。其中，上电容阵列的两个子电容阵列分别命名为DACPH和DACPL；下电容阵列的两个子电容阵列分别命名为DACNH和DACNL。每一个子电容阵列由一个最高位电容CN-5以及N-7个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd组成，各电容大小为：Ci＝2iCu，其中0≤i≤N-5,dummy电容Cd＝Cu，其中N表示模数转换器的位数，Cu为单位电容大小；
本方法包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。上电容阵列的子电容阵列DACPH的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACPL的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACNH的所有电容底极板连接到Vref参考电压，而下电容阵列的子电容阵列DACNL的所有电容底极板连接到gnd；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACPH的所有电容由Vref连接到Vaq参考电压，而DACNL的所有电容由gnd连接到Vaq参考电压。这样整个DAC的差分电压将减少1/2Vref；
情况二：若DN-1＝0，DACPL的所有电容由gnd连接到Vaq参考电压，而DACNH的所有电容由Vref连接到Vaq参考电压。这样整个DAC的差分电压将增加1/2Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2＝11，DACPL的所有电容连接到Vaq参考电压，DACNL的所有电容连接到Vref参考电压，这样整个DAC的差分电压将减小1/4Vref；
情况二：若DN-1DN-2＝10，DACPH的所有电容连接到gnd，DACNH的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/4Vref；
情况三：若DN-1DN-2＝01，DACPH的所有电容连接到Vaq参考电压，DACNH的所有电容连接到gnd，这样整个DAC的差分电压将减少1/4Vref；
情况四：若DN-1DN-2＝00，DACPL的所有电容连接到Vref参考电压，DACNL的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/4Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2DN-3＝111，DACPH的所有电容连接到gnd，这样整个DAC的差分电压将减小1/8Vref；
情况二：若DN-1DN-2DN-3＝110，DACPH的所有电容连接到gnd，DACNL的最高位电容CN-5连接到gnd，这样整个DAC的差分电压将增加1/8Vref；
情况三：若DN-1DN-2DN-3＝101，DACPL的所有电容连接到Vaq参考电压，DACNH的所有电容连接到Vref参考电压，DACNL的所有电容连接到gnd，这样整个DAC的差分电压将减少1/8Vref；
情况四：若DN-1DN-2DN-3＝100，DACPL的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/8Vref；
情况五：若DN-1DN-2DN-3＝011，DACNH的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将减少1/8Vref；
情况六：若DN-1DN-2DN-3＝010，DACPH的所有电容连接到gnd，DACPL的所有电容连接到Vref参考电压，DACNH的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/8Vref；
情况七：若DN-1DN-2DN-3＝001，DACPH的最高位电容CN-5连接到gnd，DACNL的所有电容连接到gnd，这样整个DAC的差分电压将减少1/8Vref；
情况八：若DN-1DN-2DN-3＝000，DACNL的所有电容连接到gnd，这样整个DAC的差分电压将增加1/8Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中0≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D0；
情况一：若DN-1DK＝11，DACPL的对应电容CK-1由Vaq参考电压切换至gnd，这样整个DAC的差分电压将减少2(K-N)Vref；
情况二：若DN-1DK＝10，DACPH的对应电容CK-1由gnd切换至Vaq参考电压，这样整个DAC的差分电压将增加2(K-N)Vref；
情况三：若DN-1DK＝01，DACNL的对应电容CK-1由gnd切换至Vaq参考电压，这样整个DAC的差分电压将减少2(K-N)Vref；
情况四：若DN-1DK＝00，DACNH的对应电容CK-1由Vaq参考电压切换至gnd，这样整个DAC的差分电压将增加2(K-N)Vref；
因此，本发明方法的比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上。通过对其核心模块电容阵列的特殊构建并结合所提出的新的三电平开关算法，能够大大降低转换过程中的DAC部分的功耗，同时进一步节省电容面积。
下面结合一个实施例对本发明做具体的说明，由于DN-1＝1和DN-1＝0两种情况下，MSB到LSB位的量化拨电容的过程是完全对称的，为避免叙述累赘，假设DN-1＝1，图2所示为本发明实施例的5bit SAR ADC的具体转换过程：
步骤A、采样阶段
如图2所示，输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。上电容阵列的子电容阵列DACPH的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACPL的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACNH的所有电容底极板连接到Vref参考电压，而下电容阵列的子电容阵列DACNL的所有电容底极板连接到gnd；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列
顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码D4，根据数字码D4控制上下电容阵列中电容底极板的连接关系；
由于D4＝1，DACPH的所有电容由Vref连接到Vaq参考电压，而DACNL的所有电容由gnd连接到Vaq参考电压。这样整个DAC的差分电压将减少1/2Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码D3，根据数字码D4和D3控制上下电容阵列中电容底极板的连接关系；
情况一：若D4D3＝11，DACPL的所有电容连接到Vaq参考电压，DACNL的所有电容连接到Vref参考电压，这样整个DAC的差分电压将减小1/4Vref；
情况二：若D4D3＝10，DACPH的所有电容连接到gnd，DACNH的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/4Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D2，根据数字码D4、D3和D2控制上下电容阵列中电容底极板的连接关系；
情况一：若D4D3D2＝111，DACPH的所有电容连接到gnd，这样整个DAC的差分电压将减小1/8Vref；
情况二：若D4D3D2＝110，DACPH的所有电容连接到gnd，DACNL的最高位电容C0连接到gnd，这样整个DAC的差分电压将增加1/8Vref；
情况三：若D4D3D2＝101，DACPL的所有电容连接到Vaq参考电压，DACNH的所有电容连接到Vref参考电压，DACNL的所有电容连接到gnd，这样整个DAC的差分电压将减少1/8Vref；
情况四：若D4D3D2＝100，DACPL的所有电容连接到Vaq参考电压，这样整个DAC的差分电压将增加1/8Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中0≤K≤1，根据数字码D4和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D0；
情况一：若D4DK＝11，DACPL的对应电容C0由Vaq参考电压切换至gnd，这样整个DAC的差分电压将减少1/16Vref；
情况二：若D4DK＝10，DACPH的对应电容C0由gnd切换至Vaq参考电压，这样整个DAC的差分电压将增加1/16Vref；
如图3所示，为本发明应用于10位SAR ADC的开关切换能耗随着ADC输出码变化的MATLAB仿真结果图。对于10位SAR ADC，与传统的开关算法相比，本发明提出的开关方法节省了99.61％的转换能量和87.5％的电容面积，实现了能量效率和面积节省之间很好的折中。
综上，本发明方法采用新的第三参考电平Vaq，同时结合电容分裂式DAC结构，采用灵活的开关切换，实现了能量效率和面积节省之间很好的折中。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (5)

1.一种模数转换器，其特征在于：包含采样开关、电容阵列、比较器和数字控制逻辑；
其中，电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上电容阵列和下电容阵列的底极板连接到对应的参考电压上；
所述上电容阵列和下电容阵列均包括两个完全相同的子电容阵列，其中，上电容阵列的两个子电容阵列分别命名为DACPH和DACPL；下电容阵列的两个子电容阵列分别命名为DACNH和DACNL；每一个子电容阵列包含一个最高位电容CN-5以及N-7个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd，且各电容大小为：Ci＝2iCu，其中0≤i≤N-5,dummy电容Cd＝Cu，其中N表示模数转换器的位数，Cu为单位电容大小。
2.一种基于权利要求1所述模数转换器的应用于SAR ADC的三电平开关方法，其特征在于，包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段：
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；上电容阵列的子电容阵列DACPH的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACPL的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACNH的所有电容底极板连接到Vref参考电压，而下电容阵列的子电容阵列DACNL的所有电容底极板连接到gnd；
步骤B、转换阶段：
步骤B1，将模数转换器的采样开关断开，比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACPH的所有电容由Vref连接到Vaq参考电压，而DACNL的所有电容由gnd连接到Vaq参考电压；则整个DAC的差分电压将减少1/2Vref；
情况二：若DN-1＝0，DACPL的所有电容由gnd连接到Vaq参考电压，而DACNH的所有电容由Vref连接到Vaq参考电压；则整个DAC的差分电压将增加1/2Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中0≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D0。
3.根据权利要求2所述应用于SAR ADC的三电平开关方法，其特征在于：所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2＝11，DACPL的所有电容连接到Vaq参考电压，DACNL的所有电容连接到Vref参考电压，则整个DAC的差分电压将减小1/4Vref；
情况二：若DN-1DN-2＝10，DACPH的所有电容连接到gnd，DACNH的所有电容连接到Vaq参考电压，这样则整个DAC的差分电压将增加1/4Vref；
情况三：若DN-1DN-2＝01，DACPH的所有电容连接到Vaq参考电压，DACNH的所有电容连接到gnd，则整个DAC的差分电压将减少1/4Vref；
情况四：若DN-1DN-2＝00，DACPL的所有电容连接到Vref参考电压，DACNL的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/4Vref。
4.根据权利要求2所述应用于SAR ADC的三电平开关方法，其特征在于：所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3＝111，DACPH的所有电容连接到gnd，这样整个DAC的差分电压将减小1/8Vref；
情况二：若DN-1DN-2DN-3＝110，DACPH的所有电容连接到gnd，DACNL的最高位电容CN-5连接到gnd，则整个DAC的差分电压将增加1/8Vref；
情况三：若DN-1DN-2DN-3＝101，DACPL的所有电容连接到Vaq参考电压，DACNH的所有电容连接到Vref参考电压，DACNL的所有电容连接到gnd，则整个DAC的差分电压将减少1/8Vref；
情况四：若DN-1DN-2DN-3＝100，DACPL的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/8Vref；
情况五：若DN-1DN-2DN-3＝011，DACNH的所有电容连接到Vaq参考电压，则整个DAC的差分电压将减少1/8Vref；
情况六：若DN-1DN-2DN-3＝010，DACPH的所有电容连接到gnd，DACPL的所有电容连接到Vref参考电压，DACNH的所有电容连接到Vaq参考电压，则整个DAC的差分电压将增加1/8Vref；
情况七：若DN-1DN-2DN-3＝001，DACPH的最高位电容CN-5连接到gnd，DACNL的所有电容连接到gnd，则整个DAC的差分电压将减少1/8Vref；
情况八：若DN-1DN-2DN-3＝000，DACNL的所有电容连接到gnd，则整个DAC的差分电压将增加1/8Vref。
5.根据权利要求2所述应用于SAR ADC的三电平开关方法，其特征在于：所述步骤B4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DK＝11，DACPL的对应电容CK-1由Vaq参考电压切换至gnd，则整个DAC的差分电压将减少2(K-N)Vref；
情况二：若DN-1DK＝10，DACPH的对应电容CK-1由gnd切换至Vaq参考电压，则整个DAC的差分电压将增加2(K-N)Vref；
情况三：若DN-1DK＝01，DACNL的对应电容CK-1由gnd切换至Vaq参考电压，则整个DAC的差分电压将减少2(K-N)Vref；
情况四：若DN-1DK＝00，DACNH的对应电容CK-1由Vaq参考电压切换至gnd，则整个DAC的差分电压将增加2(K-N)Vref。
CN202010170477.XA 2020-03-12 2020-03-12 一种模数转换器及应用于sar adc的三电平开关方法 Active CN111371457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010170477.XA CN111371457B (zh) 2020-03-12 2020-03-12 一种模数转换器及应用于sar adc的三电平开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010170477.XA CN111371457B (zh) 2020-03-12 2020-03-12 一种模数转换器及应用于sar adc的三电平开关方法

Publications (2)

Publication Number Publication Date
CN111371457A CN111371457A (zh) 2020-07-03
CN111371457B true CN111371457B (zh) 2023-05-23

Family

ID=71212326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010170477.XA Active CN111371457B (zh) 2020-03-12 2020-03-12 一种模数转换器及应用于sar adc的三电平开关方法

Country Status (1)

Country Link
CN (1) CN111371457B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111641413B (zh) * 2020-07-27 2023-06-06 东南大学 一种高能效sar adc的电容阵列开关方法
CN111934689B (zh) * 2020-09-23 2021-07-06 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN112332846B (zh) * 2020-11-05 2022-11-08 东南大学 一种基于电荷回收的低电压sar adc开关切换方法
CN112332847B (zh) * 2020-12-07 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112583409B (zh) * 2020-12-28 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN114499533A (zh) * 2022-01-24 2022-05-13 福州大学 一种用于传感器的低功耗电容阵列及其切换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322966A (zh) * 2015-11-12 2016-02-10 电子科技大学 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322966A (zh) * 2015-11-12 2016-02-10 电子科技大学 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法

Also Published As

Publication number Publication date
CN111371457A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN105553479B (zh) 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN105049049A (zh) 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN112332847B (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN108832928B (zh) 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN110971236A (zh) 一种逐次逼近型模数转换器及模数转换方法
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
Lin et al. An 8-bit column-shared SAR ADC for CMOS image sensor applications
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN113676184B (zh) 一种基于半休眠结构的逐次逼近模数转换器开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant