CN110380730B

CN110380730B - 一种应用于低电压sar adc的电容阵列开关方法

Info

Publication number: CN110380730B
Application number: CN201910598706.5A
Authority: CN
Inventors: 吴建辉; 黄琳琳; 李红
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2019-07-04
Filing date: 2019-07-04
Publication date: 2023-02-24
Anticipated expiration: 2039-07-04
Also published as: CN110380730A

Abstract

本发明公开了一种应用于低电压SAR ADC的电容阵列开关方法，方法基于的模数转换器包括两个结构完全相同的N位子模数转换器，方法包括对于输入信号VIP和VIN，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，采样阶段根据输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板和下电容阵列所有电容的底极板连接到对应电压；转换阶段比较器对在上下电容阵列顶极板的电压进行MSB位至LSB位的比较，得出对应的数字码，根据数字码控制上下电容阵列中电容底极板的连接关系；经过N次比较获得到N位数字输出码。本发明能够大大降低转换过程中的DAC部分的功耗，只采用两个参考电平，适用于近阈值电压下的设计。

Description

一种应用于低电压SAR ADC的电容阵列开关方法

技术领域

本发明涉及一种应用于低电压SAR ADC的电容阵列开关方法，属于SAR ADC的电容型DAC技术领域。

背景技术

SAR ADC因其绝大部分电路都由数字电路组成，并且没有运放，能量效率很高，与先进工艺兼容。中等精度(8-12位)、中等采样速率(<1MHz)的SAR ADC被广泛地运用于生物医疗电子、可穿戴设备、可植入设备、便携式设备以及无线传感网节点等领域。SAR ADC的功耗主要来自于电容DAC、比较器和数字控制逻辑，而在低速下,电容DAC消耗的开关功耗占据了整体功耗的很大比例。

在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗。其中，三电平的开关算法由于引入了第三参考电平，一般为0.5Vref，开关算法更加灵活，DAC的开关功耗往往较低。但是这使得ADC额外增加了第三电平的reference buffer电路，增加这部分电路的功耗。而且在低功耗设计下，电源电压往往很低，第三电平产生和高质量传输非常难做，这样第三电平的引入显得得不偿失。所以，在低功耗低电压SAR ADC设计中，要尽量避免第三电平的引入而且需要尽量降低电容开关的功耗。

发明内容

本发明所要解决的技术问题在于，针对低电压SAR ADC的设计，如何在不引入第三参考电平的情况下，尽可能地减小电容DAC的开关功耗；本发明提供一种应用于低电压SARADC的电容阵列开关方法，通过结合半休眠技术、浮置技术、合并分裂技术和LSB-down技术，从而减小了电容DAC的开关功耗。同时在整个转换过程当中，比较器的输入共模电平只在LSB位转换时下降

减小了比较器的设计复杂度。

本发明具体采用以下技术方案解决上述技术问题：

一种应用于低电压SAR ADC的电容阵列开关方法，其特征在于，方法基于的模数转换器包括两个结构完全相同的N位子模数转换器ADC₀和ADC₁，且所述ADC₀和ADC₁均包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；所述ADC₀和ADC₁中，输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上；

所述上下电容阵列均包括一个最高位电容C_N-4,N-4以及N-6个高位电容、次低位电容C₁、最低位电容C₀以及dummy电容C_d组成，各电容大小为：C_i＝2ⁱC_u,其中0≤i≤N-4，dummy电容C_d＝C_u，其中_u为单位电容大小；并且，除了次低位电容C₁、最低位电容C₀以及dummy电容C_d以外，其余每一个高位电容_i,i，其中2i≤N-4，均拆分成以2C为单位电容的二进制子电容阵列C′_i-1,i,C′_i-2,i…C′_1,i,C′_d,i，其电容大小为：

C′_i-j,i＝2^i-jC_u，其中1≤j≤i-1，且C′_d,i＝2C_u；

本方法包括对于输入信号VIP和VIN，经过ADC₀或ADC₁的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：

步骤A、采样阶段

对于ADC₁，输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板连接到Vref参考电压，下电容阵列所有电容的底极板连接到Gnd；对于ADC₀，输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板连接到Gnd，下电容阵列所有电容的底极板连接到Vref参考电压；

步骤B、转换阶段

步骤B1，将ADC₀和ADC₁的采样开关断开，同时ADC₀和ADC₁的比较器分别直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码D₀，根据数字码D₀控制上下电容阵列中电容底极板的连接关系；

情况一：若D₀＝1，对于ADC₁，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样整个DAC的差分电压将减少Vref，记做Vdiff,1，之后MSB-1位到LSB位的量化由ADC₁完成，同时ADC₀进入休眠状态；

情况二：若D₀＝0，对于ADC₀，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加Vref，记做Vdiff,1，之后MSB-1位到LSB位的量化由ADC₀完成，同时ADC₁进入休眠状态；

步骤B2，ADC₀或ADC₁的比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码D₁，根据数字码D₁控制最低位电容C₀底极板的连接关系；

情况一：若D₁＝1，则ADC₀或ADC₁上电容阵列的最低位电容C₀的底极板连接到Gnd，下电容阵列最低位电容C₀的底极板连接到Vref，这样ADC₀或ADC₁上下电容阵列的顶极板电压将减少0.5Vref，记做Vdiff,2；

情况二：若D₁＝0，则ADC₀或ADC₁上电容阵列的最低位电容C₀的底极板连接到Vref，下电容阵列的最低位电容C₀的底极板连接到Gnd，这样整个DAC的差分电压将增加0.5Vref，记做Vdiff,2；

步骤B3，ADC₀或ADC₁的比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D₂，根据数字码D₂、D₁控制电容C₁底极板的连接关系，同时预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_3,3、C_2,2拆分的子电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要进行的连接；

步骤B4，ADC₀或ADC₁的比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码D_K，其中3K≤N-3，根据数字码D_K、D₁预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_K,K、C_K-1,K-1拆分的子电容阵列中的第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要进行的连接，并对上下电容C_K-1,K-1的子电容阵列C′_K-2,K-1,C′_K-3,K-1,…C′_1,K-1,C′_d,K-1的底极板同时进行对应的连接操作；且重复步骤B4，直至得出数字码D_N-3；

步骤B5，ADC₀或ADC₁的比较器通过比较从步骤B4获取的上下电容阵列顶极板电压，得出数字码D_N-2；根据数字码D_N-2操作dummy电容C_d，得出LSB位比较结果D_N-1，最终输出D_0,D₁…D_N-2,D_N-1的N位数字码。

进一步地，作为本发明的一种优选技术方案，所述步骤B3预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_3,3、C_2,2拆分的子电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要进行的连接，具体为：

情况一：若D₂＝1且D₁＝1，则ADC₀或ADC₁上电容阵列中电容C₁的底极板连接到Gnd，下电容阵列中电容C₁的底极板连接到Vref；同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Gnd，ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Vref，这样ADC₀或ADC₁上下电容阵列的顶极板电压将减少0.25Vref，记做Vdiff,3；

情况二：若D₂＝1且D₁＝0，或者D₂＝0且D₁＝1，则ADC₀或ADC₁上电容阵列中电容C₁的底极板和下电容阵列中电容C₁的底极板合并连接到一起，同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板和ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要合并连接到一起；

情况三：若D₂＝0且D₁＝0，则ADC₀或ADC₁上电容阵列的电容C₁的底极板连接到Vref，下电容阵列的电容C₁的底极板连接到Gnd；同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Vref，ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Gnd，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加0.25Vref，记做Vdiff,3。

进一步地，作为本发明的一种优选技术方案，所述步骤B4根据数字码D_K、D₁预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_K,K、C_K-1,K-1拆分的子电容阵列中的第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要进行的连接，并对上下电容C_K-1,C-1的子电容阵列C′_K-2,K-1,C′_K-3,K-1,…C′_1,K-1,C′_d,K-1的底极板同时进行对应的连接操作，具体为：

(1)预测阶段

情况一：若D_K＝1且D₁＝1，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-2的底极板将要连接Gnd，ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要连接Vref；

情况二：若D_K＝1且D₁＝0，或者D_K＝0且D₁＝1，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板和ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要合并连接到一起；

情况三：若D_K＝0且D₁＝0，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要连接Vref，ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要连接Gnd；

(2)电容连接操作阶段

结合步骤B3和步骤B4执行的结果，对上下高位浮置电容C_K-1,K-1的子电容阵列C′_K-2,K-1,C′_K-3,K-1…C′_1,-1,C′_d,K-1的底极板同时进行对应的连接操作。

进一步地，作为本发明的一种优选技术方案，所述步骤B5根据数字码D_N-2操作dummy电容C_d，得出LSB位比较结果D_N-1，具体为：

情况一：若D_N-2＝1，则断开ADC₀或ADC₁上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的dummy电容C_d连接到Gnd，下电容阵列的dummy电容C_d浮置，然后再比较一次得出LSB位比较结果D_N-1；

情况二：若D_N-2＝0，则断开ADC₀或ADC₁上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的dummy电容C_d浮置，下电容阵列的dummy电容C_d连接到Gnd，然后再比较一次得出LSB位比较结果D_N-1。

本发明采用上述技术方案，能产生如下技术效果：

1.本发明提出的适用于低电压SAR ADC的电容阵列开关方法，采用半休眠semi-resting技术，利用MSB位结果选择两个相同子ADC中的一个进行后续量化，在电容DAC的参考电平同为Vref的情况下，将可量化的差分输入信号范围扩展为[-2Vref，2Vref]，提高SARADC的信噪比。换句话说，也即是，在差分输入信号范围相同的情况下，可将电容DAC的参考电平减小一半，从而节省75％的开关功耗。

2.本发明在不引入第三参考电平的前提下，本发明还借鉴了浮置技术，在高位比较的时候，将高位电容浮置，只有低位电容参与电荷重分配，从而节省功耗。为了进一步节省功耗，本发明还借鉴了LSB-down技术，单端切换dummy电容转换得到LSB位数字码，比较器的共模电平只在LSB位转换过程中下降

其中

因此本发明采用浮置、合并分裂、LSB-down技术，进一步减小了电容DAC的开关功耗。

3.与传统的开关算法相比，在差分输入信号范围相同的情况下，本发明提出的适用于低电压SAR ADC的电容阵列和浮置合并开关方法能够节省75％的电容面积和99.14％的开关功耗，提高了经济效益；

4.本发明除了LSB转换过程以外，其他转换过程皆是同时对上下电容阵列进行开关切换，比较器的输入共模电平基本保持不变，极大地减小了比较器的设计复杂度。

附图说明

图1为本发明方法实现N位分辨率采用的单个SAR ADC的结构示意图。

图2为本发明方法应用于5位SAR ADC的开关切换示意图。

图3为本发明方法应用于10位SAR ADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

本发明设计了一种应用于低电压SAR ADC的电容阵列开关方法，该方法基于的模数转换器包括两个结构完全相同的SAR ADC，即两个N位子模数转换器ADC₀和ADC₁，且单个N位SAR ADC的结构如图1所示，ADC₀和ADC₁均包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；所述ADC₀和ADC₁中，输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上。

本发明方法采用如图1所示的N位SAR ADC中的上下电容阵列，能实现N位SAR ADC的转换，整个电容阵列分为完全相同的上、下电容阵列，所述上下电容阵列均包括一个最高位电容C_N-4,N-4以及N-6个高位电容、次低位电容C₁、最低位电容C₀以及dummy电容C_d组成，各电容大小为：C_i×2ⁱC_u,其中0≤i≤N-4，dummy电容C_d＝C_u，其中C_u为单位电容大小；并且，除了次低位电容C₁、最低位电容C₀以及dummy电容C_d以外，其余每一个高位电容C_i,i，其中2≤i≤N-4，均拆分成以2C为单位电容的二进制子电容阵列C′_i-1,i,C′_i-2,i…C′_1,i,C′_d,i，其电容大小为：

C′_i-j,i＝2^i-jC_u，其中1≤j≤i-1，且C′_d,i＝2C_u；

根据图1所示的N位SAR ADC结构，本发明提出的一种适用于低电压SAR ADC的电容阵列开关方法，包括：对于输入信号VIP和VIN，经过ADC₀或ADC₁的N次比较以后，得到N位数字输出码，其分为采样和转换两个阶段，具体包括以下步骤：

步骤A、采样阶段

步骤B、转换阶段

步骤B1，将ADC₀和ADC₁的采样开关断开，同时ADC₀和ADC₁的比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出相同的数字码D₀，根据数字码D₀控制电容底极板的连接关系。

情况一：若D₀＝1，对于ADC₁，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样整个DAC的差分电压将减少Vref，记做Vdiff,1，之后MSB-1到LSB位的量化由ADC₁完成，同时ADC₀进入休眠状态；

情况二：若D₀＝0，对于ADC₀，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加Vref，记做Vdiff,1，之后MSB-1到LSB位的量化由ADC₀完成，同时ADC₁进入休眠状态；

由于之后MSB-1到LSB位的量化无论是由ADC₀还是ADC₁工作完成，数字控制逻辑根据数字码控制电容底极板的连接操作都是完全一样的，以下叙述为ADC₀或ADC₁。

步骤B2，在步骤B1切换电容底极板的连接关系结束后，上下电容阵列顶极板电压已经发生改变，步骤B2首先要对这个变化的顶极板电压进行比较。ADC₀或ADC₁的比较器通过比较此时上下电容阵列的顶极板电压，得出数字码D₁，根据数字码D₁控制最低位电容C₀底极板的连接关系。

情况一：若D₁＝1，则ADC₀或ADC₁上电容阵列最低位电容1₀的底极板连接到Gnd，下电容阵列最低位电容C₀的底极板连接到Vref，这样ADC₀或ADC₁上下电容阵列的顶极板电压将减少0.5Vref，记做Vdiff,2；

情况二：若D₁＝0，则ADC上电容阵列最低位电容C₀的底极板连接到Vref，下电容阵列最低位电容C₀的底极板连接到Gnd，这样整个DAC的差分电压将增加0.5Vref，记做Vdiff,2；

步骤B3，同理，在步骤B2切换电容底极板的连接关系结束后，上下电容阵列顶极板电压已经发生改变，步骤B3首先要对这个变化的顶极板电压进行比较：ADC₀或ADC₁的比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D₂，根据数字码D₂、D₁控制电容C₁底极板的连接关系，同时预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_3,3、C_2,2拆分的子电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要进行的连接，具体为：

情况三：若D₂＝0且D₁＝0，则ADC₀或ADC₁上电容阵列中电容C₁的底极板连接到Vref，下电容阵列中电容C₁的底极板连接到Gnd；同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Vref，ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5,N-4、C′_N-6,N-5…C′_2,3、C′_1,2的底极板将要连接Gnd，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加0.25Vref，记做Vdiff,3。

步骤B4，同理，在步骤B3切换电容底极板的连接关系结束后，上下电容阵列顶极板电压已经发生改变，步骤B4首先要对这个变化的顶极板电压进行比较：ADC₀或ADC₁的比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码D_K，其中3≤K≤N-3，根据D_K、D₁预测上下高位浮置电容C_N-4,N-4、C_N-5,N-5…C_K,K、C_K-1,K-1拆分的子电容阵列中的第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要进行的连接，然后结合之前的步骤，对上下电容C_K-1,K-1的子电容阵列C′_K-2,K-1,C′_K-3,K-1,…C′_1,K-1,C′_d,K-1的底极板同时进行对应的连接操作，重复步骤B4，直至得出数字码D_N-3；具体为：

①预测阶段

情况一：若D_K＝1且D₁＝1，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要连接Gnd，ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3,N-4、C′_N-K-4,N-5…C′_1,K、C′_d,K-1的底极板将要连接Vref；

②电容连接操作阶段

结合步骤B3和已经循环执行的步骤B4的结果，对上下高位浮置电容C_K-1,K-1的子电容阵列C′_K-2,K-1,C′_K-3,K-1…C′_1,K-1,C′_d,K-1的底极板同时进行对应的连接操作。

步骤B5，同理，在步骤B4切换电容底极板的连接关系结束后，上下电容阵列顶极板电压已经发生改变，ADC₀或ADC₁的比较器通过比较从步骤B4获取的上下电容阵列顶极板电压，得出数字码D_N-2。根据D_N-2操作dummy电容C_d，从而得出LSB位比较结果D_N-1，最终输出D_0,D₁…D_N-2,D_N-1的N位数字码，具体为：

情况一：若D_N-2＝1，则断开ADC上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的C_d连接到Gnd，下电容阵列的C_d浮置，然后再比较一次得出LSB位比较结果D_N-1。

情况二：若D_N-2＝0，则断开ADC上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的C_d浮置，下电容阵列的C_d连接到Gnd，然后再比较一次得出LSB位比较结果D_N-1。

因此，本发明方法的比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上。通过对其核心模块电容阵列的特殊构建并结合所提出的新的开关算法，能够大大降低转换过程中的DAC部分的功耗。该算法只采用两个参考电平,适用于近阈值电压下的设计。

下面结合一个实施例对本发明做具体的说明，由于D₀＝1和D₀＝0两种情况下，MSB-1到LSB位的量化拨电容的过程是完全对称的，为避免叙述累赘，假设D₀＝1，图2所示为本发明实施例的5bit SAR ADC的具体转换过程：

步骤A、采样阶段

如图2中a所示，对于ADC₁，输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板连接到Vref参考电压，下电容阵列所有电容的底极板连接到Gnd；对于ADC₀，输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，上电容阵列所有电容的底极板连接到Gnd，下电容阵列所有电容的底极板连接到Vref参考电压；

步骤B、转换阶段

步骤B1，ADC₀和ADC₁的采样开关断开，同时ADC₀和ADC₁的比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码D₀，根据D₀控制电容底极板的连接关系。

如图2中b所示，由于D₀＝1，对于ADC₁，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列的电容C₁的底极板均浮置，之后MSB-1到LSB位的量化由ADC₁完成，同时ADC₀进入休眠状态；

步骤B2，ADC₁的比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码D₁，根据D₁控制最低位电容C₀底极板的连接关系。

情况一：若D₁＝1，如图2中c1所示，则ADC₁上电容阵列最低位电容C₀的底极板连接到Gnd，下电容阵列最低位电容C₀的底极板连接到Vref；

情况二：若D₁＝0，如图2中c2所示，则ADC₁上电容阵列最低位电容C₀的底极板连接到Vref，下电容阵列最低位电容C₀的底极板连接到Gnd；

步骤B3，ADC₁的比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D₂，根据D₂、D₁控制电容C₁底极板的连接关系。

情况一：若D₂＝1且D₁＝1，如图2中d1所示，则ADC₁上电容阵列的电容C₁的底极板连接到Gnd，下电容阵列的电容C₁的底极板连接到Vref；

情况二：若D₂＝1且D₁＝0，或者D₂＝0且D₁＝1，如图2中d2和d3所示，则ADC₁上电容阵列的电容C₁的底极板和下电容阵列的电容C₁的底极板合并连接到一起；

情况三：若D₂＝0且D₁＝0，如图2中d4所示，则ADC₁上电容阵列的电容C₁的底极板连接到Vref，主下电容阵列的电容C₁的底极板连接到Gnd；

步骤B4，ADC₁的比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码D₃。

步骤B5，根据D₃操作dummy电容C_d，从而得出LSB位比较结果D₄,最终输出D_0,D_1,D_2,D_3,D₄这5位数字码。

情况一：若D₃＝1，如图2中e1、e3、e5、e7所示，则断开ADC₁上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的C_d连接到Gnd，下电容阵列的C_d浮置，然后再比较一次得出D₄；

情况二：若D₃＝0，如图2中e2、e4、e6、e8所示，则断开ADC₁上下电容阵列的dummy电容C_d的合并连接，同时将上电容阵列的C_d浮置，下电容阵列的dummy电容C_d连接到Gnd，然后再比较一次得出D₄。

如图3所示，为本发明应用于10位SAR ADC的开关切换能耗随着ADC输出码变化的MATLAB仿真结果图。对于10位SAR ADC，在DAC参考电压相同的情况下，与传统的开关算法相比，本发明提出的开关方法节省了99.14％的转换能量和75％的电容面积，提高了经济效益。并且，本发明提出的开关方法不需要额外的引入第三参考电平，适用于低电压SAR ADC设计，比较器的输入共模电压基本保持不变，极大地降低了比较器设计复杂度。

综上，本发明方法在不引入第三参考电平的前提下，采用浮置、合并分裂、LSB-down技术，进一步减小了电容DAC的开关功耗。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims

1.一种应用于低电压SAR ADC的电容阵列开关方法，其特征在于，方法基于的模数转换器包括两个结构完全相同的N位子模数转换器ADC₀和ADC₁，且所述ADC₀和ADC₁均包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；所述ADC₀和ADC₁中，输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上；

所述上下电容阵列均包括一个最高位电容C_N-4，N-4以及N-6个高位电容、次低位电容C₁、最低位电容C₀以及dummy电容C_d组成，各电容大小为：C_i＝2ⁱC_u，其中0≤i≤N-4，dummy电容C_d＝C_u，其中C_u为单位电容大小；并且，除了次低位电容C₁、最低位电容C₀以及dummy电容C_d以外，其余每一个高位电容C_i，i，其中2≤i≤N-4，均拆分成以2C为单位电容的二进制子电容阵列C′_i-1，i，C′_i-2，i...C′_1，i，C′_d，i，其电容大小为：

C′_i-j，i＝2^i-jC_u，其中1≤j≤i-1，且C′_d，i＝2C_u；

步骤A、采样阶段

步骤B、转换阶段

情况一：若D₀＝1，对于ADC₁，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样整个DAC的差分电压将减少Vref，记做Vdiff，1，之后MSB-1位到LSB位的量化由ADC₁完成，同时ADC₀进入休眠状态；

情况二：若D₀＝0，对于ADC₀，上下电容阵列的最低位电容C₀、上下电容阵列的dummy电容C_d的底极板合并连接到一起，同时上下电容阵列除最低位电容和dummy电容以外的所有电容的底极板均浮置，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加Vref，记做Vdiff，1，之后MSB-1位到LSB位的量化由ADC₀完成，同时ADC₁进入休眠状态；

情况一：若D₁＝1，则ADC₀或ADC₁上电容阵列的最低位电容C₀的底极板连接到Gnd，下电容阵列最低位电容C₀的底极板连接到Vref，这样ADC₀或ADC₁上下电容阵列的顶极板电压将减少0.5Vref，记做Vdiff，2；

情况二：若D₁＝0，则ADC₀或ADC₁上电容阵列的最低位电容C₀的底极板连接到Vref，下电容阵列的最低位电容C₀的底极板连接到Gnd，这样整个DAC的差分电压将增加0.5Vref，记做Vdiff，2；

步骤B3，ADC₀或ADC₁的比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D₂，根据数字码D₂、D₁控制电容C₁底极板的连接关系，同时预测上下高位浮置电容C_N-4，N-4、C_N-5，N-5...C_3，3、C_2，2拆分的子电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要进行的连接；

步骤B4，ADC₀或ADC₁的比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码D_K，其中3≤K≤N-3，根据数字码D_K、D₁预测上下高位浮置电容C_N-4，N-4、C_N-5，N-5...C_K，K、C_K-1，K-1拆分的子电容阵列中的第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要进行的连接，并对上下高位浮置电容C_K-1，K-1的子电容阵列C′_K-2，K-1，C′_K-3，K-1，...C′_1，K-1，C′_d，K-1的底极板同时进行对应的连接操作；且重复步骤B4，直至得出数字码D_N-3；

步骤B5，ADC₀或ADC₁的比较器通过比较从步骤B4获取的上下电容阵列顶极板电压，得出数字码D_N-2；根据数字码D_N-2操作dummy电容C_d，得出LSB位比较结果D_N-1，最终输出D₀，D₁...D_N-2，D_N-1的N位数字码。

2.根据权利要求1所述应用于低电压SAR ADC的电容阵列开关方法，其特征在于：所述步骤B3预测上下高位浮置电容C_N-4，N-4、C_N-5，N-5...C_3，3、C_2，2拆分的子电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要进行的连接，具体为：

情况一：若D₂＝1且D₁＝1，则ADC₀或ADC₁上电容阵列中电容C₁的底极板连接到Gnd，下电容阵列中电容C₁的底极板连接到Vref；同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要连接Gnd，ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要连接Vref，这样ADC₀或ADC₁上下电容阵列的顶极板电压将减少0.25Vref，记做Vdiff，3；

情况二：若D₂＝1且D₁＝0，或者D₂＝0且D₁＝1，则ADC₀或ADC₁上电容阵列中电容C₁的底极板和下电容阵列中电容C₁的底极板合并连接到一起，同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板和ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要合并连接到一起；

情况三：若D₂＝0且D₁＝0，则ADC₀或ADC₁上电容阵列中电容C₁的底极板连接到Vref，下电容阵列中电容C₁的底极板连接到Gnd；同时预测ADC₀或ADC₁子上电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要连接Vref，ADC₀或ADC₁子下电容阵列中最高位电容C′_N-5，N-4、C′_N-6，N-5...C′_2，3、C′_1，2的底极板将要连接Gnd，这样ADC₀或ADC₁上下电容阵列的顶极板电压将增加0.25Vref，记做Vdiff，3。

3.根据权利要求1所述应用于低电压SAR ADC的电容阵列开关方法，其特征在于：所述步骤B4根据数字码D_K、D₁预测上下高位浮置电容C_N-4，N-4、C_N-5，N-5...C_K，K、C_K-1，K-1拆分的子电容阵列中的第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要进行的连接，并对上下电容C_K-1，K-1的子电容阵列C′_K-2，K-1，C′_K-3，K-1，...C′_1，K-1，C′_d，K-1的底极板同时进行对应的连接操作，具体为：

(1)预测阶段

情况一：若D_K＝1且D₁＝1，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要连接Gnd，ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要连接Vref；

情况二：若D_K＝1且D₁＝0，或者D_K＝0且D₁＝1，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板和ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要合并连接到一起；

情况三：若D_K＝0且D₁＝0，预测ADC₀或ADC₁子上电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要连接Vref，ADC₀或ADC₁子下电容阵列中第K-1高位电容C′_N-K-3，N-4、C′_N-K-4，N-5...C′_1，K、C′_d，K-1的底极板将要连接Gnd；

(2)电容连接操作阶段

结合步骤B3和步骤B4执行的结果，对上下高位浮置电容C_K-1，K-1的子电容阵列C′_K-2，K-1，C′_K-3，K-1...C′_1，K-1，C′_d，K-1的底极板同时进行对应的连接操作。

4.根据权利要求1所述应用于低电压SAR ADC的电容阵列开关方法，其特征在于：所述步骤B5根据数字码D_N-2操作dummy电容C_d，得出LSB位比较结果D_N-1，具体为：