CN108880553B - 低功耗自适应交替的逐次逼近型模数转换器及控制方法 - Google Patents

低功耗自适应交替的逐次逼近型模数转换器及控制方法 Download PDF

Info

Publication number
CN108880553B
CN108880553B CN201810731411.6A CN201810731411A CN108880553B CN 108880553 B CN108880553 B CN 108880553B CN 201810731411 A CN201810731411 A CN 201810731411A CN 108880553 B CN108880553 B CN 108880553B
Authority
CN
China
Prior art keywords
ref
capacitor array
voltage
capacitor
inn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810731411.6A
Other languages
English (en)
Other versions
CN108880553A (zh
Inventor
王浩
谢文明
陈知新
蔡思静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian University of Technology
Original Assignee
Fujian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian University of Technology filed Critical Fujian University of Technology
Priority to CN201810731411.6A priority Critical patent/CN108880553B/zh
Publication of CN108880553A publication Critical patent/CN108880553A/zh
Application granted granted Critical
Publication of CN108880553B publication Critical patent/CN108880553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种低功耗自适应交替的逐次逼近型模数转换器，包括比较器、电容阵列以及控制逻辑电路；比较器的正输入端与正向电容阵列相连接，比较器的负输入端与反向电容阵列相连接；比较器的输出端与控制逻辑电路相连接；正向电容阵列的上极板与正输入电压相连接，下极板通过一正向选择开关阵列分别连接参考电压和接地；反向电容阵列的上极板与负输入电压相连接，下极板通过一反向选择开关阵列分别连接参考电压和接地；正向选择开关阵列和反向选择开关阵列均与控制逻辑电路相连接。本发明还提供一种对应的控制方法。本发明优点：可实现降低数字逻辑电路的设计难度和降低整体功耗。

Description

低功耗自适应交替的逐次逼近型模数转换器及控制方法
技术领域
本发明涉及一种模数转换器，特别涉及一种低功耗自适应交替的逐次逼近型模数转换器及控制方法。
背景技术
生物医学电信号、传感器检测信号等模拟信号往往在很长一段时间内幅度波动都较小。在对模拟信号进行转换时，传统逐次逼近型模数转换器都是采用二分法来进行试测，即先预测出输入信号所在的区间，然后再不断缩小区间范围，最终得到数字码。而这种做法的缺点是：即使大部分时间输入信号的幅值很小，但每次转换都依然要从最大区间开始进行预测，再逐渐缩小所在区间的范围，这必然会产生大量不必要的开关切换功耗、比较功耗以及数字控制部分的功耗。针对以上问题，现有技术中提出了采用窗口函数来解决这个问题，并且能够避免不必要的开关切换能耗。但是，窗口函数需要额外的辅助比较器和参考电压来确定输入信号范围，这使得需要模拟电路模块，会导致功耗和设计难度大幅度增加，同时这种开关算法会涉及冗余开关步骤，这也会增加整体功耗。
现有技术中也提出了先进行最小区间预测，再不断增加区间范围，直至得到正确的区间范围；接下来再进行更高精度的量化，得到最终数字码。对于大部分时间幅值接近于零的输入信号，这种开关算法虽然能够大幅度降低量化的次数；但是采样信号中会夹杂着很多噪声，并且输入信号很少会在大部分时间幅值接近于零，这会大幅度增加量化的次数，其整体功耗也会大幅度增加。
同时，现有技术中还提出了先采样前后2个采样值的差值进行量化，然后采用窗口函数，最后对前一个采样点的数字码和差值数字码进行叠加得到最终的数字码。但是，这种算法存在如下缺陷：1、需要使用更多的寄存器来存储上次得到的数字码，这会增加面积和功耗；2、增加了判断这一量化步骤，等于增加了功耗；3、必须要求前后2个采样点的幅值变化很小，反之功耗会增加。
发明内容
本发明要解决的技术问题之一，在于提供一种低功耗自适应交替的逐次逼近型模数转换器，通过该模数转换器可实现降低数字逻辑电路的设计难度和降低整体功耗。
本发明是这样实现技术问题之一的：低功耗自适应交替的逐次逼近型模数转换器，所述逐次逼近型模数转换器包括一比较器、一电容阵列以及一控制逻辑电路；所述电容阵列包括一正向电容阵列以及一与所述正向电容阵列完全相同的反向电容阵列；
所述比较器的正输入端与所述正向电容阵列相连接，所述比较器的负输入端与所述反向电容阵列相连接；所述比较器的输出端与所述控制逻辑电路相连接；
所述正向电容阵列的上极板通过一正极采样开关与正输入电压VINP相连接，下极板通过一正向选择开关阵列分别连接参考电压VREF和接地gnd；所述反向电容阵列的上极板通过一负极采样开关与负输入电压VINN相连接，下极板通过一反向选择开关阵列分别连接参考电压VREF和接地gnd；所述正向选择开关阵列和反向选择开关阵列均与所述控制逻辑电路相连接。
进一步地，对于N位精度模数转换器，所述电容阵列包含有(2N-1+6)个单位电容，其中，N为正整数，且N≥4。
进一步地，在所述正向电容阵列和反向电容阵列中，MSB电容均进行等额拆分；其余电容均由二进制权重电容阵列构成，其中，参考电容均由C-2C结构实现。
本发明要解决的技术问题之二，在于提供一种低功耗自适应交替的逐次逼近型模数转换器控制方法，通过该控制方法可实现降低数字逻辑电路的设计难度和降低整体功耗。
本发明是这样实现技术问题之二的：低功耗自适应交替的逐次逼近型模数转换器控制方法，所述控制方法需使用上述的逐次逼近型模数转换器，所述控制方法分为采样阶段和比较阶段；
在所述采样阶段：将正输入电压VINP通过正极采样开关的导通连接到正向电容阵列的上极板；通过正向选择开关阵列来控制正向电容阵列中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过正向选择开关阵列来控制正向电容阵列中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
将负输入电压VINN通过负极采样开关的导通连接到反向电容阵列的上极板；通过反向选择开关阵列来控制反向电容阵列中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过反向选择开关阵列来控制反向电容阵列中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
在所述比较阶段：将正极采样开关和负极采样开关断开，并对比较器的正输入端电压和负输入端电压进行比较，从而得到数字码。
进一步地，所述“对比较器的正输入端电压和负输入端电压进行比较，从而得到数字码”具体包括：
步骤S1、对比较器的正输入端电压与负输入端电压进行第一次比较，且如果VINP>VINN，则将反向电容阵列的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器负输入端电压增加VREF/4，正向电容阵列的下极板电压保持不变；如果VINP≤VINN，则将正向电容阵列的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器正输入端电压增加VREF/4，反向电容阵列的下极板电压保持不变；
步骤S2、对比较器的正输入端电压与负输入端电压进行第二次比较，且如果VINP>(VINN+VREF/4)，则将正向电容阵列的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器正输入端电压减少VREF/4，反向电容阵列的下极板电压保持不变；如果VINN<VINP≤(VINN+VREF/4)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-VREF/4)<VINP≤VINN，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINP≤(VINN-VREF/4)，则将反向电容阵列的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器负输入端电压减少VREF/4，正向电容阵列的下极板电压保持不变；
步骤S3、对比较器的正输入端电压与负输入端电压进行第三次比较，且如果VINP>(VINN+(1/2)VREF)，则将反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压增加VREF/4，正向电容阵列的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINP≤(VINN-(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接地gnd切换到连接参考电压VREF，将比较器正输入端电压增加VREF/4，反向电容阵列的下极板电压保持不变；
步骤S4、对比较器的正输入端电压与负输入端电压进行第四次比较，且如果VINP>(VINN+(3/4)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN+(1/2)VREF)<VINP≤(VINN+(3/4)VREF)，则反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN-(3/4)VREF)<VINP≤(VINN-(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果VINP≤(VINN-(3/4)VREF)，则将反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；
步骤S5、对比较器的正输入端电压与负输入端电压进行第五次比较，第五次比较的开关切换过程与第四次比较的开关切换过程相似，不同之处在于：第四次开关切换中比较器的输入端电压中较高一端的电压为减少，第五次开关切换中比较器的输入端电压中较低一端的电压为增加；
同理，根据N位精度模数转换器中N取值的不同，如果还需要进行后续的比较，则继续对比较器的正输入端电压与负输入端电压进行比较，后续比较的开关切换过程均与第四次比较的开关切换过程相似，不同之处在于：在前后两次比较的开关切换过程中，比较器的输入端电压均为增加和减少交替进行；直到获得最低有效位LSB后，才停止比较。
本发明具有如下优点：1、通过等额拆分MSB电容来实现窗口函数，不需要额外的辅助比较器、寄存器、加法器以及相对应的控制电路，可降低数字逻辑电路的设计难度和降低整体功耗；通过预置参考电压序列来实现向上切换和向下切换交替进行，避免了因比较器输入信号的电压差值较小而导致增加或减少的电压值很大，进而导致冗余量化步骤的产生；同时，只需要2个参考电压，这进一步地降低了数字逻辑电路的设计难度和整体功耗。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明低功耗自适应交替的逐次逼近型模数转换器的原理框图。
图2为本发明具体实施例中4位逐次逼近型模数转换器的结构图。
图3为本发明具体实施例中4位逐次逼近型模数转换器的采样工作原理图。
图4为本发明具体实施例中4位逐次逼近型模数转换器的开关切换工作原理图之一(B1B2＝11)。
图5为本发明具体实施例中4位逐次逼近型模数转换器的开关切换工作原理图之二(B1B2＝10)。
图6为本发明具体实施例中4位逐次逼近型模数转换器的开关切换工作原理图之三(B1B2＝01)。
图7为本发明具体实施例中4位逐次逼近型模数转换器的开关切换工作原理图之四(B1B2＝00)。
图8为本发明具体实施例中10位逐次逼近型模数转换器转换过程中开关功耗随输出码变化的MATLAB仿真结果图。
具体实施方式
请参照图1和图2所示，本发明低功耗自适应交替的逐次逼近型模数转换器100，所述模数转换器100包括一比较器1、一电容阵列2以及一控制逻辑电路4；所述电容阵列2包括一正向电容阵列21以及一与所述正向电容阵列21完全相同的反向电容阵列22；
所述比较器1的正输入端与所述正向电容阵列21相连接，所述比较器1的负输入端与所述反向电容阵列22相连接；所述比较器1的输出端与所述控制逻辑电路4相连接；
所述正向电容阵列21的上极板通过一正极采样开关SP与正输入电压VINP相连接，下极板通过一正向选择开关阵列31分别连接参考电压VREF和接地gnd，即在正向电容阵列21中的每一个电容的下极板均通过一个正向选择开关(未图示)分别连接参考电压VREF和地gnd；所述反向电容阵列22的上极板通过一负极采样开关SN与负输入电压VINN相连接，下极板通过一反向选择开关阵列32分别连接参考电压VREF和接地gnd，即在反向电容阵列32中的每一个电容的下极板均通过一个反向选择开关(未图示)分别连接参考电压VREF和地gnd；所述正向选择开关阵列31和反向选择开关阵列32均与所述控制逻辑电路4相连接。
对于N位精度模数转换器100，所述电容阵列2包含有(2N-1+6)个单位电容，其中，N为正整数，且N≥4，例如，当N＝4时，则电容阵列包含有(24-1+6)＝14个单位电容。在具体实施时，N的取值一般在4≤N≤10之间。
在所述正向电容阵列21和反向电容阵列22中，MSB电容均进行等额拆分，即将正向电容阵列21中的MSB电容(最大的电容)进行等额拆分，将反向电容阵列22中的MSB电容(最大的电容)也进行等额拆分；MSB是Most SignificantBit的缩写，它指最高有效位。其余电容均由二进制权重电容阵列构成，其中，参考电容(dummy)均由C-2C结构实现(如图2所示)。
请参照图3至图7所示，本发明低功耗自适应交替的逐次逼近型模数转换器控制方法，所述控制方法需使用上述的逐次逼近型模数转换器100，所述控制方法分为采样阶段和比较阶段；
在所述采样阶段：将正输入电压VINP通过正极采样开关SP的导通连接到正向电容阵列21的上极板；通过正向选择开关阵列31来控制正向电容阵列21中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过正向选择开关阵列31来控制正向电容阵列21中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
将负输入电压VINN通过负极采样开关SN的导通连接到反向电容阵列22的上极板；通过反向选择开关阵列32来控制反向电容阵列22中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过反向选择开关阵列32来控制反向电容阵列22中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
在所述比较阶段：将正极采样开关SP和负极采样开关SN断开，并对比较器1的正输入端电压和负输入端电压进行比较，从而得到数字码。
所述“对比较器1的正输入端电压和负输入端电压进行比较，从而得到数字码”具体包括：
步骤S1、对比较器1的正输入端电压与负输入端电压进行第一次比较，且如果VINP>VINN，则将反向电容阵列22的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器1负输入端电压增加VREF/4，正向电容阵列21的下极板电压保持不变；如果VINP≤VINN，则将正向电容阵列21的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器1正输入端电压增加VREF/4，反向电容阵列22的下极板电压保持不变；
步骤S2、对比较器1的正输入端电压与负输入端电压进行第二次比较，且如果VINP>(VINN+VREF/4)，则将正向电容阵列21的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器1正输入端电压减少VREF/4，反向电容阵列22的下极板电压保持不变；如果VINN<VINP≤(VINN+VREF/4)，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果(VINN-VREF/4)<VINP≤VINN，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果VINP≤(VINN-VREF/4)，则将反向电容阵列22的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器1负输入端电压减少VREF/4，正向电容阵列21的下极板电压保持不变；
步骤S3、对比较器1的正输入端电压与负输入端电压进行第三次比较，且如果VINP>(VINN+(1/2)VREF)，则将反向电容阵列22中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1负输入端电压增加VREF/4，正向电容阵列21的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则正向电容阵列21和反向电容阵列22的下极板电压均保持不变；如果VINP≤(VINN-(1/2)VREF)，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接地gnd切换到连接参考电压VREF，将比较器1正输入端电压增加VREF/4，反向电容阵列22的下极板电压保持不变；
步骤S4、对比较器1的正输入端电压与负输入端电压进行第四次比较，且如果VINP>(VINN+(3/4)VREF)，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1正输入端电压减少VREF/8，反向电容阵列22的下极板电压保持不变；如果(VINN+(1/2)VREF)<VINP≤(VINN+(3/4)VREF)，则反向电容阵列22中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1负输入端电压减少VREF/8，正向电容阵列21的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1正输入端电压减少VREF/8，反向电容阵列22的下极板电压保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则反向电容阵列22中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1负输入端电压减少VREF/8，正向电容阵列21的下极板电压保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1正输入端电压减少VREF/8，反向电容阵列22的下极板电压保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1正输入端电压减少VREF/8，反向电容阵列22的下极板电压保持不变；如果(VINN-(3/4)VREF)<VINP≤(VINN-(1/2)VREF)，则将正向电容阵列21中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1正输入端电压减少VREF/8，反向电容阵列22的下极板电压保持不变；如果VINP≤(VINN-(3/4)VREF)，则将反向电容阵列22中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器1负输入端电压减少VREF/8，正向电容阵列21的下极板电压保持不变；
步骤S5、对比较器1的正输入端电压与负输入端电压进行第五次比较，第五次比较的开关切换过程与第四次比较的开关切换过程相似，不同之处在于：第四次开关切换中比较器1的输入端电压中较高一端的电压为减少，第五次开关切换中比较器1的输入端电压中较低一端的电压为增加；即在第四次开关切换中比较器1的输入端电压中较高一端的电压为减少VREF/8，那么，在第五次开关切换中比较器1的输入端电压中较低一端的电压为增加VREF/16；
同理，根据N位精度模数转换器100中N取值的不同，如果还需要进行后续的比较，则继续对比较器1的正输入端电压与负输入端电压进行比较，后续比较的开关切换过程均与第四次比较的开关切换过程相似，不同之处在于：在前后两次比较的开关切换过程中，比较器1的输入端电压均为增加和减少交替进行，例如，在第五次开关切换中比较器1的输入端电压中较低一端的电压为增加VREF/16，那么，在第六次开关切换中比较器1的输入端电压中较高一端的电压为减少VREF/32，在第七次开关切换中比较器1的输入端电压中较低一端的电压为增加VREF/64；直到获得最低有效位LSB后(LSB:Least SignificantBit的缩写，指最低有效位)，才停止比较。
请重点参照图2至图7所示，下面以4位逐次逼近型模数转换器为例来对本发明做进一步说明：
如图2所示，在该4位逐次逼近型模数转换器，包括比较器、控制逻辑电路、电容阵列以及选择开关阵列；电容阵列包括两部分：一是与比较器正输入端相连接的正向电容阵列，MSB电容进行等额拆分，其余电容由二进制权重电容阵列构成，其中dummy电容由C-2C结构电容实现；二是与比较器负输入端相连接的反向电容阵列，其与正向电容阵列完全一致。正向电容阵列中的每一个电容的下极板均通过一个正向选择开关分别连接参考电压VREF和地gnd，上极板均通过一正极采样开关SP与正输入电压VINP相连接；反向电容阵列中的每一个电容的下极板均通过一个反向选择开关分别连接参考电压VREF和地gnd，上极板均通过一负极采样开关SN与负输入电压VINN相连接。当N＝4时，，最大电容为C，其中，正向电容阵列中的MSB电容和反向电容阵列中的MSB电容均等额拆分为两个C，参考电容由两个C并联再与一个2C串联组成。
该4位逐次逼近型模数转换器的控制方法分为采样阶段和比较阶段；
所述采样阶段：
如图3所示，采样开关SP、SN导通，输入信号VINP、VINN分别采样到正向电容阵列和反向电容阵列的上级板，与此同时正向电容阵列中的等额拆分MSB电容中的一个电容的下极板连接到gnd，另外一个电容的下极板连接到VREF，单位电容下极板连接到gnd，参考电容下极板连接到VREF；反向电容阵列中电容下极板的连接方式与正向电容阵列中电容下极板的连接方式相同。
所述比较阶段：
在采样结束后，将采样开关SP、SN断开，在电容上极板断开与输入信号的连接时，该过程消耗的开关能量为0。在本具体实施例中，使用B1、B2…Bn+1来表示每一次比较器比较后得到的结果，使用D1、D2…Dn来表示最终的二进制数字码。
如图4所示，当VINP-VINN大于VREF/4时，即B1B2＝11；正向电容阵列中等额拆分MSB电容中下极板连接到VREF的电容的下极板发生变化，从VREF切换到gnd，比较器的正输入端电压减少VREF/4，反向电容阵列的下极板电压保持不变；如果B1B2B3＝111(D1D2＝11)，则VINP-VINN大于VREF/2，反向电容阵列中单位电容的下极板从gnd切换到VREF，比较器的负输入端电压增加VREF/4，正向电容阵列的下极板电压保持不变；如果B1B2B3＝110(D1D2＝10)，则VINP-VINN大于VREF/4且小于等于VREF/2，正向电容阵列和反向电容阵列的下极板电压均保持不变；如果B1B2B3B4＝1111(D1D2D3＝111)，则VINP-VINN大于(3/4)VREF，反向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的负输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果B1B2B3B4＝1110(D1D2D3＝110)，则VINP-VINN大于(1/2)VREF且小于等于(3/4)VREF，反向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果B1B2B3B4＝1100(D1D2D3＝101)，则VINP-VINN大于(1/4)VREF且小于等于(1/2)VREF，正向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；同理，经过第五次比较可得到B5(D4)。
如图5所示，当VINP-VINN大于0且小于等于VREF/4时，即B1B2＝10；正向电容阵列和反向电容阵列的下极板电压在第三个位转换周期均保持不变；B3和B2相同，所以得到B1B2B3＝100(D1D2＝10)，正向电容阵列和反向电容阵列的下极板电压在第四个位转换周期均保持不变；B4和B3、B2相同，所以得到B1B2B3B4＝1000(D1D2D3＝100)，反向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；同理，经过第五次比较可得到B5(D4)；
如图6所示，当VINP-VINN大于-VREF/4且小于等于0时，即B1B2＝01；正向电容阵列和反向电容阵列的下极板电压在第三个位转换周期均保持不变；B3和B2相同，所以得到B1B2B3＝011(D1D2＝01)，正向电容阵列和反向电容阵列的下极板电压在第四个位转换周期均保持不变；B4和B3、B2相同，所以得到B1B2B3B4＝0111(D1D2D3＝011)，正向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；同理，经过第五次比较可得到B5(D4)；
如图7所示，当VINP-VINN小于等于-VREF/4时，即B1B2＝00；反向电容阵列中等额拆分MSB电容中下极板连接到VREF的电容的下极板发生变化，从VREF切换到gnd，比较器的负输入端电压减少VREF/4，反向电容阵列的下极板电压保持不变；如果B1B2B3＝000(D1D2＝00)，则VINP-VINN小于等于-VREF/2，正向电容阵列中单位电容的下极板从gnd切换到VREF，比较器的正输入端电压增加VREF/4，反向电容阵列的下极板电压保持不变；如果B1B2B3＝001(D1D2＝01)，则VINP-VINN小于等于-VREF/4且大于-VREF/2，正向电容阵列和反向电容阵列的下极板电压保持不变；如果B1B2B3B4＝0000(D1D2D3＝000)，则VINP-VINN小于等于(-3/4)VREF，反向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果B1B2B3B4＝0001(D1D2D3＝001)，则VINP-VINN小于等于(-1/2)VREF且大于(-3/4)VREF，正向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果B1B2B3B4＝0011(D1D2D3＝010)，则VINP-VINN小于等于(-1/4)VREF且大于(-1/2)VREF，正向电容阵列中单位电容的下极板从VREF切换到VREF/2，具体是通过将附图1中的C-2C结构电容中的一个单位电容C的下极板从VREF切换到gnd来实现，比较器的正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；同理，经过第五次比较可得到B5(D4)。
如图8所示，以10位逐次逼近型模数转换器为例，该图7是在转换过程中开关能耗随数字输出码变化的MATLAB仿真结果图；由MATLAB仿真结果图可以看出，本发明所提出的低功耗自适应交替开关算法的平均能耗为55.27CVREF 2，与传统结构相比，节省了95.95％，具备很好的经济效益。
综上所述，本发明具有如下优点：1、通过等额拆分MSB电容来实现窗口函数，不需要额外的辅助比较器、寄存器、加法器以及相对应的控制电路，可降低数字逻辑电路的设计难度和降低整体功耗；通过预置参考电压序列来实现向上切换和向下切换交替进行，避免了因比较器输入信号的电压差值较小而导致增加或减少的电压值很大，进而导致冗余量化步骤的产生；同时，只需要2个参考电压，这进一步地降低了数字逻辑电路的设计难度和整体功耗。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (1)

1.一种低功耗自适应交替的逐次逼近型模数转换器控制方法，其特征在于：所述控制方法需使用如下的逐次逼近型模数转换器，包括一比较器、一电容阵列以及一控制逻辑电路；所述电容阵列包括一正向电容阵列以及一与所述正向电容阵列完全相同的反向电容阵列；
所述比较器的正输入端与所述正向电容阵列相连接，所述比较器的负输入端与所述反向电容阵列相连接；所述比较器的输出端与所述控制逻辑电路相连接；
所述正向电容阵列的上极板通过一正极采样开关与正输入电压VINP相连接，下极板通过一正向选择开关阵列分别连接参考电压VREF和接地gnd；所述反向电容阵列的上极板通过一负极采样开关与负输入电压VINN相连接，下极板通过一反向选择开关阵列分别连接参考电压VREF和接地gnd；所述正向选择开关阵列和反向选择开关阵列均与所述控制逻辑电路相连接；
对于N位精度模数转换器，所述电容阵列包含有(2N-1+6)个单位电容，其中，N为正整数，且N≥4；
在所述正向电容阵列和反向电容阵列中，MSB电容均进行等额拆分；其余电容均由二进制权重电容阵列构成，其中，参考电容均由C-2C结构实现；
所述控制方法分为采样阶段和比较阶段；
在所述采样阶段：将正输入电压VINP通过正极采样开关的导通连接到正向电容阵列的上极板；通过正向选择开关阵列来控制正向电容阵列中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过正向选择开关阵列来控制正向电容阵列中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
将负输入电压VINN通过负极采样开关的导通连接到反向电容阵列的上极板；通过反向选择开关阵列来控制反向电容阵列中等额拆分MSB电容中一个电容的下极板连接到参考电压VREF，另一个电容的下极板连接到地gnd；通过反向选择开关阵列来控制反向电容阵列中其余二进制权重的电容交替连接参考电压VREF和接地gnd；
在所述比较阶段：将正极采样开关和负极采样开关断开，并对比较器的正输入端电压和负输入端电压进行比较，从而得到数字码；
所述“对比较器的正输入端电压和负输入端电压进行比较，从而得到数字码”具体包括：
步骤S1、对比较器的正输入端电压与负输入端电压进行第一次比较，且如果VINP>VINN，则将反向电容阵列的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器负输入端电压增加VREF/4，正向电容阵列的下极板电压保持不变；如果VINP≤VINN，则将正向电容阵列的等额拆分MSB电容中下极板连接地gnd的电容切换到连接参考电压VREF，将比较器正输入端电压增加VREF/4，反向电容阵列的下极板电压保持不变；
步骤S2、对比较器的正输入端电压与负输入端电压进行第二次比较，且如果VINP>(VINN+VREF/4)，则将正向电容阵列的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器正输入端电压减少VREF/4，反向电容阵列的下极板电压保持不变；如果VINN<VINP≤(VINN+VREF/4)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-VREF/4)<VINP≤VINN，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINP≤(VINN-VREF/4)，则将反向电容阵列的等额拆分MSB电容中下极板连接参考电压VREF的电容切换到连接地gnd，将比较器负输入端电压减少VREF/4，正向电容阵列的下极板电压保持不变；
步骤S3、对比较器的正输入端电压与负输入端电压进行第三次比较，且如果VINP>(VINN+(1/2)VREF)，则将反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压增加VREF/4，正向电容阵列的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则正向电容阵列和反向电容阵列的下极板电压均保持不变；如果VINP≤(VINN-(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接地gnd切换到连接参考电压VREF，将比较器正输入端电压增加VREF/4，反向电容阵列的下极板电压保持不变；
步骤S4、对比较器的正输入端电压与负输入端电压进行第四次比较，且如果VINP>(VINN+(3/4)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN+(1/2)VREF)<VINP≤(VINN+(3/4)VREF)，则反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果(VINN+(1/4)VREF)<VINP≤(VINN+(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果VINN<VINP≤(VINN+(1/4)VREF)，则反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；如果(VINN-(1/4)VREF)<VINP≤VINN，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN-(1/2)VREF)<VINP≤(VINN-(1/4)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果(VINN-(3/4)VREF)<VINP≤(VINN-(1/2)VREF)，则将正向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器正输入端电压减少VREF/8，反向电容阵列的下极板电压保持不变；如果VINP≤(VINN-(3/4)VREF)，则将反向电容阵列中二进制权重电容阵列的对应电容的下极板从连接参考电压VREF切换到连接地gnd，将比较器负输入端电压减少VREF/8，正向电容阵列的下极板电压保持不变；
步骤S5、对比较器的正输入端电压与负输入端电压进行第五次比较，第五次比较的开关切换过程与第四次比较的开关切换过程相似，不同之处在于：第四次开关切换中比较器的输入端电压中较高一端的电压为减少，第五次开关切换中比较器的输入端电压中较低一端的电压为增加；
同理，根据N位精度模数转换器中N取值的不同，如果还需要进行后续的比较，则继续对比较器的正输入端电压与负输入端电压进行比较，后续比较的开关切换过程均与第四次比较的开关切换过程相似，不同之处在于：在前后两次比较的开关切换过程中，比较器的输入端电压均为增加和减少交替进行；直到获得最低有效位LSB后，才停止比较。
CN201810731411.6A 2018-07-05 2018-07-05 低功耗自适应交替的逐次逼近型模数转换器及控制方法 Active CN108880553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810731411.6A CN108880553B (zh) 2018-07-05 2018-07-05 低功耗自适应交替的逐次逼近型模数转换器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810731411.6A CN108880553B (zh) 2018-07-05 2018-07-05 低功耗自适应交替的逐次逼近型模数转换器及控制方法

Publications (2)

Publication Number Publication Date
CN108880553A CN108880553A (zh) 2018-11-23
CN108880553B true CN108880553B (zh) 2021-12-10

Family

ID=64299246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810731411.6A Active CN108880553B (zh) 2018-07-05 2018-07-05 低功耗自适应交替的逐次逼近型模数转换器及控制方法

Country Status (1)

Country Link
CN (1) CN108880553B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347480B (zh) * 2018-12-14 2024-04-05 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN109660259B (zh) * 2018-12-14 2022-09-13 福建工程学院 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN109802680B (zh) * 2018-12-18 2023-06-09 北京大学（天津滨海）新一代信息技术研究院 一种基于分数基准的电容阵列及模数转换器
CN110086471A (zh) * 2019-05-05 2019-08-02 西安电子科技大学 一种一步三位逐次逼近型模数转换器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器
CN103688468A (zh) * 2011-05-04 2014-03-26 德克萨斯仪器股份有限公司 零功率采样sar adc电路和方法
CN104410419A (zh) * 2014-12-08 2015-03-11 中国科学院微电子研究所 带有数字可编程选通窗的模数转换器
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
EP3059867A1 (en) * 2015-02-19 2016-08-24 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN108111171A (zh) * 2017-12-19 2018-06-01 中山大学花都产业科技研究院 适用于差分结构逐次逼近型模数转换器单调式开关方法
EP3340472A4 (en) * 2016-10-25 2018-07-04 Shenzhen Goodix Technology Co., Ltd. Dac capacitor array and analog-to-digital converter, method for reducing power consumption of analog-to-digital converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006075A (zh) * 2010-12-23 2011-04-06 复旦大学 一种能量节省型电容阵列的逐次逼近型模数转换器
CN103688468A (zh) * 2011-05-04 2014-03-26 德克萨斯仪器股份有限公司 零功率采样sar adc电路和方法
CN104410419A (zh) * 2014-12-08 2015-03-11 中国科学院微电子研究所 带有数字可编程选通窗的模数转换器
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
EP3059867A1 (en) * 2015-02-19 2016-08-24 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc
EP3340472A4 (en) * 2016-10-25 2018-07-04 Shenzhen Goodix Technology Co., Ltd. Dac capacitor array and analog-to-digital converter, method for reducing power consumption of analog-to-digital converter
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN108111171A (zh) * 2017-12-19 2018-06-01 中山大学花都产业科技研究院 适用于差分结构逐次逼近型模数转换器单调式开关方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure;Chun-Cheng Liu等;《IEEE Journal of Solid-State Circuits》;20100322;731-740 *
低功耗高精度逐次逼近型模数转换器的设计;袁小龙等;《浙江大学学报(工学版)》;20061230;2153-2157 *
应用于中高速SAR ADC的低功耗少开关开关方法;王浩等;《福建工程学院学报》;20161225;正文第1-4页，图1-4 *

Also Published As

Publication number Publication date
CN108880553A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
US8547270B1 (en) Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN110504965B (zh) 一种新型结构的两步式单斜模数转换器
CN105391451A (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN110661530B (zh) 一种模数转换器及其基于码字重组的量化方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
KR101975002B1 (ko) 축차근사형 아날로그 디지털 변환 장치 및 방법
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN111510146B (zh) 一种基于码字重组的模数转换器量化方法
CN110266312B (zh) 一种应用于sar adc的dac开关方法
CN110995269A (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant