CN110071723A - 一种用于逐次逼近型模数转换器的伪共模开关方法 - Google Patents

一种用于逐次逼近型模数转换器的伪共模开关方法 Download PDF

Info

Publication number
CN110071723A
CN110071723A CN201910353533.0A CN201910353533A CN110071723A CN 110071723 A CN110071723 A CN 110071723A CN 201910353533 A CN201910353533 A CN 201910353533A CN 110071723 A CN110071723 A CN 110071723A
Authority
CN
China
Prior art keywords
weighted
capacitance
comparator
switch
positive terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910353533.0A
Other languages
English (en)
Inventor
李泽宏
胡任任
杨耀杰
洪至超
仪梦帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910353533.0A priority Critical patent/CN110071723A/zh
Publication of CN110071723A publication Critical patent/CN110071723A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种用于逐次逼近型模数转换器的伪共模开关方法，属于电子电路技术领域。本发明将逐次逼近型模数转换器的加权电容阵列中每一位加权电容拆分为两个并联且电容值为原加权电容二分之一的拆分加权电容，通过第j次比较的比较结果控制第N‑j位加权电容对应的拆分加权电容下极板连接地电平或参考电平，不需要接共模电平。在整个转换周期中，每一次比较，比较器的正相输入端信号和反相输入端信号向相反的方向变化等值的电压，维持了整个转换周期的共模电平稳定，本发明提出的方法既保留了共模电平VCM‑based开关方案中比较器共模电平不变化的特点，同时又不需要引入额外的共模电平，节省了电路面积和功耗。

Description

一种用于逐次逼近型模数转换器的伪共模开关方法
技术领域
本发明属于电子电路技术领域，具体的说是涉及一种用于逐次逼近型模数转换器的伪共模开关方法。
背景技术
模数转换器(ADC)是各类电子终端设备的核心模块之一，实现了模拟信号向数字信号的转换。在各种结构的模数转换器中，逐次逼近型模数转换器(SAR ADC)因其结构简单、模拟模块少，非常适合低功耗应用。电容阵列型SAR ADC依据电荷重分配原理实现逐次逼近算法，在电荷重分配的过程中，电容将产生能耗。为了降低SAR ADC的功耗，设计一种高能效的电容阵列开关方案就显得尤为重要。目前常用的开关方案中，单调结构开关方案在一个完整的比较周期内，比较器的共模电平会发生变化，因此需要高共模抑制比的比较器，极大提高电路的设计难度；共模电平VCM-based(基于共模电平)开关方案虽然使比较器共模电平保持了稳定，但是需要引入额外的共模电平以及控制逻辑结构，增加了电路的面积和功耗。
发明内容
针对上述传统单调结构开关方案中共模电平改变和共模电平VCM-based开关方案中需要引入额外的共模电平以及控制逻辑结构等不足之处，本发明提出了一种用于逐次逼近型模数转换器的开关方法，保留了共模电平VCM-based开关方案中比较器共模电平不变化的特点，并且不需要引入额外的参考共模电平，节省了电路面积和功耗。
本发明所采用的技术方案为：
一种用于逐次逼近型模数转换器的伪共模开关方法，
所述逐次逼近型模数转换器包括正相端输入信号开关、反相端输入信号开关、加权电容阵列、比较器和逐次逼近逻辑控制模块，正相输入电压通过所述正相端输入信号开关连接比较器的正相输入端，反相输入电压通过所述反相端输入信号开关连接比较器的反相输入端；
所述加权电容阵列包括正相加权电容阵列和反相加权电容阵列，所述正相加权电容阵列包括正相端冗余电容和N-1位正相端加权电容，所述反相加权电容阵列包括反相端冗余电容和N-1位反相端加权电容，第N-i位正相端加权电容和第N-i位反相端加权电容的电容值为2N-1-iC，其中i∈[1，N-1]，C为单位电容值，N为所述逐次逼近型模数转换器的转换精度；
将所述N-1位正相端加权电容和N-1位反相端加权电容中每一位加权电容都拆分为并联的两个电容值相等的拆分加权电容，其中第N-i位正相端加权电容和第N-i位反相端加权电容拆分后对应的拆分加权电容的电容值为2N-i-2C；
所述正相端冗余电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接参考电平；所述反相端冗余电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接参考电平；
所述正相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接参考电平或地电平；所述反相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接参考电平或地电平；
所述比较器的输出信号通过所述逐次逼近逻辑控制模块后产生控制信号用于控制所述加权电容阵列中的开关；
所述伪共模开关方法包括如下步骤：
步骤一、采样阶段
所述正相端冗余电容和反相端冗余电容的下极板连接参考电平；
每一位正相端加权电容和每一位反相端加权电容对应的两个拆分加权电容中，一个拆分加权电容的下极板连接参考电平，另一个拆分加权电容的下极板连接地电平；
正相输入电压通过所述正相端输入信号开关接入所述比较器的正相输入端，反相输入电压通过所述反相端输入信号开关接入所述比较器的反相输入端，所述逐次逼近型模数转换器进行采样；
采样完成后断开所述正相端输入信号开关和反相端输入信号开关；
步骤二、比较阶段
分别经过N次比较依次确定所述逐次逼近型模数转换器的最高位即第一位输出码至最低位即第N位输出码，其中进行第j次比较的具体方法如下，j∈[1，N-1]：
比较所述比较器的正相输入端信号和比较器的反相输入端信号，当所述比较器正相输入端信号大于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第j位输出码为1，并将第N-j位正相端加权电容对应的两个拆分加权电容的下极板均连接参考电平，第N-j位反相端加权电容对应的两个拆分加权电容的下极板均连接地电平；
当所述比较器正相输入端信号小于反相输入端信号时，所述逐次逼近型模数转换器的第j位输出码为0，并将第N-j位正相端加权电容对应的两个拆分加权电容的下极板均连接地电平，第N-j位反相端加权电容对应的两个拆分加权电容的下极板均连接参考电平；
进行第N次比较时，根据所述比较器的正相输入端信号和比较器的反相输入端信号得到所述逐次逼近型模数转换器的第N位输出码，当所述比较器正相输入端信号大于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第N位输出码为1，当所述比较器正相输入端信号小于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第N位输出码为0；
步骤三、经过N次比较得到所述逐次逼近型模数转换器的N位输出码，完成模数转换。
具体的，第1位正相端加权电容对应的拆分加权电容由两个容值为单位电容值C的单位电容串联组成。
本发明的有益效果为：本发明提出的伪共模开关方法保留了共模电平VCM-based开关方案中比较器共模电平不变化的特点，并且不需要引入额外的参考共模电平，节省了电路面积和功耗。
附图说明
图1是共模电平VCM-based开关方案中SAR ADC的电路结构图。
图2是本发明提出的一种用于逐次逼近型模数转换器的伪共模开关方法中加权电容阵列开关方案的改进原理图。
图3是应用本发明提出的一种用于逐次逼近型模数转换器的伪共模开关方法设计的四位SAR ADC的电路结构图。
图4是应用本发明提出的一种用于逐次逼近型模数转换器的伪共模开关方法设计的四位SAR ADC的采样转换电压波形图。
图5是使用本发明提出的一种用于逐次逼近型模数转换器的伪共模开关方法设计的三位SAR ADC的电容阵列DAC的转换过程图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
如图1所示是共模电平VCM-based开关方案的电路原理图，图2是本发明提出的加权电容阵列开关方案的改进方法，相对于图1中共模电平VCM-based开关方案的电容阵列，本发明将加权位电容都拆分为两个并联的容值为原电容容值二分之一的拆分加权电容，图1的开关方案中电容需要接共模电平VCM、地电平Gnd和参考电平Vref三个不同的电平，开关复杂度较高，需要冗余的电路结构及功耗。本发明提出的开关方法将加权位电容分裂后，分裂后的拆分加权电容只需接地电平Gnd和参考电平Vref两个不同的电平，简化了电路结构，并且保留了共模电平VCM-based开关方案转换周期内共模电平不变的特点。
以4位逐次逼近模数转换器SAR ADC为例说明本发明的开关方法适用的逐次逼近模数转换器，值得说明的是本发明的电容开关切换方法不局限使用在四位SAR ADC电路中，本发明的电容开关切换方法可以根据设计者需求进行使用，例如使用在8位、10位等其它位SAR ADC电路中。
如图3所示，逐次逼近型模数转换器包括正相端输入信号开关Sw1、反相端输入信号开关Sw2、加权电容阵列、比较器和逐次逼近逻辑控制模块(SAR LOGIC)，正相输入电压Vip通过正相端输入信号开关Sw1连接比较器的正相输入端，反相输入电压Vin通过反相端输入信号开关Sw2连接比较器的反相输入端。
加权电容阵列包括正相加权电容阵列和反相加权电容阵列，其中正相加权电容阵列包括正相端冗余电容Cp0和3位正相端加权电容，每一位正相端加权电容都拆分为两个电容值为原加权电容二分之一电容值的拆分加权电容，第一位正相端加权电容的两个拆分加权电容为C1pa和C1pb、第二位正相端加权电容的两个拆分加权电容为C2pa和C2pb、正相端第三位加权电容的两个拆分加权电容为C3pa和C3pb。反相加权电容阵列包括反相端冗余电容Cn0和3位反相端加权电容，第一位反相端加权电容的两个拆分加权电容为C1na和C1nb、第二位反相端加权电容的两个拆分加权电容为C2na和C2nb、第三位反相端加权电容的两个拆分加权电容为C3na和C3nb。反相端冗余电容Cn0和正相端冗余电容Cp0的电容值为单位电容C；第一位正相端加权电容的两个拆分加权电容C1pa、C1pb和第一位反相端加权电容的两个拆分加权电容C1na、C1nb的电容值为0.5C，0.5C容值的电容可以通过两个容值为C的单位电容串联得到；第二位正相端加权电容的两个拆分加权电容C2pa、C2pb和第二位反相端加权电容的两个拆分加权电容C2na、C2nb的电容容值为C；正相端第三位加权电容的两个拆分加权电容C3pa、C3pb和第三位反相端加权电容的两个拆分加权电容C3na、C3nb的电容容值为2C。拆分后的两个拆分加权电容C1pa和C1pb、C2pa和C2pb、C3pa和C3pb是原来对应第一位加权电容C1、第二位加权电容C2、第三位加权电容C3分裂后并联的两个等值电容，因此C1pa、C1pb构成的第一位正相端加权电容与C1na、C1nb构成的第一位反相端加权电容值都为C，C2pa、C2pb构成的第二位正相端加权电容与C2na、C2nb构成的第二位反相端加权电容值都为2C，C3pa、C3pb构成的第三位正相端加权电容与C3na、C3nb构成的第三位反相端加权电容值都为4C，共同构成二进制加权电容阵列。
正相端冗余电容Cp0上极板接比较器正相输入端，下极板接开关S7，开关S7控制正相端冗余电容Cp0下极板与参考电平Vref的通断。反相端冗余电容Cn0上极板接比较器反相输入端，下极板接开关S8，开关S8控制反相端冗余电容Cn0上极板与参考电平Vref的通断。
第一位正相端加权电容的两个拆分加权电容C1pa和C1pb上极板接比较器正相输入端，下极板分别接开关S5和S6，开关S5和S6为二选一开关，控制拆分加权电容C1pa和C1pb的下极板与参考电平Vref或地电平Gnd连通。第一位反相端加权电容的两个拆分加权电容C1na和C1nb上极板接比较器反相输入端，下极板分别接开关S10和S9，开关S10和S9为二选一开关，控制拆分加权电容C1na和C1nb的下极板与参考电平Vref或地电平Gnd连通。
第二位正相端加权电容的两个拆分加权电容C2pa和C2pb上极板接比较器正相输入端，下极板分别接开关S3和S4，开关S3和S4为二选一开关，控制拆分加权电容C2pa和C2pb的下极板与参考电平Vref或地电平Gnd连通。第二位反相端加权电容的两个拆分加权电容C2na和C2nb上极板接比较器反相输入端，下极板分别接开关S12和S11，开关S12和S11为二选一开关，控制拆分加权电容C2na和C2nb的下极板与参考电平Vref或地电平Gnd连通。
第三位正相端加权电容的两个拆分加权电容C3pa和C3pb上极板接比较器正相输入端，下极板分别接开关S1和S2，开关S1和S2为二选一开关，控制拆分加权电容C3pa和C3pb的下极板与参考电平Vref或地电平Gnd连通。第三位反相端加权电容的两个拆分加权电容C3na和C3nb上极板接比较器反相输入端，下极板分别接开关S14和S13，开关S14和S13为二选一开关，控制拆分加权电容C3na和C3nb的下极板与参考电平Vref或地电平Gnd连通。
比较器的输出信号通过逐次逼近逻辑控制模块SAR LOGIC后产生控制信号用于控制加权电容阵列中的开关。
如图4所示是图3中4位SAR ADC的采样转换图，从图4可以看出本发明的伪共模开关方案保留了共模电平V_CM-based开关方案转换周期内共模电平不变的特点。
下面以三位SAR ADC为例详细说明本发明的开关方法，如图5所示是使用本发明提出的开关方法的三位SAR ADC中电容阵列DAC的转换过程图。
图5中(a)的左图所示为采样模式，反相端冗余电容Cn0和正相端冗余电容Cp0通过开关连接到参考电平Vref，第一位正相端加权电容对应的其中一个拆分加权电容C1pa、第一位反相端加权电容对应的其中一个拆分加权电容C1na、第二位正相端加权电容对应的其中一个拆分加权电容C2pa、第二位反相端加权电容对应的其中一个拆分加权电容C2na通过选通开关连接到参考电平Vref，第一位正相端加权电容对应的另一个拆分加权电容C1pb、第一位反相端加权电容对应的另一个拆分加权电容C1nb、第二位正相端加权电容对应的另一个拆分加权电容C2pb、第二位反相端加权电容对应的另一个拆分加权电容C2nb通过选通开关连接到地电平Gnd，正相端输入信号开关Sw1和反相端输入信号开关Sw2连通，比较器的正相输入端接正相输入信号Vip，比较器反相输入端接反相输入信号Vin。
采样完成后，如图5中(a)的右图所示，正相端输入信号开关Sw1和反相端输入信号开关Sw2断开，此时比较器正相输入端的电压为VP＝Vip，比较器反相输入端的电压为VN＝Vin，开始进行第一次比较，判断Vip是否大于Vin。
若Vip>Vin，则比较器的输出为“1”，同时SAR ADC的最高位输出码D0置为1。再根据比较器的输出控制加权电容阵列中的开关，如图5中(b)的左图所示，比较器的输出通过逐次逼近逻辑控制模块反馈到加权电容阵列，改变MSB电容的选通开关，将第二位反相端加权电容对应的连接地电平Gnd的那个拆分加权电容C2nb连接到参考电平Vref，使得第二位反相端加权电容对应的两个拆分加权电容C2na、C2nb都连接到参考电平Vref；将第二位正相端加权电容对应的连接参考电平Vref的那个拆分加权电容C2pa连接到地电平Gnd，使得第二位正相端加权电容对应的两个拆分加权电容C2pa、C2pb都连接到地电平Gnd。此时比较器正相输入端的电压变为反相输入端的电压变为随后进行第二次比较，判断Vip-Vin是否大于Vref/2。
若Vip-Vin>Vref/2，则比较器输出为“1”，SAR ADC输出的第二位输出码D1置为1，同时，如图5中(c)的左上图所示，逐次逼近逻辑控制模块的反馈信号将第一位反相端加权电容对应的连接地电平Gnd的那个拆分加权电容C1nb连接到参考电平Vref，使得第一位反相端加权电容对应的两个拆分加权电容C1na、C1nb都连接到参考电平Vref；将第一位正相端加权电容对应的连接参考电平Vref的那个拆分加权电容C1pa连接到地电平Gnd，使得第一位正相端加权电容对应的两个拆分加权电容C1pa、C1pb都连接到地电平Gnd。随后开始第三次比较，此时比较器正相输入端的电压变为反相输入端的电压变为 判断Vip-Vin是否大于3Vref/4。若Vip-Vin>3Vref/4，则SAR ADC的最低位输出码D2置为1，SAR ADC输出为111；反之，SAR ADC的最低位输出码D2置为0，SAR ADC的输出为110。
若Vip-Vin<Vref/2，则比较器输出为“0”，SAR ADC输出的第二位D1置为0，同时，如图5中(c)的左下图所示，逐次逼近逻辑控制模块的反馈信号将第一位反相端加权电容对应的连接参考电平Vref的那个拆分加权电容C1na连接到地电平Gnd，使得第一位反相端加权电容对应的两个拆分加权电容C1na、C1nb都连接到地电平Gnd；将第一位正相端加权电容对应的连接地电平Gnd的那个拆分加权电容C1pb连接到参考电平Vref，使得第一位正相端加权电容对应的两个拆分加权电容C1pa、C1pb都连接到参考电平Vref。随后开始第三次比较，此时比较器正相输入端的电压变为反相输入端的电压变为 判断Vip-Vin是否大于Vref/4。若Vip-Vin>Vref/4，则SAR ADC的最低位输出码D2置为1，ADC输出为101；反之，SAR ADC的最低位输出码D2置为0，SAR ADC的输出为100，转换完成。
第一次比较时，若Vip<Vin，则比较器的输出为“0”，同时SAR ADC的最高位输出码D0置为0，如图5中(b)的右图所示，比较器的输出通过逐次逼近逻辑控制模块反馈信号将第二位反相端加权电容对应的连接参考电平Vref的那个拆分加权电容C2na连接到地电平Gnd，使得第二位反相端加权电容对应的两个拆分加权电容C2na、C2nb都连接到地电平Gnd；将第二位正相端加权电容对应的连接地电平Gnd的那个拆分加权电容C2pb连接到参考电平Vref，使得第二位正相端加权电容对应的两个拆分加权电容C2pa、C2pb都连接到参考电平Vref。此时比较器正相输入端的电压变为反相输入端的电压变为判断Vip-Vin是否大于-Vref/2。
若Vip-Vin>-Vref/2，则比较器输出为“1”，SAR ADC输出的第二位输出码D1置为1，同时，如图5中(c)的右上图所示，逐次逼近逻辑控制模块的反馈信号将第一位反相端加权电容对应的连接地电平Gnd的那个拆分加权电容C1nb连接到参考电平Vref，使得第一位反相端加权电容对应的两个拆分加权电容C1na、C1nb都连接到参考电平Vref；将第一位正相端加权电容对应的连接参考电平Vref的那个拆分加权电容C1pa连接到地电平Gnd，使得第一位正相端加权电容对应的两个拆分加权电容C1pa、C1pb都连接到地电平Gnd。随后开始第三次比较，此时比较器正相输入端的电压变为反相输入端的电压变为 判断Vip-Vin是否大于-Vref/4。若Vip-Vin>-Vref/4，则SAR ADC的最低位输出码D2置为1，SAR ADC输出为011；反之，SAR ADC的最低位输出码D2置为0，SARADC的输出为010。
若Vip-Vin<-Vref/2，则比较器输出为“0”，SAR ADC输出的第二位输出码D1置为0，同时，如图5中(c)的右下图所示，逐次逼近逻辑控制模块的反馈信号将第一位反相端加权电容对应的连接参考电平Vref的那个拆分加权电容C1na连接到地电平Gnd，使得第一位反相端加权电容对应的两个拆分加权电容C1na、C1nb都连接到地电平Gnd；将第一位正相端加权电容对应的连接地电平Gnd的那个拆分加权电容C1pb连接到参考电平Vref，使得第一位正相端加权电容对应的两个拆分加权电容C1pa、C1pb都连接到参考电平Vref。随后开始第三次比较，此时比较器正相输入端的电压变为反相输入端的电压变为 判断Vip-Vin是否大于-3Vref/4。若Vip-Vin>-3Vref/4，则SAR ADC的最低位输出码D2置为1，SAR ADC输出为001；反之，SAR ADC的最低位输出码D2置为0，SAR ADC的输出为000，转换完成。
在整个转换周期中，每一次比较，比较器的正相输入端电压VP和反相输入端电压VN向相反的方向变化等值的电压，维持了整个转换周期的共模电平稳定。
本实施例以三位SAR ADC为例进行说明，其他精度的SAR ADC也可以按照本发明的方法进行控制，本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种用于逐次逼近型模数转换器的伪共模开关方法，其特征在于，
所述逐次逼近型模数转换器包括正相端输入信号开关、反相端输入信号开关、加权电容阵列、比较器和逐次逼近逻辑控制模块，正相输入电压通过所述正相端输入信号开关连接比较器的正相输入端，反相输入电压通过所述反相端输入信号开关连接比较器的反相输入端；
所述加权电容阵列包括正相加权电容阵列和反相加权电容阵列，所述正相加权电容阵列包括正相端冗余电容和N-1位正相端加权电容，所述反相加权电容阵列包括反相端冗余电容和N-1位反相端加权电容，第N-i位正相端加权电容和第N-i位反相端加权电容的电容值为2N-1-iC，其中i∈[1，N-1]，C为单位电容值，N为所述逐次逼近型模数转换器的转换精度；
将所述N-1位正相端加权电容和N-1位反相端加权电容中每一位加权电容都拆分为并联的两个电容值相等的拆分加权电容，其中第N-i位正相端加权电容和第N-i位反相端加权电容拆分后对应的拆分加权电容的电容值为2N-i-2C；
所述正相端冗余电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接参考电平；所述反相端冗余电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接参考电平；
所述正相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接参考电平或地电平；所述反相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接参考电平或地电平；
所述比较器的输出信号通过所述逐次逼近逻辑控制模块后产生控制信号用于控制所述加权电容阵列中的开关；
所述伪共模开关方法包括如下步骤：
步骤一、采样阶段
所述正相端冗余电容和反相端冗余电容的下极板连接参考电平；
每一位正相端加权电容和每一位反相端加权电容对应的两个拆分加权电容中，一个拆分加权电容的下极板连接参考电平，另一个拆分加权电容的下极板连接地电平；
正相输入电压通过所述正相端输入信号开关接入所述比较器的正相输入端，反相输入电压通过所述反相端输入信号开关接入所述比较器的反相输入端，所述逐次逼近型模数转换器进行采样；
采样完成后断开所述正相端输入信号开关和反相端输入信号开关；
步骤二、比较阶段
分别经过N次比较依次确定所述逐次逼近型模数转换器的最高位即第一位输出码至最低位即第N位输出码，其中进行第j次比较的具体方法如下，j∈[1，N-1]：
比较所述比较器的正相输入端信号和比较器的反相输入端信号，当所述比较器正相输入端信号大于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第j位输出码为1，并将第N-j位正相端加权电容对应的两个拆分加权电容的下极板均连接参考电平，第N-j位反相端加权电容对应的两个拆分加权电容的下极板均连接地电平；
当所述比较器正相输入端信号小于反相输入端信号时，所述逐次逼近型模数转换器的第j位输出码为0，并将第N-j位正相端加权电容对应的两个拆分加权电容的下极板均连接地电平，第N-j位反相端加权电容对应的两个拆分加权电容的下极板均连接参考电平；
进行第N次比较时，根据所述比较器的正相输入端信号和比较器的反相输入端信号得到所述逐次逼近型模数转换器的第N位输出码，当所述比较器正相输入端信号大于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第N位输出码为1，当所述比较器正相输入端信号小于比较器的反相输入端信号时，所述逐次逼近型模数转换器的第N位输出码为0；
步骤三、经过N次比较得到所述逐次逼近型模数转换器的N位输出码，完成模数转换。
2.根据权利要求1所述的用于逐次逼近型模数转换器的伪共模开关方法，其特征在于，第1位正相端加权电容对应的拆分加权电容由两个容值为单位电容值C的单位电容串联组成。
CN201910353533.0A 2019-04-29 2019-04-29 一种用于逐次逼近型模数转换器的伪共模开关方法 Pending CN110071723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910353533.0A CN110071723A (zh) 2019-04-29 2019-04-29 一种用于逐次逼近型模数转换器的伪共模开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353533.0A CN110071723A (zh) 2019-04-29 2019-04-29 一种用于逐次逼近型模数转换器的伪共模开关方法

Publications (1)

Publication Number Publication Date
CN110071723A true CN110071723A (zh) 2019-07-30

Family

ID=67369567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353533.0A Pending CN110071723A (zh) 2019-04-29 2019-04-29 一种用于逐次逼近型模数转换器的伪共模开关方法

Country Status (1)

Country Link
CN (1) CN110071723A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585577A (zh) * 2020-07-02 2020-08-25 电子科技大学 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN112272027A (zh) * 2020-11-04 2021-01-26 湖南德雅华兴科技研究中心有限公司 一种逐次逼近模数转换器及电容开关切换方法
CN113037287A (zh) * 2021-04-07 2021-06-25 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统
WO2023115634A1 (zh) * 2021-12-22 2023-06-29 重庆吉芯科技有限公司 一种逐次逼近型模数转换器及比较方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124972A (zh) * 2014-08-08 2014-10-29 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN108306644A (zh) * 2018-01-18 2018-07-20 西安电子科技大学 基于10位超低功耗逐次逼近型模数转换器前端电路
CN108718197A (zh) * 2018-08-14 2018-10-30 江南大学 一种低功耗的sar adc电容阵列及其开关切换方法
CN109347477A (zh) * 2018-12-13 2019-02-15 南京南瑞微电子技术有限公司 一种逐次逼近型模数转换器权重校准方法
CN109347480A (zh) * 2018-12-14 2019-02-15 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN109428595A (zh) * 2017-08-21 2019-03-05 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换的校正装置
CN109474278A (zh) * 2018-09-19 2019-03-15 西安电子科技大学 基于电荷再分配的超低功耗逐次逼近型模数转换器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124972A (zh) * 2014-08-08 2014-10-29 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN109428595A (zh) * 2017-08-21 2019-03-05 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换的校正装置
CN108306644A (zh) * 2018-01-18 2018-07-20 西安电子科技大学 基于10位超低功耗逐次逼近型模数转换器前端电路
CN108718197A (zh) * 2018-08-14 2018-10-30 江南大学 一种低功耗的sar adc电容阵列及其开关切换方法
CN109474278A (zh) * 2018-09-19 2019-03-15 西安电子科技大学 基于电荷再分配的超低功耗逐次逼近型模数转换器
CN109347477A (zh) * 2018-12-13 2019-02-15 南京南瑞微电子技术有限公司 一种逐次逼近型模数转换器权重校准方法
CN109347480A (zh) * 2018-12-14 2019-02-15 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器及其开关方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ANTONIO LOPEZ-ANGULO: "Redundant SAR ADCs with Split-capacitor DAC", 《 2018 25TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS)》 *
FENGYI MEI: "A 10-bit 150MS/s SAR ADC with a Novel Capacitor Switching Scheme", 《3RD IEEE INTERNATIONAL CONFERENCE ON "COMPUTATIONAL INTELLIGENCE AND COMMUNICATION TECHNOLOGY》 *
梅沣易: "一种采用新型电容切换方式的ＳＡＲ ＡＤＣ", 《微电子学》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585577A (zh) * 2020-07-02 2020-08-25 电子科技大学 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN112272027A (zh) * 2020-11-04 2021-01-26 湖南德雅华兴科技研究中心有限公司 一种逐次逼近模数转换器及电容开关切换方法
CN113037287A (zh) * 2021-04-07 2021-06-25 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN113037287B (zh) * 2021-04-07 2023-10-20 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统
WO2023115634A1 (zh) * 2021-12-22 2023-06-29 重庆吉芯科技有限公司 一种逐次逼近型模数转换器及比较方法

Similar Documents

Publication Publication Date Title
CN110071723A (zh) 一种用于逐次逼近型模数转换器的伪共模开关方法
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN103166644B (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
CN110504965B (zh) 一种新型结构的两步式单斜模数转换器
CN102386923A (zh) 异步逐次逼近模数转换器及转换方法
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
CN108306644A (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN207782773U (zh) 一种逐次逼近型模数转换器
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN108718197B (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
CN111669179B (zh) 用于sar adc电容阵列的新型单向开关切换电路及其控制方法
CN212435677U (zh) 一种用于sar adc电容阵列的新型单向开关切换电路
CN107835023B (zh) 一种逐次逼近型数模转换器
CN109450449B (zh) 参考电压控制电路和模数转换器
CN113131941B (zh) 一种应用于逐次逼近模数转换器的低功耗开关方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN110995269A (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730

RJ01 Rejection of invention patent application after publication