CN109347480A - 一种电容拆分结构的逐次逼近型模数转换器及其开关方法 - Google Patents

一种电容拆分结构的逐次逼近型模数转换器及其开关方法 Download PDF

Info

Publication number
CN109347480A
CN109347480A CN201811531901.8A CN201811531901A CN109347480A CN 109347480 A CN109347480 A CN 109347480A CN 201811531901 A CN201811531901 A CN 201811531901A CN 109347480 A CN109347480 A CN 109347480A
Authority
CN
China
Prior art keywords
capacitor
bottom crown
array
ref
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811531901.8A
Other languages
English (en)
Other versions
CN109347480B (zh
Inventor
王浩
谢文明
陈知新
蔡思静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian University of Technology
Original Assignee
Fujian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian University of Technology filed Critical Fujian University of Technology
Priority to CN201811531901.8A priority Critical patent/CN109347480B/zh
Publication of CN109347480A publication Critical patent/CN109347480A/zh
Application granted granted Critical
Publication of CN109347480B publication Critical patent/CN109347480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种电容拆分结构的逐次逼近型模数转换器及其开关方法，采用上极板采样，比较器正负输入端电容阵列采用电容拆分结构。第三个参考电压V aq（V REF/4）只作用于LSB电容和dummy电容，与传统结构相比，电容面积减少了87.5％。从第二个位转换周期到倒数第三个位转换周期，采用电荷均值开关算法；剩余两个位转换周期引入V aq。与传统结构相比，开关能耗减少了98％。另外，除了最后两个位转换周期，比较器输入端的共模电压保持不变。本发明适用于低电容面积低功耗的电容拆分结构的逐次逼近型模数转换器，能大幅度降低成本，具有很好的经济效益。

Description

一种电容拆分结构的逐次逼近型模数转换器及其开关方法
技术领域
本发明涉及模数混合信号集成电路领域，尤其涉及一种电容拆分结构的逐次逼近型模数转换器及其开关方法。
背景技术
转换生物医学信号(如心电图，脑电图等)需要超低功耗、中等精度和低采样率电容拆分结构的逐次逼近型模数转换器。该电容拆分结构的逐次逼近型模数转换器的功耗主要在于比较器、电容阵列构成的数模转换器、数字控制电路和漏电流。比较器采用动态结构，数字控制电路受益于先进的CMOS工艺。并且电容阵列在电容拆分结构的逐次逼近型模数转换器中所占面积和能耗都很大，所以需要降低电容阵列开关能耗，减少电容阵列面积，降低芯片制作成本，提高经济效益。
发明内容
本发明的目的在于提供一种电容拆分结构的逐次逼近型模数转换器及其开关方法，在同等精度下，与10位传统结构相比，电容面积减少了87.5％，开关过程中产生的功耗减少了98％。
本发明采用的技术方案是：
一种电容拆分结构的逐次逼近型模数转换器，其包括依次连接的电容阵列、比较器和控制逻辑电路，其中电容阵列包括连接到比较器正输入端的电容拆分结构的正向电容阵列和连接到比较器负输入端的电容拆分结构的反向电容阵列，比较器的输出端连接控制逻辑电路的输入端，正向电容阵列和反向电容阵列均采用电容拆分结构，且均包括MSB部分和LSB部分，MSB部分和LSB部分完全一致，均为二进制权重；
MSB部分和LSB部分包括N-5个高位电容、一个LSB电容和一个dummy电容，N-5个高位电容的容值依次降权，其中最高权重的高位电容的容值为2N-5C，N为模数转换器的精度且N为大于5的整数；
正向电容阵列上极板通过采样开关SP与正输入端电压VINP相连，反向电容阵列上极板通过采样开关SN与负输入端电压VINN相连，正向电容阵列的下极板除LSB电容和dummy电容外分别通过选择开关与VREF、gnd以及反向电容阵列对应MSB部分和LSB部分的同等权重的电容的下极板相连接，正向电容阵列的LSB电容和dummy电容的下极板各自通过选择开关与VREF、Vaq、gnd以及反向电容阵列对应MSB部分和LSB部分的LSB电容和dummy电容的下极板对应连接；VREF基准电压，Vaq为参考电压，Vaq＝VREF/4。
进一步地，模数转换器的LSB电容和dummy电容均为单位电容，模数转换器总共包括2N-3个单位电容，N为模数转换器的精度。
进一步地，本发明还公开了基于所述的一种电容拆分结构的逐次逼近型模数转换器的开关方法，其包括以下步骤；
步骤1，采样阶段：正输入电压VINP通过采样开关SP的导通连接到正向电容阵列的上极板，正向电容阵列中MSB部分的电容阵列所有下极板连接到gnd，LSB部分的电容阵列所有下极板连接到VREF；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB部分的电容阵列所有下极板连接到VREF，LSB部分的电容阵列所有下极板连接到gnd；
步骤2，构建每次计较的数字码DM的计算公式，M表示当前的比较序号，则针对具体的第M次的数字码DM计算公式如下：
当VINP-VINN大于时，DM＝1；
当M≥2且时，其中m为满足|m|＜2M-1的所有整数；
则
当VINP-VINN小于或等于时，DM＝0；
步骤3，第一次比较：采样开关SP、SN断开，开始第一次比较获取数字码D1；当VINP大于VINN时，数字码D1＝1；当VINP小于等于VINN时，数字码D1＝0；
当D1＝1，则正向电容阵列的LSB部分的所有电容的下极板和反向电容阵列的LSB部分的所有电容的下极板连接到VCM，VCM表示对应电容的下极板相连接，VCM＝VREF/2；即比较器正输入端电压减少了VREF/4，比较器负输入端电压增加了VREF/4；反之D1＝0，正向电容阵列的MSB部分的所有电容的下极板和反向电容阵列的MSB部分的所有电容的下极板连接到VCM，即比较器正输入端电压增加了VREF/4，比较器负输入端电压减少了VREF/4；
步骤4，依次进行第二次至第N-3次比较，N为模数转换器的精度：
每次计较时先通过DM计算公式计算该次比较的数字码DM；再确定该次比较对应的权重电容，其中第二次比较对应的权重电容为正向电容阵列和反向电容阵列的对应部分(D1＝1时，为LSB部分；D1＝0时，为MSB部分)的最大权重的高位电容，随着比较次数的增加该次比较对应的电容的权重依次降低，则每次比较对应的转换器开关切换关系如下：
当VINP-VINN大于时，DM＝1；则正向电容阵列的LSB部分与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；反向电容阵列的LSB部分与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；
当m为满足|m|＜2M-1的所有整数；
则对应的开关切换如下：
当D1＝1且DM＝1，则正向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，dummy电容和MSB部分所有电容下极板保持不变；反向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，dummy电容和MSB部分所有电容下极板保持不变；
当D1＝1且DM＝0，则正向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
当D1＝0且DM＝1，则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；
当D1＝0且DM＝0，则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
当VINP-VINN小于或等于时，DM＝0；则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
步骤5，进行第N-2次比较，则该次比较对应的转换器开关切换关系如下：
当VINP-VINN大于时，DM＝1；则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变；
当m为满足|m|＜2N-3的所有整数；
则对应的开关切换如下：
当D1＝1且DN-2＝1，则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变；
当D1＝1且DN-2＝0，则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变；
当D1＝0且DN-2＝1，则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
当D1＝0且DN-2＝0，则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
当VINP-VINN小于或等于时，DN-2＝0；则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
步骤6，进行第N-1次比较，采用DM计算公式获得第N-1次比较的数字码DN-1的值；则第N-1次比较时转换器开关切换关系如下：
若D1＝1且DN-1＝1时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变；
若D1＝1且DN-1＝0时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变；
若D1＝0且DN-1＝1时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
若D1＝0且DN-1＝0时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变；
步骤7，进行第N次比较，采用DM计算公式计算获得第N次比较的数字码DN并输出，结束转换。
本发明采用以上技术方案，采用上极板采样，比较器正负输入端电容阵列采用电容拆分结构。第三个参考电压Vaq(VREF/4)只作用于MSB部分和LSB部分的LSB电容和dummy电容，与传统结构相比，电容面积减少了87.5％。从第二个位转换周期到倒数第三个位转换周期，采用电荷均值开关算法；剩余两个位转换周期引入Vaq。与传统结构相比，开关能耗减少了98％。另外，除了最后两个位转换周期，比较器输入端的共模电压保持不变。本发明适用于低电容面积低功耗的电容拆分结构的逐次逼近型模数转换器，能大幅度降低成本，具有很好的经济效益。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为本发明实施例的10位的电容拆分结构的逐次逼近型模数转换器的结构示意图；
图2为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第一次开关切换工作原理图；
图3为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第二次开关切换工作原理图；
图4为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第三次开关切换工作原理图；
图5为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第四次开关切换工作原理图；
图6为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第五次开关切换工作原理图之一；
图7为本发明实施例的5位的电容拆分结构的逐次逼近型模数转换器开关方法的第五次开关切换工作原理图之二；
图8为本发明实施例的6位的电容拆分结构的逐次逼近型模数转换器开关方法的转换过程中DAC输出电压波形图；
图9为本发明实施例的10位的电容拆分结构的逐次逼近型模数转换器开关方法的转换过程中开关功耗随输出码变化的MATLAB仿真结果图。
具体实施方式
如图1所示，本发明公开了一种电容拆分结构的逐次逼近型模数转换器，其包括依次连接的电容阵列、比较器和控制逻辑电路，其中电容阵列包括连接到比较器正输入端的电容拆分结构的正向电容阵列和连接到比较器负输入端的电容拆分结构的反向电容阵列，比较器的输出端连接控制逻辑电路的输入端，正向电容阵列和反向电容阵列均采用电容拆分结构，且均包括MSB部分和LSB部分，MSB部分和LSB部分完全一致，均为二进制权重；
正向电容阵列上极板通过采样开关SP与正输入端电压VINP相连，反向电容阵列上极板通过采样开关SN与负输入端电压VINN相连，正向电容阵列的下极板除LSB电容和dummy电容外分别通过选择开关与VREF、gnd以及反向电容阵列MSB部分和LSB部分的对应同等权重的电容的下极板相连接，正向电容阵列的LSB电容和dummy电容的下极板各自通过选择开关与VREF、Vaq、gnd以及反向电容阵列MSB部分或LSB部分的对应LSB电容和dummy电容的下极板连接，VREF基准电压，Vaq为参考电压，Vaq＝VREF/4。进一步，模数转换器的MSB部分的最大电容随着模数转换器精度的增加而指数增加，且为2N-5C。当N＝10时，最大电容为32C。
下面以5位的电容拆分结构的逐次逼近型模数转换器开关方法为例进行说明，其开关方法包括采样阶段和比较阶段，具体为；
采样阶段：如图2所示，采样开关SP、SN导通，输入信号VINP、VINN分别采样到正向电容阵列和反向电容阵列的上极板，与此同时正向电容阵列中MSB部分的电容阵列下极板连接到gnd，LSB部分的电容阵列下极板连接到VREF；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB部分的电容阵列所有下极板连接到VREF，LSB部分的电容阵列中所有下极板连接到gnd；
比较阶段：采样结束后，采样开关SP、SN打开，电容上极板断开与输入信号的连接，该过程消耗的开关能量为0。
开始第一次比较，如果VINP-VINN大于0，则输出数字码D4为1；如果VINP-VINN小于等于0，则输出数字码D4为0；
如图3所示，如果D4为1，正向电容阵列中MSB部分所有电容下极板保持不变，LSB部分所有电容阵列下极板由VREF切换为VCM,VCM表示对应电容的下极板相连接，连接处电压为输入信号共模电压VCM；反向电容阵列中MSB部分所有电容阵列下极板保持不变，LSB部分所有电容下极板由gnd切换为VCM，该过程消耗的开关能量为(-1/2)CVREF 2；如果D4为0，正向电容阵列中MSB部分所有电容阵列下极板由gnd切换为VCM，LSB部分所有电容下极板保持不变；反向电容阵列中MSB部分所有电容下极板由VREF切换为VCM，LSB部分所有电容阵列下极板保持不变，该过程消耗的开关能量为(-1/2)CVREF 2；
接下来进行第二次比较，得到输出数字码D3。如果VINP-VINN大于VREF/2，则输出数字码D3＝1；如果VINP-VINN大于0且小于等于VREF/2，则输出数字码D3＝0；如果VINP-VINN大于-VREF/2且小于等于0，则输出数字码D3＝1；如果VINP-VINN小于等于-VREF/2，则输出数字码D3＝0；
如图4所示，当D4D3＝11时，正向电容阵列中LSB部分LSB电容C的下极板由VCM切换为gnd，dummy电容和MSB部分所有电容下极板保持不变；反向电容阵列中LSB部分LSB电容C的下极板由VCM切换为VREF，dummy电容和MSB部分所有电容下极板保持不变，该过程消耗的开关能量为(1/8)CVREF 2；当D4D3＝10时，正向电容阵列中LSB部分LSB电容C的下极板由VCM切换为VREF，dummy电容和MSB部分所有电容下极板保持不变；反向电容阵列中LSB部分LSB电容C的下极板由VCM切换为gnd，dummy电容和MSB部分所有电容下极板保持不变，该过程消耗的开关能量为(5/8)CVREF 2；当D4D3＝01时，正向电容阵列中MSB部分LSB电容C的下极板由VCM切换为gnd，dummy电容和LSB部分所有电容下极板保持不变；反向电容阵列中MSB部分LSB电容C的下极板由VCM切换为VREF，dummy电容和LSB部分所有电容下极板保持不变，该过程消耗的开关能量为(5/8)CVREF 2；当D4D3＝00时，正向电容阵列中MSB部分LSB电容C的下极板由VCM切换为VREF，dummy电容和MSB部分所有电容下极板保持不变；反向电容阵列中MSB部分LSB电容C的下极板由VCM切换为gnd，dummy电容和MSB部分所有电容下极板保持不变，该过程消耗的开关能量为(1/8)CVREF 2；
接下来进行第三次比较，得到D2。如果VINP-VINN大于(3/4)VREF，则输出数字码D2＝1；如果VINP-VINN大于VREF/2且小于等于(3/4)VREF，则输出数字码D2＝0；如果VINP-VINN大于(1/4)VREF且小于等于VREF/2，则输出数字码D2＝1；如果VINP-VINN大于0且小于等于(1/4)VREF，则输出数字码D2＝0；如果VINP-VINN大于(-1/4)VREF且小于等于0，则输出数字码D2＝1；如果VINP-VINN大于(-1/2)VREF小于等于(-1/4)VREF，则输出数字码D2＝0；如果VINP-VINN大于(-3/4)VREF且小于等于(-1/2)VREF，则输出数字码D2＝1；如果VINP-VINN小于等于(-3/4)VREF，则输出数字码D2＝0；
如图5所示，当D4D3D2＝111时，正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，该过程消耗的开关能量为(1/8)CVREF 2；
当D4D3D2＝110时，正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/2)CVREF 2；
当D4D3D2＝101时，正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，该过程消耗的开关能量为(1/4)CVREF 2；
当D4D3D2＝100时，正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(3/8)CVREF 2；
当D4D3D2＝011时，正向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(3/8)CVREF 2；
当D4D3D2＝010时，正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/4)CVREF 2；
当D4D3D2＝001时，正向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/2)CVREF 2；
当D4D3D2＝000时，正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/8)CVREF 2；
接下来进行第四次比较，得到D1。如果VINP-VINN大于(7/8)VREF，则输出数字码D1＝1；如果VINP-VINN大于(3/4)VREF且小于等于(7/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(5/8)VREF且小于等于(3/4)VREF，则输出数字码D1＝1；如果VINP-VINN大于(1/2)VREF且小于等于(5/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(3/8)VREF且小于等于(1/2)VREF，则输出数字码D1＝1；如果VINP-VINN大于(1/4)VREF且小于等于(3/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(1/8)VREF且小于等于(1/4)VREF，则输出数字码D1＝1；如果VINP-VINN大于0且小于等于(1/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(-1/8)VREF且小于等于0，则输出数字码D1＝1；如果VINP-VINN大于(-1/4)VREF且小于等于(-1/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(-3/8)VREF且小于等于(-1/4)VREF，则输出数字码D1＝1；如果VINP-VINN大于(-1/2)VREF且小于等于(-3/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(-5/8)VREF且小于等于(-1/2)VREF，则输出数字码D1＝1；如果VINP-VINN大于(-3/4)VREF且小于等于(-5/8)VREF，则输出数字码D1＝0；如果VINP-VINN大于(-7/8)VREF且小于等于(-3/4)VREF，则输出数字码D1＝1；如果VINP-VINN小于等于(-7/8)VREF，则输出数字码D1＝0；
如图6或7所示，当D4D3D2D1＝1111时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1110时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1101时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1100时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1011时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1010时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1001时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝1000时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0111时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0110时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0101时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0100时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0011时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0010时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0001时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；当D4D3D2D1＝0000时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，该过程消耗的开关能量为(1/64)CVREF 2；
接下来进行第五次比较，得到D0。如果VINP-VINN大于(15/16)VREF，则输出数字码D0＝1；如果VINP-VINN大于(7/8)VREF且小于等于(15/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(13/16)VREF且小于等于(7/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(3/4)VREF且小于等于(13/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(11/16)VREF且小于等于(3/4)VREF，则输出数字码D0＝1；如果VINP-VINN大于(5/8)VREF且小于等于(11/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(9/16)VREF且小于等于(5/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(1/2)VREF且小于等于(9/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(7/16)VREF且小于等于(1/2)VREF，则输出数字码D0＝1；如果VINP-VINN大于(3/8)VREF且小于等于(7/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(5/16)VREF且小于等于(3/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(1/4)VREF且小于等于(5/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(3/16)VREF且小于等于(1/4)VREF，则输出数字码D0＝1；如果VINP-VINN大于(1/8)VREF且小于等于(3/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(1/16)VREF且小于等于(1/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于0且小于等于(1/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-1/16)VREF且小于等于0，则输出数字码D0＝1；如果VINP-VINN大于(-1/8)VREF且小于等于(1/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-3/16)VREF且小于等于(-1/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-1/4)VREF且小于等于(-3/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-5/16)VREF且小于等于(-1/4)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-3/8)VREF且小于等于(-5/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-7/16)VREF且小于等于(-3/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-1/2)VREF且小于等于(-7/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-9/16)VREF且小于等于(-1/2)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-5/8)VREF且小于等于(-9/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-11/16)VREF且小于等于(-5/8)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-3/4)VREF且小于等于(-11/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-13/16)VREF且小于等于(-3/4)VREF，则输出数字码D0＝1；如果VINP-VINN大于(-7/8)VREF且小于等于(-13/16)VREF，则输出数字码D0＝0；如果VINP-VINN大于(-15/16)VREF且小于等于(-7/8)VREF，则输出数字码D0＝1；如果VINP-VINN小于等于(-15/16)VREF，则输出数字码D0＝0；
如图8所示，以6位电容拆分结构的逐次逼近型模数转换器为例，其在转换过程中DAC输出电压波形图。可以看到，除最后两个位转换周期，其共模电平一直保持在VREF/2。
如图9所示，以10位电容拆分结构的逐次逼近型模数转换器为例，其在转换过程中开关能耗随数字输出码变化的MATLAB仿真结果图。可以看到，本发明所提出的开关方法能耗很低，为26.58CVREF 2，与传统结构相比，节省了98％的平均能耗；需要256个单位电容C，电容总面积节省了87.5％，具备很好的经济效益。
以上是对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下,还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种电容拆分结构的逐次逼近型模数转换器，其特征在于：其包括依次连接的电容阵列、比较器和控制逻辑电路，其中电容阵列包括连接到比较器正输入端的电容拆分结构的正向电容阵列和连接到比较器负输入端的电容拆分结构的反向电容阵列，比较器的输出端连接控制逻辑电路的输入端，正向电容阵列和反向电容阵列均采用电容拆分结构，且均包括MSB部分和LSB部分，MSB部分和LSB部分完全一致，均为二进制权重；
MSB部分和LSB部分包括N-5个高位电容、一个LSB电容和一个dummy电容，N-5个高位电容的容值依次降权，其中最高权重的高位电容的容值为2N-5C，N为模数转换器的精度且N为大于5的整数；
正向电容阵列上极板通过采样开关SP与正输入端电压VINP相连，反向电容阵列上极板通过采样开关SN与负输入端电压VINN相连，正向电容阵列的下极板除LSB电容和dummy电容外分别通过选择开关与VREF、gnd以及反向电容阵列对应MSB部分和LSB部分的同等权重的电容的下极板相连接，正向电容阵列的LSB电容和dummy电容的下极板各自通过选择开关与VREF、Vaq、gnd以及反向电容阵列对应MSB部分和LSB部分的LSB电容和dummy电容的下极板对应连接；VREF基准电压，Vaq为参考电压，Vaq＝VREF/4。
2.根据权利要求1所述的一种电容拆分结构的逐次逼近型模数转换器，其特征在于：模数转换器的LSB电容和dummy电容均为单位电容，模数转换器总共包括2N-3个单位电容，N为模数转换器的精度。
3.基于权利要求1或2所述的一种电容拆分结构的逐次逼近型模数转换器的开关方法，其特征在于：其包括以下步骤；
步骤1，采样阶段：正输入电压VINP通过采样开关SP的导通连接到正向电容阵列的上极板，正向电容阵列中MSB部分的电容阵列所有下极板连接到gnd，LSB部分的电容阵列所有下极板连接到VREF；负输入电压VINN通过采样开关SN的导通连接到反向电容阵列的上极板，反向电容阵列中MSB部分的电容阵列所有下极板连接到VREF，LSB部分的电容阵列所有下极板连接到gnd；
步骤2，构建每次计较的数字码DM的计算公式，M表示当前的比较序号，则针对具体的第M次的数字码DM计算公式如下：
当VINP-VINN大于时，DM＝1；
当M≥2且时，其中m为满足|m|＜2M-1的所有整数；
则
当VINP-VINN小于或等于时，DM＝0；
步骤3，第一次比较：采样开关SP、SN断开，开始第一次比较获取数字码D1；当VINP大于VINN时，数字码D1＝1；当VINP小于等于VINN时，数字码D1＝0；
当D1＝1，则正向电容阵列的LSB部分的所有电容的下极板和反向电容阵列的LSB部分的所有电容的下极板连接到VCM，VCM表示对应电容的下极板相连接，VCM＝VREF/2；即比较器正输入端电压减少了VREF/4，比较器负输入端电压增加了VREF/4；反之D1＝0，正向电容阵列的MSB部分的所有电容的下极板和反向电容阵列的MSB部分的所有电容的下极板连接到VCM，即比较器正输入端电压增加了VREF/4，比较器负输入端电压减少了VREF/4；
步骤4，依次进行第二次至第N-3次比较，N为模数转换器的精度：
每次计较时先通过DM计算公式计算该次比较的数字码DM；再确定该次比较对应的权重电容，其中第二次比较对应的权重电容为正向电容阵列和反向电容阵列的对应部分的最大权重的高位电容；随着比较次数的增加该次比较对应的电容的权重依次降低，则每次比较对应的转换器开关切换关系如下：
当VINP-VINN大于时，DM＝1；则正向电容阵列的LSB部分与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；反向电容阵列的LSB部分与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；
当m为满足|m|＜2M-1的所有整数；
则对应的开关切换如下：
当D1＝1且DM＝1，则正向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，dummy电容和MSB部分所有电容下极板保持不变；反向电容阵列中与该次比较对应权重的电容下极板由VCM切换为VREF，dummy电容和MSB部分所有电容下极板保持不变；
当D1＝1且DM＝0，则正向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的LSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
当D1＝0且DM＝1，则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；
当D1＝0且DM＝0，则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
当VINP-VINN小于或等于时，DM＝0；则正向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为VREF，其余电容下极板保持不变；反向电容阵列的MSB部分中与该次比较对应权重的电容下极板由VCM切换为gnd，其余电容下极板保持不变；
步骤5，进行第N-2次比较，则该次比较对应的转换器开关切换关系如下：
当VINP-VINN大于时，DM＝1；则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变；
当m为满足|m|＜2N-3的所有整数；
则对应的开关切换如下：
当D1＝1且DN-2＝1，则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变；
当D1＝1且DN-2＝0，则正向电容阵列中MSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变；
当D1＝0且DN-2＝1，则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
当D1＝0且DN-2＝0，则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
当VINP-VINN小于或等于时，DN-2＝0；则正向电容阵列中MSB部分的dummy电容下极板从VCM切换到VREF，其余电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从VCM切换到gnd，LSB部分的LSB电容和dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
步骤6，进行第N-1次比较，采用DM计算公式获得第N-1次比较的数字码DN-1的值；则第N-1次比较时转换器开关切换关系如下：
若D1＝1且DN-1＝1时，正向电容阵列中MSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变；
若D1＝1且DN-1＝0时，正向电容阵列中LSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变，反向电容阵列中所有电容下极板保持不变；
若D1＝0且DN-1＝1时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中MSB部分的dummy电容下极板从gnd切换到Vaq，其余电容下极板保持不变；
若D1＝0且DN-1＝0时，正向电容阵列中所有电容下极板保持不变，反向电容阵列中LSB部分的dummy电容下极板从Vaq切换到gnd，其余电容下极板保持不变；
步骤7，进行第N次比较，采用DM计算公式计算获得第N次比较的数字码DN并输出，结束转换。
CN201811531901.8A 2018-12-14 2018-12-14 一种电容拆分结构的逐次逼近型模数转换器及其开关方法 Active CN109347480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811531901.8A CN109347480B (zh) 2018-12-14 2018-12-14 一种电容拆分结构的逐次逼近型模数转换器及其开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811531901.8A CN109347480B (zh) 2018-12-14 2018-12-14 一种电容拆分结构的逐次逼近型模数转换器及其开关方法

Publications (2)

Publication Number Publication Date
CN109347480A true CN109347480A (zh) 2019-02-15
CN109347480B CN109347480B (zh) 2024-04-05

Family

ID=65303801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531901.8A Active CN109347480B (zh) 2018-12-14 2018-12-14 一种电容拆分结构的逐次逼近型模数转换器及其开关方法

Country Status (1)

Country Link
CN (1) CN109347480B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071723A (zh) * 2019-04-29 2019-07-30 电子科技大学 一种用于逐次逼近型模数转换器的伪共模开关方法
CN110266312A (zh) * 2019-05-30 2019-09-20 福建工程学院 一种应用于sar adc的dac开关方法
CN111934687A (zh) * 2020-10-14 2020-11-13 电子科技大学中山学院 一种高能效模数转换器及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
KR101746064B1 (ko) * 2016-06-24 2017-06-12 금오공과대학교 산학협력단 축차 근사형 ad 변환기
CN106972860A (zh) * 2017-04-28 2017-07-21 福建工程学院 一种逐次逼近型模数转换器及其开关方法
CN108880553A (zh) * 2018-07-05 2018-11-23 福建工程学院 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN209517101U (zh) * 2018-12-14 2019-10-18 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
KR101746064B1 (ko) * 2016-06-24 2017-06-12 금오공과대학교 산학협력단 축차 근사형 ad 변환기
CN106972860A (zh) * 2017-04-28 2017-07-21 福建工程学院 一种逐次逼近型模数转换器及其开关方法
CN108880553A (zh) * 2018-07-05 2018-11-23 福建工程学院 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN209517101U (zh) * 2018-12-14 2019-10-18 福建工程学院 一种电容拆分结构的逐次逼近型模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王浩;谢文明;蔡思静;郑少锋;: "应用于中高速SAR ADC的低功耗少开关开关方法", 福建工程学院学报, no. 06 *
魏智: "解析逐次逼近ADC", 国外电子元器件, no. 02 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071723A (zh) * 2019-04-29 2019-07-30 电子科技大学 一种用于逐次逼近型模数转换器的伪共模开关方法
CN110266312A (zh) * 2019-05-30 2019-09-20 福建工程学院 一种应用于sar adc的dac开关方法
CN110266312B (zh) * 2019-05-30 2022-09-13 福建工程学院 一种应用于sar adc的dac开关方法
CN111934687A (zh) * 2020-10-14 2020-11-13 电子科技大学中山学院 一种高能效模数转换器及其控制方法
CN111934687B (zh) * 2020-10-14 2021-02-05 电子科技大学中山学院 一种高能效模数转换器及其控制方法

Also Published As

Publication number Publication date
CN109347480B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN105553479B (zh) 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN102386923B (zh) 异步逐次逼近模数转换器及转换方法
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN109347480A (zh) 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN109039332A (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN105897266B (zh) 一种具备数字失配校正能力的逐次逼近型模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN102111156B (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN105049051B (zh) 一种逐次逼近型模数转换电路及具该电路的电子设备
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN105119603B (zh) 流水线逐次逼近模数转换器
CN103166644A (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
CN107888191A (zh) 逐次逼近模数转换器及其基于自适应预测区间的量化方法
CN104485960A (zh) 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN105049049A (zh) 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN207782773U (zh) 一种逐次逼近型模数转换器
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN106972860A (zh) 一种逐次逼近型模数转换器及其开关方法
CN108880553A (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN110071723A (zh) 一种用于逐次逼近型模数转换器的伪共模开关方法
CN109660259A (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant