CN108718197B - 一种低功耗的sar adc电容阵列及其开关切换方法 - Google Patents

一种低功耗的sar adc电容阵列及其开关切换方法 Download PDF

Info

Publication number
CN108718197B
CN108718197B CN201810921810.9A CN201810921810A CN108718197B CN 108718197 B CN108718197 B CN 108718197B CN 201810921810 A CN201810921810 A CN 201810921810A CN 108718197 B CN108718197 B CN 108718197B
Authority
CN
China
Prior art keywords
capacitor
order
terminal
low
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810921810.9A
Other languages
English (en)
Other versions
CN108718197A (zh
Inventor
顾晓峰
刘康生
虞致国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201810921810.9A priority Critical patent/CN108718197B/zh
Publication of CN108718197A publication Critical patent/CN108718197A/zh
Application granted granted Critical
Publication of CN108718197B publication Critical patent/CN108718197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明属于集成电路技术领域，涉及一种低功耗的SAR ADC电容阵列及其开关切换方法，包括P端高位拆分电容、P端次高位电容阵列、P端低位补偿电容和P端低位补偿电容，其上极板均接比较器正向输入VIP；N端高位拆分电容、N端次高位电容阵列、N端低位拆分电容和N端低位补偿电容的上极板接比较器反向输入VIN；P端高位拆分电容下极板接控制开关SMP1、SMP2，P端次高位电容阵列下极板接控制开关SPn‑3……SP1；N端高位拆分电容下极板接控制开关SMN1、SMN2，N端次高位电容阵列下极板接控制开关SNn‑3……SN1；本发明通过把高位电容拆分为两个与次位电容阵列中最高位电容容值相同的并联电容，显著降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。

Description

一种低功耗的SAR ADC电容阵列及其开关切换方法
技术领域
本发明属于集成电路技术领域，尤其涉及一种低功耗的SAR ADC电容阵列及其开关切换方法。
背景技术
逐次逼近型模数转换器（SAR ADC）是一种中高精度、低转换速率的超低功耗模数转换器。主要包括采样保持电路、比较器、数模转换器（DAC）和控制逻辑模块。相比较于其他结构的模数转换器(ADC)，SAR ADC具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。但传统电荷再分配SAR ADC的电容阵列电容值呈指数递，不仅不利于面积的减小、功耗的优化，而且会影响采样速率的提高。另外，较大的最高位电容会造成电路较大的负载，模拟前端因此要有较大的驱动能力，从而影响整个逐次逼近模数转换器的功耗。
在SAR ADC的电路中，DAC转换过程中消耗的功耗在SAR ADC电路整体功耗占有相当大的比重。近年来，针对优化DAC电容阵列功耗主要分为引入其它参考基准和不引入其它的参考基准两种途径。引入其它参考基准，如第三参考电压（一般为1/2VREF），甚至是第四、第五种参考电压，可以灵活的改变开关切换策略，达到较高的开关能量利用率，降低转换过程中开关切换产生的功耗。但是，引入新的参考电压需要新的基准电压源，从而增加电路的复杂性以及功耗；另一方面，参考电压都是通过开关管连接电容的上下极板，通常VREF在数值与电源电压相等，当电源电压（VREF）较低时，普通CMOS 开关的导通电阻会变得很大，往往需要引入栅压自举开关来解决这个问题，而引入栅压自举开关会带来新的面积和功耗问题。因此，引入其它基准电压的开关切换策略不适用于低供电电源电压的应用。但是在已有的不引入第三参考电压的开关切换策略中，电容阵列的开关切换功耗依然很高，仍有很大的提升空间。
参照图1，文献“A 10-bit 50-MS/s SAR ADC With a Monotonic CapacitorSwitching Procedure[J]. IEEE Journal of Solid-State Circuits, 2010, 45(4):731-740.”发表了一种只采用VREF和GND作为参考电压的单调开关切换策略，该开关策略虽然仅引入VREF和GND作为参考电压，并且每次比较之后只有一端电容由VREF切换到GND，虽然降低了转换过程中的功耗，但是功耗依然很高，仍有很大改进空间。
发明内容
本发明的目的是克服现有技术的缺陷，提出一种采用高位拆分低位补偿的SARADC低功耗的电容阵列及其开关策略，显著地降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。
为实现以上技术目的，本发明的技术方案是：一种低功耗的SAR ADC电容阵列，其特征在于：包括P端高位拆分电容、N端高位拆分电容、P端次高位电容阵列、N端次高位电容阵列、P端低位补偿电容和N端低位拆分电容；所述P端高位拆分电容、P端次高位电容阵列和P端低位补偿电容的上极板均通过开关KP连接比较器的正向输入VIP；所述N端高位拆分电容、N端次高位电容阵列和N端低位拆分电容的上极板均通过开关KN连接比较器反向输入VIN；所述P端高位拆分电容的下极板连接控制开关SMP1、SMP2，所述P端次高位电容阵列的下极板连接控制开关SPn-3……SP1；所述N端高位拆分电容的下极板连接控制开关SMN1、SMN2，所述N端次高位电容阵列的下极板连接控制开关SNn-3……SN1；
所述P端低位补偿电容包括P端第一低位补偿电容和P端第二低位补偿电容，所述P端第一低位补偿电容的上极板通过开关SPa连接比较器的正向输入VIP，下极板接参考电压GND端，所述P端第二低位补偿电容上极板接比较器的正向输入VIP，下极板接参考电压VREF；所述N端低位补偿电容包括N端第一低位补偿电容和N端第二低位补偿电容，所述N端第一低位补偿电容的上极板通过开关SNa连接比较器的反向输入VIN，下极板接参考电压GND端，所述N端第二低位补偿电容上极板接比较器的反向输入VIN，下极板接参考电压VREF。
进一步地，所述P端高位拆分电容由电容CMP1和电容CMP2并联组成，所述N端高位拆分电容由电容CMN1和电容CMN2并联组成，所述P端次高位电容阵列由电容CP1、CP2……CPn-4、CPn-3并联构成的二进制电容阵列，N端高位拆分电容所述N端次高位电容阵列由电容CN1、CN2……CNn-4、CNn-3并联构成的二进制电容阵列，所述P端低位补偿电容的P端第一低位补偿电容由电容Ca1和电容Ca2串联组成，P端第二低位补偿电容由电容C01和电容C02串联组成，所述N端低位拆分电容的N端第一低位补偿电容由电容Cb1和电容Cb2串联组成，N端第二低位补偿电容由电容C03和电容C04串联组成。
进一步地，所述P端第二低位补偿电容的电容C01和电容C02间通过开关SP0连接参考电压VREF，所述N端第二低位补偿电容的电容C03和C04间通过开关SN0连接参考电压VREF。
进一步地，所述电容CMP1= CMP2= CMN1= CMN2= 2n-4C；所述电容CNn-3= 2CNn-4= 2n-4CN1=CPn-3= 2CPn-4= 2n-4CP1= 2n-4C；所述电容Ca1= Ca2= C01= C02= Cb1= Cb2= C03 = C04= C；其中n为SAR ADC的位数，C为单位电容。
进一步地，所述控制开关SMP1、SMP2、SMN1、SMN2 ，控制开关SPn-3……SP1及控制开关SNn-3……SN1均连接参考电压VREF或接参考电压GND端。
为了进一步实现以上技术目的，本发明还提出一种低功耗的SAR ADC电容阵列的开关切换方法，其特征在于，包括如下步骤：
步骤一. 采样阶段：将开关KP、KN、SP0，SN0闭合，开关SPa和SNa断开，将控制开关SP1……SPn-3、SN1……SNn-3连接参考电压VREF端，控制开关SMP1、SMP2、SMN1、SMN2连接参考电压GND端；
所述P端高位拆分电容、P端次高位电容阵列和P端低位补偿电容的上极板均通过开关KP连接比较器的正向输入VIP进行采样；所述N端高位拆分电容、N端次高位电容阵列和低位补偿电容的上极板均通过开关KN连接比较器反向输入VIN进行采样；
步骤二. 第一次比较阶段：采样结束后，所述开关KP、KN断开；将采样得到的信号进行第一次比较，得到最高位MSB的值；若VIP端电压大于VIN端电压，则MSB位置1；若VIN端电压大于VIP端电压，则MSB位置0；
步骤三. 第二次比较阶段：根据第一次的比较结果分为两种情况：
第一次比较结果为1：将所述N端高位拆分电容下极板从参考电压GND端切换到参考电压VREF端，此时，VIN端的电压值将提高1/2VREF，然后再比较VIP与VIN两端的电压，得到MSB-1位值；若VIP端电压大于VIN端电压，则MSB-1位置1；若VIN端电压大于VIP端电压，则MSB-1位置0；
②第一次比较结果为0：将所述P端高位拆分电容下极板从参考电压GND端切换到参考电压VREF，此时，VIP的电压值将提高1/2VREF，然后再比较VIP与VIN两端电压，得到MSB-1位值；若VIP端电压大于VIN端电压，则MSB-1位置1；若VIN端电压大于VIP端电压，则MSB-1位置0；
步骤四. 第三次比较阶段：根据前两次的比较结果分为四种情况：
①第一次比较结果为1、第二次比较结果为1：将所述P端次高位电容阵列中的电容CPn-3下极板从参考电压VREF切换到参考电压GND，在此过程中VIP的电压值将减小1/4VREF，然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
②第一次比较结果为1、第二次比较结果为0：将所述P端高位拆分电容中的电容CMP1下极板从参考电压GND切换到参考电压VREF，在此过程中VIP的电压值将提高1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
第一次比较结果为0、第二次比较结果为0：将所述N端次高位电容阵列中的电容CNn-3下极板从参考电压VREF切换到参考电压GND，在此过程中VIN的电压值将减小1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
第一次比较结果为0、第二次比较结果为1：将所述N端高位拆分电容中的电容CMN1下极板从参考电压GND切换到参考电压VREF，在此过程中VIN的电压值将提高1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
步骤五. 第i次比较阶段，其中i大于等于4小于等于n-1：根据i-1次的比较结果分为两种情况：
①第i-1次比较结果为1：将所述P端次高位电容阵列中的电容CPn-i+1下极板从参考电压VREF切换到参考电压GND，在此过程中VIP的电压值将减小2i-1VREF；然后再比较VIP与VIN两端电压，得到MSB-i+1位值，若VIP端电压大于VIN端电压，则MSB-i+1位置1；若VIN端电压大于VIP端电压，则MSB-i+1位置0；
②第i-1次比较结果为0：将所述N端次高位电容阵列（4）中的电容CN n-i+1下极板从参考电压VREF切换到参考电压GND，在此过程中VIN的电压值将减小2i-1VREF；然后再比较VIP与VIN两端电压，得到MSB-i+1位值，若VIP端电压大于VIN端电压，则MSB-i+1位置1；若VIN端电压大于VIP端电压，则MSB-i+1位置0；
步骤六. 第n次比较阶段：根据第n-1次比较结果分为两种情况：
①第n-1次比较结果为1：将开关SPa闭合，SP0断开，此时，VIP的电压值将减小1/2n- 1VREF；比较VIP与VIN两端电压，得到最低位LSB值，若VIP端电压大于VIN端电压，则LSB位置1；若VIN端电压大于VIP端电压，则LSB位置0；
②第n-1次比较结果为0：将开关SNa闭合，SN0断开，此时，VIP的电压值将减小1/2n- 1VREF；然后再比较VIP与VIN两端电压，得到LSB位值，若VIP端电压大于VIN端电压，则LSB位置1；若VIN端电压大于VIP端电压，则LSB位置0。
进一步地，在步骤一的采样阶段中，所述P端低位补偿电容只包括P端第二低位补偿电容，所述P端第二低位补偿电容只包括电容C01，所述N端低位补偿电容只包括N端第二低位补偿电容，所述N端第二低位补偿电容只包括电容C03；
进一步地，在步骤六中的第n次比较阶段中，所述P端低位补偿电容由电容C01、C02、Ca1、Ca2串联构成，且P端第一低位补偿电容的一端接参考电压GND，另一端与P端第二低位补偿电容的一端串接，同时接入比较器的正向输入VIP端，P端第二低位补偿电容的另一端接参考电压VREF；
所述N端低位补偿电容由电容C03、C04、Cb1、Cb2串联构成，且N端第一低位补偿电容的一端接参考电压GND，另一端与N端第二低位补偿电容的一端串接，同时接入比较器的反向输入VIN端，N端第二低位补偿电容的另一端接参考电压VREF。
与现有技术相比，本发明具有以下优点：
1）本发明通过把高位电容拆分为两个与次位电容阵列中的最高位电容容值大小相同的电容并联，并在采样阶段P端高位拆分电容和N端高位拆分电容下极板均连接参考电压GND，并与所提的新型开关时序相结合，使得在前两次的比较过程中差分电容阵列没有产生能耗，同时可以降低第三次比较过程消耗的功耗；在后续的每一次比较过程中，只存在P端或N端两者之中一侧的开关切换变化，因此只有一端的电容阵列（P端或N端）存在能耗，显著地降低了转换过程中差分电容阵列的功耗；
2）本发明在P端和N端的末端分别引入两组低位补偿电容，通过在最后一次比较阶段分别把开关SPa 和SNa 闭合，开关SP0、SN0断开，根据电荷守恒原理，在不引入1/2VREF参考基准的情况下，实现了比较器两端电压的逐次逼近，明显降低了转换过程中差分电容阵列的功耗；
3）对于n位SAR ADC，采用单调型开关切换方法的差分电容阵列的电容总量为2n+ 1C；而采用本发明提出的开关切换方法的差分电容阵列的电容总量仅为2n-1C，因此，本发明提出的差分电容阵列面积极大地减小；同时由于MSB位电容拆分为两个与次位电容阵列中的最高位电容容值大小相同的电容并联，MSB位电容值也大大减小，由于大电容充电而带来的带宽问题也将得到缓解，因此具有高速、面积小和低功耗的优点。
附图说明
图1为传统基于单调型开关切换策略的SAR ADC差分电容阵列结构示意图。
图2为本发明的SAR ADC差分电容阵列结构示意图。
图3为本发明实例4-bit SAR ADC开关切换方法示意图。
图4为图3中A分支的开关切换方法示意图。
图5为图3中B分支的开关切换方法示意图。
图6为图3中C分支的开关切换方法示意图。
图7为图3中D分支的开关切换方法示意图。
图8为本发明与图1单调型开关切换策略的能耗曲线对比分布图。
附图标记说明：1—P端高位拆分电容； 2—N端高位拆分电容；3—P端次高位电容阵列；4—N端次高位电容阵列； 5—P端低位补偿电容；6—N端低位拆分电容。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明，以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，一种低功耗的SAR ADC电容阵列，包括P端高位拆分电容1、N端高位拆分电容2、P端次高位电容阵列3、N端次高位电容阵列4、P端低位补偿电容5和N端低位拆分电容6；所述P端高位拆分电容1、P端次高位电容阵列3和P端低位补偿电容5的上极板均通过开关KP连接比较器的正向输入VIP；所述N端高位拆分电容2、N端次高位电容阵列4和N端低位拆分电容6的上极板均通过开关KN连接比较器反向输入VIN；所述P端高位拆分电容1的下极板连接控制开关SMP1、SMP2，所述P端次高位电容阵列3的下极板连接控制开关SPn-3……SP1；所述N端高位拆分电容2的下极板连接控制开关SMN1、SMN2，所述N端次高位电容阵列4的下极板连接控制开关SNn-3……SN1；
所述P端低位补偿电容5包括P端第一低位补偿电容和P端第二低位补偿电容，所述P端第一低位补偿电容的上极板通过开关SPa连接比较器的正向输入VIP，下极板接参考电压GND端，所述P端第二低位补偿电容上极板接比较器的正向输入VIP，下极板接参考电压VREF；所述N端低位补偿电容6包括N端第一低位补偿电容和N端第二低位补偿电容，所述N端第一低位补偿电容的上极板通过开关SNa连接比较器的反向输入VIN，下极板接参考电压GND端，所述N端第二低位补偿电容上极板接比较器的反向输入VIN，下极板接参考电压VREF。
所述P端高位拆分电容1由电容CMP1和电容CMP2并联组成，所述N端高位拆分电容2由电容CMN1和电容CMN2并联组成，所述P端次高位电容阵列3由电容CP1、CP2……CPn-4、CPn-3并联构成的二进制电容阵列，N端高位拆分电容2所述N端次高位电容阵列4由电容CN1、CN2……CNn-4、CNn-3并联构成的二进制电容阵列，所述P端低位补偿电容5的P端第一低位补偿电容由电容Ca1和电容Ca2串联组成，P端第二低位补偿电容由电容C01和电容C02串联组成，所述N端低位拆分电容6的N端第一低位补偿电容由电容Cb1和电容Cb2串联组成，N端第二低位补偿电容由电容C03和电容C04串联组成。
所述P端第二低位补偿电容的电容C01和电容C02间通过开关SP0连接参考电压VREF，所述N端第二低位补偿电容的电容C03和C04间通过开关SN0连接参考电压VREF。
所述电容CMP1= CMP2= CMN1= CMN2= 2n-4C；所述电容CNn-3= 2CNn-4= 2n-4CN1= CPn-3=2CPn-4= 2n-4CP1= 2n-4C；所述电容Ca1= Ca2= C01= C02= Cb1= Cb2= C03= C04= C；其中n为SARADC的位数，C为单位电容。
所述控制开关SMP1、SMP2、SMN1、SMN2 ，控制开关SPn-3……SP1及控制开关SNn-3……SN1均连接参考电压VREF或接参考电压GND端。
实施例1以下以4位SAR ADC的开关切换方法为例进行说明，即差分电容阵列中高位拆分电容CMP2与CMP1并联，CMN2与CMN1并联，次高位电容阵列只包括CP1和CN1，低位补偿电容Ca1、Ca2、C01、C02和Cb1、Cb2、C03、C04，其中CMP2= CMP1= CMN2= CMN1=CP1= CN1= Ca1= Ca2= C01= C02=Cb1=Cb2=C03=C04=C，其中C为单位电容；
一种4位SAR ADC电容阵列的开关切换方法，包括如下步骤：
如图3所示，采样阶段：所述开关KP、KN、SP0，SN0闭合，所述开关SPa和SNa断开，所述开关SP1、SN1连接所述参考电压VREF端，所述开关SMP1、SMP2、SMN1、SMN2连接参考电压GND端，所述P端高位拆分电容1、P端次高位电容阵列3和P端低位补偿电容5的电容C01的上极板通过开关KP连接比较器正向输入VIP进行采样；所述N端高位拆分电容2、N端次高位电容阵列4和N端低位补偿电容6的电容C01上极板通过开关KN连接比较器反向输入VIN进行采样；
此时，所述P端低位补偿电容5只包括P端第二低位补偿电容，所述P端第二低位补偿电容只包括电容C01，所述N端低位补偿电容6只包括N端第二低位补偿电容，所述N端第二低位补偿电容只包括电容C03；
第一次比较阶段：采样结束后，开关KP、KN断开；采样得到的信号进行第一次比较，得到MSB位值；若VIP 1端电压大于VIN 1端电压，则MSB位置1；若VIN 1端电压大于VIP 1端电压，则MSB位置0；此过程不需要切换电容两端的开关，不消耗功耗；
第二次比较阶段：根据第一次的比较结果分为两种情况：
①第一次比较结果为1：将所述N端高位拆分电容2的电容CMN1 和CMN2下极板从参考电压GND端切换到参考电压VREF，在此过程中VIN 2的电压值将提高1/2VREF，比较VIP 2与VIN 2两端电压得到次高位MSB-1；若VIP 2端电压大于VIN 2端电压，则MSB-1位置1；若VIN 2端电压大于VIP 2端电压，则MSB-1位置0；由于占1/2比重的电容CMN1、CMN2下极板一侧电压切换至VREF，根据电荷守恒原理，1/2比重的电容CMN1、CMN2两端电压差增大，1/2比重的电容CN1、C03两端电压差减小相同的数值，在此过程中，开关切换功耗为0；
②第一次比较结果为0：将所述P端高位拆分电容1的电容CMP1 和CMP2下极板从参考电压GND端切换到参考电压VREF，在此过程中VIP 2的电压值将提高1/2VREF，比较VIP 2与VIN 2两端电压，得到MSB-1位值；若VIP 2端电压大于IN 2端电压，则MSB-1位置1；若IN 2端电压大于VIP 2端电压，则MSB-1位置0；由于占1/2比重的电容CMP1、CMP2下极板一侧电压切换至VREF，根据电荷守恒原理，1/2比重的电容CMP1、CMP2两端电压差增大，1/2比重的电容CP1、C01两端电压差减小相同的数值，在此过程中，开关切换功耗为0；
第三次比较阶段：根据前两次的比较结果分为四种情况：
如图3-A分支过程，若第一次比较结果为1、第二次比较结果为1：将所述P端次高位电容阵列3中的电容CP1下极板从参考电压VREF切换到参考电压GND，在此过程中VIP 3端的电压值将减小1/4VREF，比较VIP 3与VIN 3两端电压，得到MSB-2位值，若VIP 3端电压大于VIN 3端电压，则MSB-2位置1；若IN 3端电压大于VIP 3端电压，则MSB-2位置0；在此过程中，开关切换功耗为1/4CVREF 2；
如图3-B分支过程，若第一次比较结果为1、第二次比较结果为0：将所述P端高位拆分电容1中的电容CMP1下极板从参考电压GND切换到参考电压VREF，在此过程中VIP 3的电压值将提高1/4VREF；比较VIP 3与VIN 3两端电压，得到MSB-2位值，若VIP 3端电压大于VIN 3端电压，则MSB-2位置1；若VIN 3端电压大于VIP 3端电压，则MSB-2位置0；在此过程中，开关切换功耗为1/4CVREF 2；
如图3-C分支过程，若第一次比较结果为0、第二次比较结果为0：将所述N端次高位电容阵列4中的电容CN1下极板从参考电压VREF切换到参考电压GND，在此过程中VIN 3的电压值将减小1/4 VREF；比较VIP 3与VIN 3两端电压，得到MSB-2位值，若VIP 3端电压大于VIN 3端电压，则MSB-2位置1；若VIN 3端电压大于VIP 3端电压，则MSB-2位置0；在此过程中，开关切换功耗为1/4CVREF 2；
如图3-D分支过程，若第一次比较结果为0、第二次比较结果为1：将所述N端高位拆分电容2中的电容CMN1下极板从参考电压GND切换到参考电压VREF，在此过程中VIN 3的电压值将提高1/4 VREF；比较VIP 3与VIN 3两端电压，得到MSB-2位值，若VIP 3端电压大于VIN 3端电压，则MSB-2位置1；若VIN 3端电压大于VIP 3端电压，则MSB-2位置0；在此过程中，开关切换功耗为1/4CVREF 2；
如图4所示，A分支的第四次比较阶段：根据第三次的比较结果分为2种情况：
①第三次比较结果为1：将所述开关SPa闭合，SP0断开，P端低位补偿电容5由两组串联的电容C01、C02和Ca1、Ca2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIP 4的电压值将减小1/8VREF；比较VIP 4与VIN 4两端电压，得到LSB位值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为1/16CVREF 2；
②第三次比较结果为0：将所述开关SNa闭合，SN0断开，N端低位补偿电容6由两组串联的电容C03、C04和Cb1、Cb2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIN 4的电压值将减小1/8VREF；比较VIP 4与VIN 4两端电压得到LSB位值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为7/16 CVREF 2。
如图5所示，B分支的第四次比较阶段：根据第三次的比较结果分为2种情况：
①第三次比较结果为1：将所述开关SPa闭合，SP0断开，P端低位补偿电容由两组串联的电容C01、C02和Ca1、Ca2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIP 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压，得到LSB值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为5/16 CVREF 2；
②第三次比较结果为0：将所述开关SNa闭合，SN0断开，N端低位补偿电容由两组串联的电容C03、C04和Cb1、Cb2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIN 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压，得到LSB位值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为7/16 CVREF 2。
如图6所示，C分支的第四次比较阶段：根据第三次的比较结果分为2种情况：
①第三次比较结果为1：将所述开关SPa闭合，SP0断开，P端低位补偿电容由两组串联的电容C01、C02和Ca1、Ca2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIP 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压得到LSB位值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为5/16CVREF 2；
②第三次比较结果为0：将所述开关SNa闭合，SN0断开，N端低位补偿电容由两组串联的电容C03、C04和Cb1、Cb2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIN 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压得到最低位LSB；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为3/16 CVREF 2。
如图7所示，D分支的第四次比较阶段：根据第三次的比较结果分为2种情况：
①第三次比较结果为1：将所述开关SPa闭合，SP0断开，P端低位补偿电容由两组串联的电容C01、C02和Ca1、Ca2构成，此时1/2C第一低位的补偿电容接地，1/2C第二低位补偿电容接VREF；在此过程中VIP 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压得到LSB位值；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为7/16 CVREF 2；
②第三次比较结果为0：将所述开关SNa闭合，SN0断开，N端低位补偿电容由两组串联的电容C03、C04和Cb1、Cb2构成，此时1/2C的第一低位补偿电容接地，1/2C的第二低位补偿电容接VREF；在此过程中VIN 4的电压值将减小1/8 VREF；比较VIP 4与VIN 4两端电压得到最低位LSB；若VIP 4端电压大于VIN 4端电压，则LSB位置1；若VIN 4端电压大于VIP 4端电压，则LSB位置0；在此过程中，开关切换功耗为5/16 CVREF 2。
如图8所示，以10 bit SAR ADC为例，与图1单调型开关策略SAR ADC的功耗分布相比，本发明提出的采用高位拆分低位补偿的电容阵列及其开关切换方法的功耗明显的低于单调型开关切换策略的功耗。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (4)

1.一种低功耗的SAR ADC电容阵列，其特征在于：包括P端高位拆分电容（1）、N端高位拆分电容（2）、P端次高位电容阵列（3）、N端次高位电容阵列（4）、P端低位补偿电容（5）和N端低位拆分电容（6）；所述P端高位拆分电容（1）、P端次高位电容阵列（3）和P端低位补偿电容（5）的上极板均通过开关KP连接比较器的正向输入VIP；所述N端高位拆分电容（2）、N端次高位电容阵列（4）和N端低位拆分电容（6）的上极板均通过开关KN连接比较器反向输入VIN；所述P端高位拆分电容（1）的下极板连接控制开关SMP1、SMP2，所述P端次高位电容阵列（3）的下极板连接控制开关SPn-3……SP1；所述N端高位拆分电容（2）的下极板连接控制开关SMN1、SMN2，所述N端次高位电容阵列（4）的下极板连接控制开关SNn-3……SN1；
所述P端低位补偿电容（5）包括P端第一低位补偿电容和P端第二低位补偿电容，所述P端第一低位补偿电容的上极板通过开关SPa连接比较器的正向输入VIP，下极板接参考电压GND端，所述P端第二低位补偿电容上极板接比较器的正向输入VIP，下极板接参考电压VREF；所述N端低位拆分电容（6）包括N端第一低位补偿电容和N端第二低位补偿电容，所述N端第一低位补偿电容的上极板通过开关SNa连接比较器的反向输入VIN，下极板接参考电压GND端，所述N端第二低位补偿电容上极板接比较器的反向输入VIN，下极板接参考电压VREF；
所述P端高位拆分电容（1）由电容CMP1和电容CMP2并联组成，所述N端高位拆分电容（2）由电容CMN1和电容CMN2并联组成，所述P端次高位电容阵列（3）由电容CP1、CP2……CPn-4、CPn-3并联构成的二进制电容阵列，N端高位拆分电容（2）所述N端次高位电容阵列（4）由电容CN1、CN2……CNn-4、CNn-3并联构成的二进制电容阵列，所述P端低位补偿电容（5）的P端第一低位补偿电容由电容Ca1和电容Ca2串联组成，P端第二低位补偿电容由电容C01和电容C02串联组成，所述N端低位拆分电容（6）的N端第一低位补偿电容由电容Cb1和电容Cb2串联组成，N端第二低位补偿电容由电容C03和电容C04串联组成；
所述P端第二低位补偿电容的电容C01和电容C02间通过开关SP0连接参考电压VREF，所述N端第二低位补偿电容的电容C03和C04间通过开关SN0连接参考电压VREF；
所述电容CMP1= CMP2= CMN1= CMN2= 2n-4C；所述电容CNn-3= 2CNn-4= 2n-4CN1= CPn-3=
2CPn-4= 2n-4CP1= 2n-4C；所述电容Ca1= Ca2= C01= C02= Cb1= Cb2= C03= C04= C；其中n为SARADC的位数，C为单位电容；
所述控制开关SMP1、SMP2、SMN1、SMN2 ，控制开关SPn-3……SP1及控制开关SNn-3……SN1均连接参考电压VREF或接参考电压GND端。
2.一种低功耗的SAR ADC电容阵列的开关切换方法，利用权利要求1所述的低功耗的SAR ADC电容阵列，其特征在于，包括如下步骤：
步骤一. 采样阶段：将开关KP、KN、SP0，SN0闭合，开关SPa和SNa断开，将控制开关SP1……SPn-3、SN1……SNn-3连接参考电压VREF端，控制开关SMP1、SMP2、SMN1、SMN2连接参考电压GND端；
所述P端高位拆分电容（1）、P端次高位电容阵列（3）和P端低位补偿电容（5）的上极板均通过开关KP连接比较器的正向输入VIP进行采样；所述N端高位拆分电容（2）、N端次高位电容阵列（4）和N端低位拆分电容（6）的上极板均通过开关KN连接比较器反向输入VIN进行采样；
步骤二. 第一次比较阶段：采样结束后，所述开关KP、KN断开；将采样得到的信号进行第一次比较，得到最高位MSB的值；若VIP端电压大于VIN端电压，则MSB位置1；若VIN端电压大于VIP端电压，则MSB位置0；
步骤三. 第二次比较阶段：根据第一次的比较结果分为两种情况：
①第一次比较结果为1：将所述N端高位拆分电容（2）下极板从参考电压GND端切换到参考电压VREF端，此时，VIN端的电压值将提高1/2VREF，然后再比较VIP与VIN两端的电压，得到MSB-1位值；若VIP端电压大于VIN端电压，则MSB-1位置1；若VIN端电压大于VIP端电压，则MSB-1位置0；
②第一次比较结果为0：将所述P端高位拆分电容（1）下极板从参考电压GND端切换到参考电压VREF，此时，VIP的电压值将提高1/2VREF，然后再比较VIP与VIN两端电压，得到MSB-1位值；若VIP端电压大于VIN端电压，则MSB-1位置1；若VIN端电压大于VIP端电压，则MSB-1位置0；
步骤四. 第三次比较阶段：根据前两次的比较结果分为四种情况：
①第一次比较结果为1、第二次比较结果为1：将所述P端次高位电容阵列（3）中的电容CPn-3下极板从参考电压VREF切换到参考电压GND，在此过程中VIP的电压值将减小1/4VREF，然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
②第一次比较结果为1、第二次比较结果为0：将所述P端高位拆分电容（1）中的电容CMP1下极板从参考电压GND切换到参考电压VREF，在此过程中VIP的电压值将提高1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
③第一次比较结果为0、第二次比较结果为0：将所述N端次高位电容阵列（4）中的电容CNn-3下极板从参考电压VREF切换到参考电压GND，在此过程中VIN的电压值将减小1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
④第一次比较结果为0、第二次比较结果为1：将所述N端高位拆分电容（2）中的电容CMN1下极板从参考电压GND切换到参考电压VREF，在此过程中VIN的电压值将提高1/4VREF；然后再比较VIP与VIN两端电压，得到MSB-2位值，若VIP端电压大于VIN端电压，则MSB-2位置1；若VIN端电压大于VIP端电压，则MSB-2位置0；
步骤五. 第i次比较阶段，其中i大于等于4小于等于n-1：根据i-1次的比较结果分为两种情况：
①第i-1次比较结果为1：将所述P端次高位电容阵列（3）中的电容CPn-i+1下极板从参考电压VREF切换到参考电压GND，在此过程中VIP的电压值将减小2i-1VREF；然后再比较VIP与VIN两端电压，得到MSB-i+1位值，若VIP端电压大于VIN端电压，则MSB-i+1位置1；若VIN端电压大于VIP端电压，则MSB-i+1位置0；
②第i-1次比较结果为0：将所述N端次高位电容阵列（4）中的电容CN n-i+1下极板从参考电压VREF切换到参考电压GND，在此过程中VIN的电压值将减小2i-1VREF；然后再比较VIP与VIN两端电压，得到MSB-i+1位值，若VIP端电压大于VIN端电压，则MSB-i+1位置1；若VIN端电压大于VIP端电压，则MSB-i+1位置0；
步骤六. 第n次比较阶段：根据第n-1次比较结果分为两种情况：
①第n-1次比较结果为1：将开关SPa闭合，SP0断开，此时，VIP的电压值将减小1/2n-1VREF；比较VIP与VIN两端电压，得到最低位LSB值，若VIP端电压大于VIN端电压，则LSB位置1；若VIN端电压大于VIP端电压，则LSB位置0；
②第n-1次比较结果为0：将开关SNa闭合，SN0断开，此时，VIP的电压值将减小1/2n-1VREF；然后再比较VIP与VIN两端电压，得到LSB位值，若VIP端电压大于VIN端电压，则LSB位置1；若VIN端电压大于VIP端电压，则LSB位置0。
3.如权利要求2所述的一种低功耗的SAR ADC电容阵列的开关切换方法，其特征在于，在步骤一的采样阶段中，所述P端低位补偿电容（5）只包括P端第二低位补偿电容，所述P端第二低位补偿电容只包括电容C01，所述N端低位拆分电容（6）只包括N端第二低位补偿电容，所述N端第二低位补偿电容只包括电容C03。
4.如权利要求2所述的一种低功耗的SAR ADC电容阵列的开关切换方法，其特征在于，在步骤六中的第n次比较阶段中，所述P端低位补偿电容（5）由电容C01、C02、Ca1、Ca2串联构成，且P端第一低位补偿电容的一端接参考电压GND，另一端与P端第二低位补偿电容的一端串接，同时接入比较器的正向输入VIP端，P端第二低位补偿电容的另一端接参考电压VREF；
所述N端低位拆分电容（6）由电容C03、C04、Cb1、Cb2串联构成，且N端第一低位补偿电容的一端接参考电压GND，另一端与N端第二低位补偿电容的一端串接，同时接入比较器的反向输入VIN端，N端第二低位补偿电容的另一端接参考电压VREF。
CN201810921810.9A 2018-08-14 2018-08-14 一种低功耗的sar adc电容阵列及其开关切换方法 Active CN108718197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810921810.9A CN108718197B (zh) 2018-08-14 2018-08-14 一种低功耗的sar adc电容阵列及其开关切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810921810.9A CN108718197B (zh) 2018-08-14 2018-08-14 一种低功耗的sar adc电容阵列及其开关切换方法

Publications (2)

Publication Number Publication Date
CN108718197A CN108718197A (zh) 2018-10-30
CN108718197B true CN108718197B (zh) 2024-03-15

Family

ID=63914469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810921810.9A Active CN108718197B (zh) 2018-08-14 2018-08-14 一种低功耗的sar adc电容阵列及其开关切换方法

Country Status (1)

Country Link
CN (1) CN108718197B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198167B (zh) * 2019-04-17 2021-01-08 西安电子科技大学 一种非对称的sar adc电容开关时序电路及方法
CN110071723A (zh) * 2019-04-29 2019-07-30 电子科技大学 一种用于逐次逼近型模数转换器的伪共模开关方法
CN114499533B (zh) * 2022-01-24 2024-05-31 福州大学 一种用于传感器的低功耗电容阵列及其切换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN106301364A (zh) * 2016-08-25 2017-01-04 东南大学 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN107359876A (zh) * 2017-06-27 2017-11-17 东南大学 适用于双端sar‑adc的dac电容阵列及对应开关切换方法
CN208581221U (zh) * 2018-08-14 2019-03-05 江南大学 一种低功耗的sar adc电容阵列

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159382B2 (en) * 2009-11-27 2012-04-17 Texas Instruments Incorporated Low power converter and shutdown SAR ADC architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN106301364A (zh) * 2016-08-25 2017-01-04 东南大学 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN107359876A (zh) * 2017-06-27 2017-11-17 东南大学 适用于双端sar‑adc的dac电容阵列及对应开关切换方法
CN208581221U (zh) * 2018-08-14 2019-03-05 江南大学 一种低功耗的sar adc电容阵列

Also Published As

Publication number Publication date
CN108718197A (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN108718197B (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
Yousefi et al. An energy-efficient DAC switching method for SAR ADCs
Chen et al. a 9b 100Ms/s 1.46 mW SAR ADC in 65nm CMOS
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
US20120112948A1 (en) Compact sar adc
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN110912558A (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
CN108832928B (zh) 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
Deng et al. A 12-bit 200KS/s SAR ADC with a mixed switching scheme and integer-based split capacitor array
CN105071811A (zh) 一种提高逐次逼近模数转换器dnl/inl的位循环方法
CN112332847A (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
Yazdani et al. An accurate low-power DAC for SAR ADCs
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN208581221U (zh) 一种低功耗的sar adc电容阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant