CN110661530B - 一种模数转换器及其基于码字重组的量化方法 - Google Patents

一种模数转换器及其基于码字重组的量化方法 Download PDF

Info

Publication number
CN110661530B
CN110661530B CN201910813740.XA CN201910813740A CN110661530B CN 110661530 B CN110661530 B CN 110661530B CN 201910813740 A CN201910813740 A CN 201910813740A CN 110661530 B CN110661530 B CN 110661530B
Authority
CN
China
Prior art keywords
module
code word
codeword
binary
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910813740.XA
Other languages
English (en)
Other versions
CN110661530A (zh
Inventor
张中
李靖
吴克军
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Optical Communication Co.,Ltd.
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910813740.XA priority Critical patent/CN110661530B/zh
Publication of CN110661530A publication Critical patent/CN110661530A/zh
Application granted granted Critical
Publication of CN110661530B publication Critical patent/CN110661530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明属于模拟集成电路技术领域，特别涉及一种模拟数字转换器及其基于码字重组的量化方法，以及本发明在量化传感器信号和生物电信号中的应用。本发明将传统逐次逼近模数转换的量化方式转变为量化两个采样点之间的码字之差，对于心电信号(ECG)和脑电信号(EEG)等生物电信号包含大量中低频、幅度变化缓慢的部分，本发明可以大大减少比较器开启的时间和转换周期数，从整体上降低了模数转换器的功耗。

Description

一种模数转换器及其基于码字重组的量化方法
技术领域
本发明属于模拟集成电路技术领域，特别涉及一种模拟数字转换器及其基于码字重组的量化方法，以及本发明在量化传感器信号和生物电信号中的应用。
背景技术
生物电信号在绝大部分时间内，信号幅度变化平缓，不同波段幅度区分明显，具有周期性变化的特征。在量化这类信号时，幅度变化缓慢的部分往往量化出来的高位码字一致，只有少数低位码字有差异。根据这个特点，有文献提出了区间预测算法，传统的区间预测算法将上次量化结果的高几位直接加载到当次量化的高位中，通过冗余切换判断预测是否正确。如果预测正确则只需要将低位码字量化出来，如果预测错误则复位整个电容阵列，按照MSB-first的形式重新量化所有码字。
区间预测技术可以减小模数转换器在量化信号变化幅度较缓的部分时的比较次数和DAC切换次数，大幅度衰减信号低频半部分的量化功耗，使得量化功耗大大较低。但是区间预测算法存在明显的缺点。预测区间算法跟预测码字的位置相关，当输入信号采样点位于预测区间之外但较为接近预测区间时，前后两次采样的信号幅度变化仍然很小，但该区间预测算法会判断预测错误，并重新量化所有码字，造成了能量的浪费。
发明内容
本发明为了克服区间预测算法对小幅度变化的采样点不必要的能量损耗，实现模数转换器对信号的中低频部分更低功耗的量化，提出了一种模数转换器及其基于码字重组的量化方法，保证了信号的中低频部分量化都能在较少的周期数完成，具有较低的功耗。
本发明的技术方案为：
一种模数转换器，包括DAC模块101、比较器模块102，预测判断模块103、二进制码产生模块104、预测码字模块105、切换控制模块106和码字重组模块107。
如附图1所示，所述DAC模块101对输入信号采样，其差分输出端连接比较器模块102的差分输入端。
DAC模块如附图2所示，包括两组基于共模电压复位的N(为DAC的分辨率)位二进制开关电容阵列以及第一冗余电容CR1和第二冗余电容CR2，按权重由高到低给开关电容阵列中除2个冗余电容外的N个量化电容编号为C1、C2、C3、……、CN；所述第一冗余电容CR1与量化电容CN的电容值相等，第二冗余电容CR2与量化电容CN-1的电容值相等；第一冗余电容CR1和第二冗余电容CR2依次连接在量化电容CN之后。
DAC模块中的电容上极板连接共模电压，下极板通过开关阵列分别连接输入信号、共模电压、参考高电压和参考地电压；所述参考高电压和参考地电压均为模数转换器的参考电压，所述共模电压的电压值为参考高电压的电压值的一半。
所述比较器模块102的输出端连接预测判断模块103的输入端，其时钟控制端连接预测判断模块103的第一输出端。
所述预测判断模块103共有两个输出端，其第二输出端连接二进制码产生模块104的输入端，同时第二输出端连接码字重组模块107的第三输入端。
所述二进制码产生模块104的第一输出端连接预测码字模块105的输入端，其第二输出端连接码字重组模块107的第一输入端。
所述预测码字模块105的第一输出端连接切换控制模块106的输入端，其第二输出端连接码字重组模块107的第二输入端。
所述切换控制模块106的输出端连接DAC模块101的输入端，控制DAC模块101的电容切换。
所述码字重组模块107的输出端打出量化码字。
基于码字重组的量化方法是在所述模数转换器的量化过程中进行预测码字的自适应调整，包括如下步骤：
步骤一、将模数转换器上电复位，DAC模块101采样保持，所有N个量化电容和两个冗余电容(CR1和CR2)的下极板连接输入信号，所有N个量化电容和两个冗余电容(CR1和CR2)的上极板连接共模电平；
步骤二、将N个量化电容和两个冗余电容(CR1和CR2)的上极板与共模电平断开，下极板与输入信号断开，同时复位到共模电平。预测码字模块105将上一次量化的全部码字加载到切换控制模块106中，控制DAC模块切换；比较器模块102进行第一次比较并产生第一个比较结果b0，根据第一比较结果b0切换第一冗余电容CR1。如果b0为1，则将第一冗余电容CR1由共模电平切换至参考地电压；如果b0为0，则将第一冗余电容CR1由共模电平切换至参考高电压。切换之后比较器模块102对DAC模块的输出信号进行第二次比较产生第二个比较结果b1；
步骤三、比较步骤二的两次比较结果：
若b0≠b1，则预测正确，N位码字通过码字重组模块打出，完成本次量化，同时预测判断模块103产生复位信号，复位比较器和数字逻辑；
若b0＝b1，则根据第二比较结果b1切换第二冗余电容CR2，切换之后比较器模块102对DAC模块的输出信号进行第三次比较并产生第三个比较结果b2。
步骤四、比较第二比较结果b1和第三比较结果b2：
当预测码字判定的切换方向一致时，二进制码字产生模块将以二进制增大的方式寻找采样点所在区间；直到预测码字判定的切换方向反转，二进制码字产生模块将以二进制减小的方式重组新的预测码字和最终的输出码字，直到二进制码字产生模块产生二进制码0…01。
若b1≠b2，则预测正确，此时根据第三比较结果b2调整预测区间，并通过上述码字重组模块107打出调整后的预测区间对应的数字码字，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b1＝b2，则预测码字需要继续搜寻，码字产生模块104产生二进制搜寻码字00…10；
若b1＝b2＝0，则在原预测码字基础上减去所述码字产生模块104产生二进制搜寻码字00…10，形成新的预测码字指导切换控制模块106控制DAC模块切换，比较器模块102进行第四次比较并产生第四个比较结果b3；若b3≠b2，则表明输入信号在原预测码字减去00…10和原预测码字减去00…11这两个码字区间中，此时在新的预测码字加上码字产生模块104产生二进制搜寻码字00…01，形成新的预测码字指导切换控制模块106控制DAC模块切换，比较器模块102进行第四次比较并产生第五个比较结果b4；若b3＝b4，则输出码字为新的预测码字减去00…01；若b3≠b4，则输出码字为新的预测码字减去00…10，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b1＝b2＝1，则在原预测码字基础上加上码字产生模块104产生二进制搜寻码字00…10，形成新的预测码字指导切换控制模块106控制DAC模块切换，比较器模块102进行第四次比较并产生第四个比较结果b3；若b3≠b2，则表明输入信号在原预测码字加上00…10和原预测码字加上00…11这两个码字区间中，此时在新的预测码字减去码字产生模块104产生二进制搜寻码字00…01，形成新的预测码字指导切换控制模块106控制DAC模块切换，比较器模块102进行第四次比较并产生第五个比较结果b4；若b3＝b4，则输出码字为新的预测码字加上00…10；若b3≠b4，则输出码字为新的预测码字加上00…01，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b3＝b2，且b1＝b2＝0，则在新的预测码字基础上减去码字产生模块104产生二进制搜寻码字00…100，形成新的预测码字指导切换控制模块106控制DAC模块切换，比较器模块102进行第五次比较并产生第五个比较结果b4，直到比较结果与前面的量化码字不同，则码字产生模块104按照二进制减小的方式指导DAC模块101回切，找到输入信号所在码字区间；
若b3＝b2，且b1＝b2＝1，则在新的预测码字基础上加上码字产生模块104产生二进制搜寻码字00…100，形成新的预测码字指导所述切换控制模块106控制DAC模块切换，比较器模块102进行第五次比较并产生第五个比较结果b4，直到比较结果与前面的量化码字不同，则码字产生模块104按照二进制减小的方式指导DAC模块101回切，找到输入信号所在码字区间。
本发明将传统逐次逼近模数转换的量化方式转变为量化两个采样点之间的码字之差，对于心电信号(ECG)和脑电信号(EEG)等生物电信号包含大量中低频、幅度变化缓慢的部分，本发明可以大大减少比较器开启的时间和转换周期数，从整体上降低了模数转换器的功耗。
附图说明
图1为本发明模数转换器的系统框图；
图2为本发明电容阵列中量化电容和冗余电容示意图；
图3为实施例中二进制冗余电容阵列的示意图；
图4为预测高五位时几种采样点的转换示意图。
具体实施方式
结合附图，通过实施例进一步说明本发明。
如图3所示为实施例中DAC模块的电路示意图，每组电容阵列包括5个量化电容以及第一冗余电容CR1和第二冗余电容CR2，按权重由高到低的顺序给所述DAC电路图的5个量化电容编号为C1、C2、…、C5，第一冗余电容CR1与量化电容C5的电容值相等，第二冗余电容CR2与量化电容C4电容值相等。第一冗余电容CR1和第二冗余电容CR2依次排列在量化电容C5之后。两组DAC阵列的量化电容和冗余电容分别连接在比较器模块的正向输入端和负向输入端，下极板通过开关阵列分别连接输入信号、共模电压、参考高电压和参考地电压，其中共模电压是参考高电压值的一半。
基于本发明提供的模数转换器，本发明提出了一种基于码字重组的量化方法，在量化过程中，不断更新预测码字，直到比较结果反转，码字产生模块反切，最终找到输入信号所在码字区间。
如图4所示，假如上一个采样点五位量化电容得到的码值为10110，接下来采样点VIN1也在这个预测区间中，则：
DAC P端：
Figure BDA0002185767030000041
DAC N端：
Figure BDA0002185767030000042
所以
Figure BDA0002185767030000051
如果VIN1比预测码字形成的参考电平小，此时输出码字b0＝0，同时这个码字指导第一个冗余电容CR1的切换，则
DAC P端：
Figure BDA0002185767030000052
DAC N端：
Figure BDA0002185767030000053
所以
Figure BDA0002185767030000054
如果VIN1比预测码字形成的参考电平大，此时输出码字b1＝1，两次比较结果不同表示采样点VIN1在上一个采样点所在的码字区间内，即10110，此时保持原始预测码字不变，最后的输出码字也为10110。
假如上一个采样点五位量化电容得到的码值为10110，接下来采样点VIN2在如图4的位置，则：
DAC P端：
Figure BDA0002185767030000055
DAC N端：
Figure BDA0002185767030000056
所以
Figure BDA0002185767030000057
如果VIN2比预测码字形成的参考电平小，此时输出码字b0＝0，同时这个码字指导第一个冗余电容CR1的切换，则
DAC P端：
Figure BDA0002185767030000058
DAC N端：
Figure BDA0002185767030000059
所以
Figure BDA0002185767030000061
如果采样点VIN2比预测区间底端的参考电压小，此时输出码字b1＝0，同时这个码字指导第二个冗余电容CR2的切换，则：
DAC P端：
Figure BDA0002185767030000062
DAC N端：
Figure BDA0002185767030000063
所以
Figure BDA0002185767030000064
如果采样点VIN2比预测区间相邻的码字区间底端对应的参考电压大，此时输出码字b2＝1，同时判定此次量化结束，并将原始预测码字从10110改变为10101，最后输出码字也为10101。
假如上一个采样点五位量化电容得到的码值为10110，接下来采样点V′IN1在如图4的位置，则：
DAC P端：
Figure BDA0002185767030000065
DAC N端：
Figure BDA0002185767030000066
所以
如果V′IN1比预测码字形成的参考电平大，此时输出码字b0＝1，同时这个码字指导第一个冗余电容CR1的切换，则
DAC P端：
Figure BDA0002185767030000067
DAC N端：
Figure BDA0002185767030000068
所以
Figure BDA0002185767030000069
如果采样点V′IN1比预测区间顶端的参考电压大，此时输出码字b1＝1，同时这个码字指导第二个冗余电容CR2的切换，则：
DAC P端：
Figure BDA0002185767030000071
DAC N端：
Figure BDA0002185767030000072
所以
Figure BDA0002185767030000073
如果采样点V′IN1比预测区间相邻的码字区间顶端对应的参考电压大，此时输出码字b2＝1，同时初始预测码字加上二进制码字产生模块产生的二进制码00010，形成新的预测码字11000，则：
DAC P端：
Figure BDA0002185767030000074
DAC N端：
Figure BDA0002185767030000075
所以
Figure BDA0002185767030000076
由于冗余电容没有复位，新的预测码字11000对应的参考电压在码字区间11001的顶端。如果采样点V′IN1比码字区间11001顶端对应的参考电压小，此时输出码字b3＝0，切换方向反转说明V′IN1所在的码字区间只可能是11001或者11000。同时在新的预测码字上减去二进制码字产生模块产生的二进制码00001，形成新的预测码字10111，则：
DAC P端：
Figure BDA0002185767030000077
DAC N端：
Figure BDA0002185767030000078
所以
Figure BDA0002185767030000079
如果采样点V′IN1比码字区间11000顶端对应的参考电压小，此时输出码字b4＝0，同时判定此次量化结束，最后输出码字为原始预测码字+00010-00001+00001，即11000，并将原始预测码字从10110改变为11000。
假如上一个采样点五位量化电容得到的码值为10110，接下来采样点V′IN2在如图4的位置，则：
DAC P端：
Figure BDA0002185767030000081
DAC N端：
Figure BDA0002185767030000082
所以
Figure BDA0002185767030000083
如果V′IN2比预测码字形成的参考电平小，此时输出码字b0＝0，同时这个码字指导第一个冗余电容CR1的切换，则
DAC P端：
Figure BDA0002185767030000084
DAC N端：
Figure BDA0002185767030000085
所以
Figure BDA0002185767030000086
如果采样点V′IN2比预测区间底端的参考电压小，此时输出码字b1＝0，同时这个码字指导第二个冗余电容CR2的切换，则：
DAC P端：
Figure BDA0002185767030000087
DAC N端：
Figure BDA0002185767030000088
所以
Figure BDA0002185767030000089
如果采样点V′IN2比预测区间相邻的码字区间底端对应的参考电压小，此时输出码字b2＝0，同时在初始预测码字上减去二进制码字产生模块产生的二进制码00010，形成新的预测码字10100，则：
DAC P端：
Figure BDA0002185767030000091
DAC N端：
Figure BDA0002185767030000092
所以
Figure BDA0002185767030000093
由于冗余电容没有复位，新的预测码字10100对应的参考电压在码字区间10011的底端。如果采样点V′IN2比码字区间10011底端对应的参考电压大，此时输出码字b3＝1，切换方向反转说明V′IN2所在的码字区间只可能是10011或者10100。同时在新的预测码字上加上二进制码字产生模块产生的二进制码00001，形成新的预测码字10101，则：
DAC P端：
Figure BDA0002185767030000094
DAC N端：
Figure BDA0002185767030000095
所以
Figure BDA0002185767030000096
如果采样点V′IN2比码字区间10100底端对应的参考电压小，此时输出码字b4＝0，同时判定此次量化结束，最后输出码字为原始预测码字-00010+00001-00001，即10100，并将原始预测码字从10110改变为10100。
综上所述，当预测码字判定的切换方向一致时，二进制码字产生模块将以二进制增大的方式寻找采样点所在区间；直到预测码字判定的切换方向反转，二进制码字产生模块将以二进制减小的方式重组新的预测码字和最终的输出码字，直到二进制码字产生模块产生二进制码00001。

Claims (3)

1.一种模数转换器，其特征在于：包括DAC模块101、比较器模块102、预测判断模块103、二进制码产生模块104、预测码字模块105、切换控制模块106和码字重组模块107；
所述DAC模块101对输入信号采样，其差分输出端连接比较器模块102的差分输入端；
DAC模块101包括两组基于共模电压复位的N位二进制开关电容阵列以及第一冗余电容CR1和第二冗余电容CR2，按权重由高到低给开关电容阵列中除2个冗余电容外的N个量化电容编号为C1、C2、C3、……、CN，N为DAC的分辨率；所述第一冗余电容CR1与量化电容CN的电容值相等，第二冗余电容CR2与量化电容CN-1的电容值相等；第一冗余电容CR1和第二冗余电容CR2依次连接在量化电容CN之后；
DAC模块101中的电容上极板连接共模电压，下极板通过开关阵列分别连接输入信号、共模电压、参考高电压和参考地电压；参考高电压和参考地电压均为模数转换器的参考电压，共模电压的电压值为参考高电压的电压值的一半；
所述比较器模块102的输出端连接预测判断模块103的输入端，其时钟控制端连接预测判断模块103的第一输出端；
所述预测判断模块103共有两个输出端，其第二输出端连接二进制码产生模块104的输入端，同时第二输出端连接码字重组模块107的第三输入端；
所述二进制码产生模块104的第一输出端连接预测码字模块105的输入端，其第二输出端连接码字重组模块107的第一输入端；
所述预测码字模块105的第一输出端连接切换控制模块106的输入端，其第二输出端连接码字重组模块107的第二输入端；
所述切换控制模块106的输出端连接DAC模块101的输入端，控制DAC模块101的电容切换；
所述码字重组模块107的输出端打出量化码字。
2.如权利要求1所述模数转换器，其特征在于，具体基于码字重组的量化方法，包括如下步骤：
步骤一、将模数转换器上电复位， DAC 模块101采样保持，所有N个量化电容和两个冗余电容CR1和CR2的下极板连接输入信号，所有N个量化电容和两个冗余电容CR1和CR2的上极板连接共模电平；
步骤二、将N个量化电容和两个冗余电容CR1和CR2的上极板与共模电平断开，下极板与输入信号断开，同时复位到共模电平；预测码字模块105将上一次量化的全部码字加载到切换控制模块106中，控制DAC模块101切换；比较器模块102进行第一次比较并产生第一个比较结果b0，根据第一比较结果b0切换第一冗余电容CR1；如果b0为1，则将第一冗余电容CR1由共模电平切换至参考地电压；如果b0为0，则将第一冗余电容CR1由共模电平切换至参考高电压；切换之后比较器模块102对DAC模块的输出信号进行第二次比较产生第二个比较结果b1；
步骤三、比较步骤二的两次比较结果：
若b0≠b1，则预测正确，N位码字通过码字重组模块打出，完成本次量化，同时预测判断模块103产生复位信号，复位比较器和数字逻辑；
若b0=b1，则根据第二比较结果b1切换第二冗余电容CR2，切换之后比较器模块102对DAC模块的输出信号进行第三次比较并产生第三个比较结果b2；
步骤四、比较第二比较结果b1和第三比较结果b2：
当预测码字判定的切换方向一致时，二进制码产生模块104将以二进制增大的方式寻找采样点所在区间；直到预测码字判定的切换方向反转，二进制码产生模块104将以二进制减小的方式重组新的预测码字和最终的输出码字，直到二进制码产生模块104产生二进制码0…01。
3.如权利要求2所述模数转换器，其特征在于：
所述步骤四的具体内容如下：
若b1≠b2，则预测正确，此时根据第三比较结果b2调整预测区间，并通过上述码字重组模块107打出调整后的预测区间对应的数字码字，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b1=b2，则预测码字需要继续搜寻，二进制码产生模块104产生二进制搜寻码字00…10；
若b1=b2=0，则在原预测码字基础上减去所述二进制码产生模块104产生二进制搜寻码字00…10，形成新的预测码字指导切换控制模块106控制DAC模块101切换，比较器模块102进行第四次比较并产生第四个比较结果b3；若b3≠b2，则表明输入信号在原预测码字减去00…10和原预测码字减去00…11这两个码字区间中，此时在新的预测码字加上二进制码产生模块104产生二进制搜寻码字00…01，形成新的预测码字指导切换控制模块106控制DAC模块101切换，比较器模块102进行第四次比较并产生第五个比较结果b4；若b3=b4，则输出码字为新的预测码字减去00…01；若b3≠b4，则输出码字为新的预测码字减去00…10，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b1=b2=1，则在原预测码字基础上加上二进制码产生模块104产生二进制搜寻码字00…10，形成新的预测码字指导切换控制模块106控制DAC模块101切换，比较器模块102进行第四次比较并产生第四个比较结果b3；若b3≠b2，则表明输入信号在原预测码字加上00…10和原预测码字加上00…11这两个码字区间中，此时在新的预测码字减去二进制码产生模块104产生二进制搜寻码字00…01，形成新的预测码字指导切换控制模块106控制DAC模块101切换，比较器模块102进行第四次比较并产生第五个比较结果b4；若b3=b4，则输出码字为新的预测码字加上00…10；若b3≠b4，则输出码字为新的预测码字加上00…01，完成本次量化，同时预测判断模块103产生复位信号，复位比较器模块102和数字逻辑；
若b3=b2，且b1=b2=0，则在新的预测码字基础上减去二进制码产生模块104产生二进制搜寻码字00…100，形成新的预测码字指导切换控制模块106控制DAC模块101切换，比较器模块102进行第五次比较并产生第五个比较结果b4，直到比较结果与前面的量化码字不同，则二进制码产生模块104按照二进制减小的方式指导DAC模块101回切，找到输入信号所在码字区间；
若b3=b2，且b1=b2=1，则在新的预测码字基础上加上二进制码产生模块104产生二进制搜寻码字00…100，形成新的预测码字指导所述切换控制模块106控制DAC模块101切换，比较器模块102进行第五次比较并产生第五个比较结果b4，直到比较结果与前面的量化码字不同，则二进制码产生模块104按照二进制减小的方式指导DAC模块101回切，找到输入信号所在码字区间。
CN201910813740.XA 2019-08-30 2019-08-30 一种模数转换器及其基于码字重组的量化方法 Active CN110661530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910813740.XA CN110661530B (zh) 2019-08-30 2019-08-30 一种模数转换器及其基于码字重组的量化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910813740.XA CN110661530B (zh) 2019-08-30 2019-08-30 一种模数转换器及其基于码字重组的量化方法

Publications (2)

Publication Number Publication Date
CN110661530A CN110661530A (zh) 2020-01-07
CN110661530B true CN110661530B (zh) 2022-12-20

Family

ID=69036855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910813740.XA Active CN110661530B (zh) 2019-08-30 2019-08-30 一种模数转换器及其基于码字重组的量化方法

Country Status (1)

Country Link
CN (1) CN110661530B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510146B (zh) * 2020-04-30 2022-03-25 电子科技大学 一种基于码字重组的模数转换器量化方法
CN111786675B (zh) * 2020-07-22 2022-03-29 电子科技大学 一种基于动态追踪的电荷共享式模数转换器量化方法
CN112130447A (zh) * 2020-09-23 2020-12-25 电子科技大学 一种传感器信号特征参数的提取方法
CN115441875B (zh) * 2022-11-08 2023-03-14 电子科技大学 一种基于预测方式的免复位分段式模拟数字转换器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425814B1 (en) * 2015-12-10 2016-08-23 Samsung Electronics Co., Ltd Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC)
US9444487B1 (en) * 2015-08-27 2016-09-13 Analog Devices Global Multiple stage digital to analog converter
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法
CN108964663A (zh) * 2018-08-23 2018-12-07 电子科技大学 一种基于预测算法的心电信号特征参数提取方法
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922415B2 (en) * 2012-08-10 2014-12-30 Maxlinear, Inc. Method and system for asynchronous successive approximation register (SAR) analog-to-digital converters (ADCs)
ITMI20132037A1 (it) * 2013-12-06 2015-06-07 St Microelectronics Int Nv Metodo per la correzione di errori digitali per convertitore analogico digitale binario ad approssimazioni successive.
US9654132B2 (en) * 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
CN105915220A (zh) * 2016-04-05 2016-08-31 天津大学 基于一位冗余位的带数字校准的逐次逼近型模数转换器
CN108988859B (zh) * 2018-08-28 2021-09-07 电子科技大学 基于冗余位的比较器失调电压校准方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444487B1 (en) * 2015-08-27 2016-09-13 Analog Devices Global Multiple stage digital to analog converter
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9425814B1 (en) * 2015-12-10 2016-08-23 Samsung Electronics Co., Ltd Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC)
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法
CN108964663A (zh) * 2018-08-23 2018-12-07 电子科技大学 一种基于预测算法的心电信号特征参数提取方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
一种12位20 kS/s功耗调制算法SAR ADC;吴霜毅等;《微电子学》;20181020(第05期);4-8 *
光正交码在LDPC码中的应用性能分析;蔡嵩等;《电子工程师》;20080215(第02期);46-49 *
用于提高ADC性能的自适应Dither结构;郭志勇等;《电子科技大学学报》;20110530(第03期);375-379 *

Also Published As

Publication number Publication date
CN110661530A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN110661530B (zh) 一种模数转换器及其基于码字重组的量化方法
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
TWI454064B (zh) 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
CN107888191B (zh) 逐次逼近模数转换器及其基于自适应预测区间的量化方法
US7965218B2 (en) Sar adc
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US9774345B1 (en) Successive approximation register analog-to-digital converter
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
US20130076554A1 (en) Successive approximation analog to digital converter
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN111510146B (zh) 一种基于码字重组的模数转换器量化方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
US10868558B1 (en) Successive approximation register analog-to-digital converter
CN110995269B (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
US5986599A (en) Voltage comparator for analog-to-digital converter
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN111431535B (zh) 一种2b/cycle逐次逼近模数转换器及其量化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231227

Address after: Building 3, No. 1180 Xingxian Road, Jiading Industrial Zone, Jiading District, Shanghai, 2018

Patentee after: Shanghai Optical Communication Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China