CN110198169B - 一种适用于sar adc的自适应预测型低功耗开关方法 - Google Patents

一种适用于sar adc的自适应预测型低功耗开关方法 Download PDF

Info

Publication number
CN110198169B
CN110198169B CN201910383003.0A CN201910383003A CN110198169B CN 110198169 B CN110198169 B CN 110198169B CN 201910383003 A CN201910383003 A CN 201910383003A CN 110198169 B CN110198169 B CN 110198169B
Authority
CN
China
Prior art keywords
capacitor
capacitor array
bottom plate
vcm
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910383003.0A
Other languages
English (en)
Other versions
CN110198169A (zh
Inventor
吴建辉
黄琳琳
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201910383003.0A priority Critical patent/CN110198169B/zh
Publication of CN110198169A publication Critical patent/CN110198169A/zh
Application granted granted Critical
Publication of CN110198169B publication Critical patent/CN110198169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种适用于SAR ADC的自适应预测型低功耗开关方法，方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括上电容阵列和下电容阵列；输入信号通过采样开关同相端连接到上电容阵列的顶极板，输入信号通过采样开关反相端连接到下电容阵列的顶极板；上下电容阵列的顶极板分别与比较器的同相输入端、反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟。本发明能够通过数字负反馈来自适应地调节预测深度，实现开关功耗最小化。输出共模电平始终保持不变，极大地减小了比较器的设计复杂度。

Description

一种适用于SAR ADC的自适应预测型低功耗开关方法
技术领域
本发明涉及一种适用于SAR ADC的自适应预测型低功耗开关方法，属于SAR ADC的电容型DAC技术领域。
背景技术
SAR ADC因其绝大部分电路都由数字电路组成，并且没有运放，能量效率很高。中等精度(8-12位)、中等采样速率(<1MHz)的SAR ADC被广泛地运用于生物医疗电子、可穿戴设备、可植入设备、便携式设备以及无线传感网节点等领域。SAR ADC的功耗主要来自于电容DAC、比较器和数字控制逻辑，而低速下电容DAC消耗的开关功耗占据了整体功耗的很大比例。
在已有的研究中，提出了多种开关算法来减小电容DAC的开关功耗，包括合并、分裂操作等等，但是这些算法并没有利用信号自身的特性。
发明内容
本发明所要解决的技术问题在于，针对现有方法频率变化比较缓慢、SAR ADC前后两次采样值相差不大的情况，如何利用信号自身的特性来降低CDAC的开关功耗，本发明提出一种适用于SAR ADC的自适应预测型低功耗开关方法，从而减小了电容DAC的开关功耗。并且这种开关算法能够通过数字负反馈来自适应地调节预测深度，从而实现开关功耗最小化。同时在整个转换过程当中，电容DAC的输出共模电平始终保持不变，极大地减小了比较器的设计复杂度。
本发明具体采用以下技术方案解决上述技术问题：
一种适用于SAR ADC的自适应预测型低功耗开关方法，该方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟；所述上下电容阵列均包括一个dummy电容Cd、最低位电容C0、最高位电容为CN-2以及从最低位到最高位逐位按照二进制权重增加的电容；具体为：
①最低位电容C0至最高位电容CN-2符合二进制电容权重，其表达式为：
Ci＝2iCu，0≤i≤N-2
其中，Cu为单位电容大小；Ci代表第i位电容；
②dummy电容Cd
dummy电容Cd与最低位电容C0的电容值相同，均为单位电容大小，即Cd＝Cu；
本方法步骤包括：对于一个差分输入信号，经过模数转换器的N次比较后，得到N位数字输出码，具体为：
步骤A、采样阶段
步骤A1，预测深度K值初始化，若N为偶数，则K＝N/2，若N为奇数，则K＝(N-1)/2；
步骤A2，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；
步骤A3，确定上电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制上电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到参考电压Vref；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到GND；直至上电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；
步骤A4，确定下电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制下电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，则CN-2-i电容的底极板连接到GND；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到参考电压Vref；直至下电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；
步骤B、溢出检查阶段
步骤B1，断开上、下电容阵列顶极板连接的采样开关，然后将所有电容的底极板连接至Vcm参考电压；此时，上、下电容阵列的顶极板电压差变为第j次采样值Vj和第(j-1)次高K位数字码对应的模拟量Vj-1，K的差值，其中
Figure BDA0002053955770000031
步骤B2，判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，其中
Figure BDA0002053955770000032
步骤C、转换阶段
步骤C1，根据步骤B2的判断结果，分情况进行逐次逼近转换，得出SAR ADC整体第j次转换的最高位电容CN-2至最低位电容C0对应的数字输出码Dj，0，Dj，1，...Dj，N-2，Dj，N-1。
步骤D、预测深度调整阶段
步骤D1，若连续出现三次CMP[0]和CMP[1]等于11或者00，则将K值减小1；若连续出现三次CMP[0]和CMP[1]等于01或者10，则将K值增大1；
进一步地，作为本发明的一种优选技术方案，所述步骤B2判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，具体为：
步骤B1完成后，直接进行一次比较，比较结果为CMP[0]；
若CMP[0]＝1，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref；若CMP[0]＝0，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND；待电容阵列的上极板电压建立完全以后，进行第二次比较，比较结果为CMP[1]；
若CMP[0]和CMP[1]等于11或者00，则判断差值Vj-Vj-1，K没有落在预定义的两个子区间；若CMP[0]和CMP[1]等于10，则判断差值Vj-Vj-1，K落在区间[0，Vr]；若CMP[0]和CMP[1]等于01，则判断差值Vj-Vj-1，K落在区间[-Vr，0]。
进一步地，作为本发明的一种优选技术方案，所述步骤C1根据步骤B2的判断结果，分情况进行逐次逼近转换，具体为：
情况一：若差值落在预定义的子区间[0，Vr]或者[-Vr，0]，则Dj，i＝Dj-1，i，其中0≤i≤K-1，上、下电容阵列CN-3-K电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压；然后从CN-3-K电容开始进行Vcm-based算法，直至比较得出LSB位数字码；
情况二：若差值没有落在预定义的子区间，则上、下电容阵列CN-2电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压，然后从CN-2电容开始进行Vcm-based算法，直至得出LSB位数字码。
进一步地，作为本发明的一种优选技术方案，所述Vcm-based算法具体为：
输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板，上、下电容阵列电容的底极板复位到Vcm参考电压；在转换时，首先上、下电容阵列的顶极板与采样开关断开，若第i次比较结果为1，则上电容阵列的CN-1-i电容的底极板由Vcm连接到GND，下电容阵列的CN-1-i电容的底极板由Vcm连接到Vref；若第i次比较结果为0，则上电容阵列的CN-1-i电容的底极板由Vcm连接到Vref，下电容阵列的CN-1-i电容的底极板由Vcm连接到GND；待电容阵列的上极板电压建立完全以后，进行第i+1次比较，然后根据比较结果重复上述操作，直至得出LSB位数字码。
本发明采用上述技术方案，能产生如下技术效果：
本发明基于特定的应用场景，针对频率变化比较缓慢、SARADC前后两次采样值相差不大的情况，提出了一种适用于SAR ADC的自适应预测型低功耗开关方法。这种开关方法能够通过数字负反馈来自适应地调节预测深度，从而实现开关功耗最小化。同时在整个转换过程当中，电容DAC的输出共模电平始终保持不变，极大地减小了比较器的设计复杂度。在预测正确的情况下，与传统的开关算法相比，本发明节省了94.41％的转换能量和50％的电容面积，提高了经济效益。
附图说明
图1为本发明实现N位分辨率SAR ADC的电路结构图。
图2为本发明应用于5位SAR ADC的开关切换示意图。
图3为本发明应用于10位SAR ADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示，本发明提出了一种适用于SAR ADC的自适应预测型低功耗开关方法，该方法基于的SAR ADC主要包括栅压自举的采样开关1、电容阵列2、比较器3和数字控制逻辑4，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟；
本发明采用如图1所示的上下电容阵列，能实现N位SAR ADC的转换，整个电容阵列分为完全相同的上、下电容阵列，所述上下电容阵列均包括一个dummy电容Cd、最低位电容C0、最高位电容为CN-2以及从最低位到最高位逐位按照二进制权重增加的电容；具体如下：
①最低位电容C0至最高位电容CN-2符合二进制电容权重，其表达式为：
Ci＝2iCu，0≤i≤N-2
其中，Cu为单位电容大小；Ci代表第i位电容；
②dummy电容Cd
dummy电容Cd与最低位电容C0的电容值相同，均为单位电容大小，即Cd＝Cu；
根据图1所示的N位SAR ADC结构，本发明提出的一种适用于SARADC的自适应预测型低功耗开关方法，包括步骤：对于一个差分输入信号，经过N次比较以后，得到N位数字输出码，其分为四个阶段，主要包括采样、溢出检查、转换和预测深度调整阶段，具体为：
步骤A、采样阶段
步骤A1，预测深度K值初始化，若N为偶数，则K＝N/2，若N为奇数，则K＝(N-1)/2；该步骤只在SAR ADC开始工作时执行一次，之后的K值由下文所述的步骤D1提供。
步骤A2，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；
步骤A3，确定上电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制上电容阵列高K位电容的底极板电压。具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到参考电压Vref；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到GND。直至上电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压。
步骤A4，确定下电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制下电容阵列高K位电容的底极板电压。具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到GND；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到参考电压Vref。直至下电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压。
步骤B、溢出检查阶段
步骤B1，断开上、下电容阵列顶极板连接的采样开关，然后将所有电容的底极板连接至Vcm参考电压。此时，上、下电容阵列的顶极板电压差变为第j次采样值Vj和第(j-1)次高K位数字码对应的模拟量Vj-1，K的差值，其中
Figure BDA0002053955770000061
步骤B2，判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，其中
Figure BDA0002053955770000062
具体包含如下步骤：
步骤B1完成后，直接进行一次比较，比较结果为CMP[0]。
若CMP[0]＝1，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref；若CMP[0]＝0，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND。待电容阵列的上极板电压建立完全以后，进行第二次比较，比较结果为CMP[1]。
若CMP[0]和CMP[1]等于11或者00，则差值Vj-Vj-1，K没有落在预定义的两个子区间；若CMP[0]和CMP[1]等于10，则差值Vj-Vj-1，K落在区间[0，Vr]；若CMP[0]和CMP[1]等于01，则差值Vj-Vj-1，K落在区间[-Vr，0]。
步骤C、转换阶段
步骤C1，根据步骤B2的判断结果，分情况进行逐次逼近转换，得出SAR ADC整体第j次转换的最高位电容CN-2至最低位电容C0对应的数字输出码Dj，0，Dj，1，...Dj，N-2，Dj，N-1。具体包含如下步骤：
情况一：若差值落在预定义的子区间[0，Vr]或者[-Vr，0]，则Dj，i＝Dj-1，i，其中0≤i≤K-1，上、下电容阵列CN-3-K电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压。然后从CN-3-K电容开始进行传统的Vcm-based算法，直至比较得出LSB位数字码。
情况二：若差值没有落在预定义的子区间，则上、下电容阵列CN-2电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压，然后从CN-2电容开始进行Vcm-based算法，直至得出LSB位数字码。
所示顶极板采样的Vcm-based算法，具体为：
输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板，上、下电容阵列电容的底极板复位到Vcm参考电压。在转换时，首先上、下电容阵列的顶极板与采样开关断开，若第i次比较结果为1，则上电容阵列的CN-1-i电容的底极板由Vcm连接到GND，下电容阵列的CN-1-i电容的底极板由Vcm连接到Vref；若第i次比较结果为0，则上电容阵列的CN-1-i电容的底极板由Vcm连接到Vref，下电容阵列的CN-1-i电容的底极板由Vcm连接到GND。待电容阵列的上极板电压建立完全以后，进行第i+1次比较，然后根据比较结果重复上述操作，直至得出LSB位数字码。
步骤D、预测深度调整阶段
步骤D1，若连续出现三次CMP[0]和CMP[1]等于11或者00，则将K值减小1；若连续出现三次CMP[0]和CMP[1]等于01或者10，则将K值增大1。
下面结合一个实施例对本发明做具体的说明，图2所示为本发明实施例的5bitSAR ADC的具体转换过程，假设上一次，即第j-1次采样值转换得到的高两位数字输出码为10。详细的实施过程如下：
步骤A、采样阶段
步骤A1，预测深度K值初始化为2；该步骤只在SARADC开始工作时执行一次，之后的K值由下文所述的步骤D1提供。
步骤A2，如图2中a所示，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；
步骤A3，确定上电容阵列所有电容的底极板电压。由于第j-1次采样值转换得到的高两位数字输出码为10，所以上电容阵列的最高位电容8C的下极板连接Vref，次高位电容4C下极板连接GND，其余所有电容的下极板连接Vcm参考电压。
步骤A4，确定下电容阵列所有电容的底极板电压。由于第j-1次采样值转换得到的高两位数字输出码为10，所以下电容阵列的最高位电容8C的下极板连接GND，次高位电容4C下极板连接Vref，其余所有电容的下极板连接Vcm参考电压。
步骤B、溢出检查阶段
步骤B1，如图2中b所示，断开上、下电容阵列顶极板连接的采样开关，然后将上、下电容阵列所有电容的底极板连接Vcm参考电压。此时，上、下电容阵列的顶极板电压差变为此次采样值与上一次采样值转换得到的高两位数字码10对应的模拟量的差值，即
Figure BDA0002053955770000081
步骤B2，判断差值
Figure BDA0002053955770000082
是否落在预定义的两个子区间
Figure BDA0002053955770000083
或者
Figure BDA0002053955770000084
具体包含如下步骤：
步骤B1完成后，直接进行一次比较，比较结果为CMP[0]，如图2中b所示。由于CMP[0]＝1和CMP[0]＝0拨电容开关的情况是完全对称的，为避免叙述累赘，此处只考虑CMP[0]＝1这一种情况。若CMP[0]＝1，如图2中c所示，则上电容阵列的2C，C，C电容的底极板由Vcm连接到GND，下电容阵列的2C，C，C电容的底极板由Vcm连接到Vref。待电容阵列的上极板电压建立完全以后，进行第二次比较，比较结果为CMP[1]。
若CMP[1]＝1，则差值VIP-VIN-1/4Vref没有落在预定义的两个子区间；若CMP[1]＝0，则差值VIP-VIN-1/4Vref落在区间
Figure BDA0002053955770000085
步骤C、转换阶段
步骤C1，根据步骤B2的判断结果，分情况进行逐次逼近转换，确定此次转换得到的数字码Dj，0，Dj，1，Dj，2，Dj，3Dj，4。具体包含如下步骤：
情况一：若CMP[1]＝0，差值落在预定义的子区间
Figure BDA0002053955770000086
则Dj，0＝Dj-10，Dj，1＝Dj-1，1，如图2中d1所示，上、下电容阵列的单位电容C和dummy电容C的底极板均复位到Vcm参考电压，其余所有高位电容的底极板连接保持不变。然后从单位电容C开始进行传统的Vcm-based算法，直至比较得出LSB位数字码。若D[3]＝1，如图2中e1所示，则上电容阵列的单位电容C的底极板由Vcm连接至GND，下电容阵列的单位电容C的底极板由Vcm连接至Vref，待电容阵列的顶极板电压建立完全后，比较得出D[4]。若D[3]＝0，如图2中e2所示，则上电容阵列的单位电容C的底极板由Vcm连接至Vref，下电容阵列的单位电容C的底极板由Vcm连接至GND，待电容阵列的顶极板电压建立完全后，比较得出D[4]。最终由CMP[0]、CMP[1]、Dj-1，0、Dj-1，1、Dj，3、Dj，4拼码得出此次转换的数字输出码Dj，0，Dj，1，Dj，2，Dj，3Dj，4
情况二：若CMP[1]＝1，差值没有落在预定义的子区间，如图2中d2所示，则上、下电容阵列所有电容的底极板均复位到Vcm参考电压，然后从MSB位电容开始进行传统的Vcm-based算法，直至得出LSB位数字码。
由于Vcm-based开关算法拨电容开关的情况是完全对称的，为避免叙述累赘，此处只考虑高四位输出码为1011这一种情况。若D[0]＝1，如图2中e3所示，则上电容阵列的8C电容的底极板由Vcm连接到GND，下电容阵列的8C电容的底极板由Vcm连接到Vref；若D[1]＝0，如图2中f所示，则上电容阵列的4C电容的底极板由Vcm连接到Vref，下电容阵列的4C电容的底极板由Vcm连接到GND；若D[2]＝1，如图2中g所示，则上电容阵列的2C电容的底极板由Vcm连接到GND，下电容阵列的2C电容的底极板由Vcm连接到Vref；若D[3]＝1，如图2中h所示，则上电容阵列的单位电容C的底极板由Vcm连接到GND，下电容阵列的单位电容C的底极板由Vcm连接到Vref；待电容阵列的顶极板电压建立完全后，比较得出D[4]。
由于情况二是对信号差
Figure BDA0002053955770000091
进行了量化，所以最终要在数字域加上
Figure BDA0002053955770000092
对应的数字码，才是输入信号VIPj-VINj的数字输出码。
步骤D、预测深度调整阶段
步骤D1，若连续出现三次CMP[0]和CMP[1]等于11或者00，则将K值减小1；若连续出现三次CMP[0]和CMP[1]等于01或者10，则将K值增大1。
如图3所示，为预测全部正确的情况下，本发明应用于10位SAR ADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图。与传统的开关算法相比，本发明提出的开关方法节省了94.41％的转换能量和50％的电容面积，提高了经济效益。因此，本发明提出的开关方法使得比较器的输入共模电压保持不变，极大的降低了比较器设计复杂度。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (4)

1.一种适用于SAR ADC的自适应预测型低功耗开关方法，其特征在于，该方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟；所述上下电容阵列均包括一个dummy电容Cd、最低位电容C0、最高位电容为CN-2以及从最低位到最高位逐位按照二进制权重增加的电容；具体为：
①最低位电容C0至最高位电容CN-2符合二进制电容权重，其表达式为：
Ci＝2iCu，0≤i≤N-2
其中，Cu为单位电容大小；Ci代表第i位电容；
②dummy电容Cd
dummy电容Cd与最低位电容C0的电容值相同，均为单位电容大小，即Cd＝Cu；
本方法的步骤包括：对于一个差分输入信号，经过模数转换器的N次比较后，得到N位数字输出码，具体为：
步骤A、采样阶段
步骤A1，预测深度K值初始化，若N为偶数，则K＝N/2，若N为奇数，则K＝(N-1)/2；
步骤A2，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的顶极板；
步骤A3，确定上电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制上电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到参考电压Vref；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到GND；直至上电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；
步骤A4，确定下电容阵列所有电容的底极板电压：
首先根据预测深度K，用第j-1次转换得出的最高位电容CN-2至第K位电容CN-K-1对应的高K位数字码Dj-1，0，Dj-1，1，...Dj-1，K-2，Dj-1，K-1控制下电容阵列高K位电容的底极板电压，具体为：若Dj-1，i＝1，其中0≤i≤K-1，i表示电容所在第i位，则CN-2-i电容的底极板连接到GND；若Dj-1，i＝0，其中0≤i≤K-1，则CN-2-i电容的底极板连接到参考电压Vref；直至下电容阵列高K位电容的底极板电压全部确定，其余所有低位电容的底极板连接Vcm参考电压；
步骤B、溢出检查阶段
步骤B1，断开上、下电容阵列顶极板连接的采样开关，然后将所有电容的底极板连接至Vcm参考电压；此时，上、下电容阵列的顶极板电压差变为第j次采样值Vj和第(j-1)次高K位数字码对应的模拟量Vj-1，K的差值，其中
Figure FDA0002053955760000021
步骤B2，判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，其中
Figure FDA0002053955760000022
步骤C、转换阶段
步骤C1，根据步骤B2的判断结果，分情况进行逐次逼近转换，得出SAR ADC整体第j次转换的最高位电容CN-2至最低位电容C0对应的数字码Dj，0，Dj，1，...Dj，N-2，Dj，N-1；
步骤D、预测深度调整阶段
步骤D1，若连续出现三次CMP[0]和CMP[1]等于11或者00，则将K值减小1；若连续出现三次CMP[0]和CMP[1]等于01或者10，则将K值增大1。
2.根据权利要求1所述适用于SAR ADC的自适应预测型低功耗开关方法，其特征在于，所述步骤B2判断差值Vj-Vj-1，K是否落在预定义的两个子区间[0，Vr]或者[-Vr，0]，具体为：
步骤B1完成后，直接进行一次比较，比较结果为CMP[0]；
若CMP[0]＝1，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref；若CMP[0]＝0，则上电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到Vref，下电容阵列的CN-2-K电容到C0电容，包括dummy电容的底极板由Vcm连接到GND；待电容阵列的上极板电压建立完全以后，进行第二次比较，比较结果为CMP[1]；
若CMP[0]和CMP[1]等于11或者00，则判断差值Vj-Vj-1，K没有落在预定义的两个子区间；若CMP[0]和CMP[1]等于10，则判断差值Vj-Vj-1，K落在区间[0，Vr]；若CMP[0]和CMP[1]等于01，则判断差值Vj-Vj-1，K落在区间[-Vr，0]。
3.根据权利要求1所述适用于SAR ADC的自适应预测型低功耗开关方法，其特征在于，所述步骤C1根据步骤B2的判断结果，分情况进行逐次逼近转换，具体为：
情况一：若差值落在预定义的子区间[0，Vr]或者[-Vr，0]，则Dj，i＝Dj-1，i，其中0≤i≤K-1，上、下电容阵列CN-3-K电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压；然后从CN-3-K电容开始进行Vcm-based算法，直至比较得出LSB位数字码；
情况二：若差值没有落在预定义的子区间，则上、下电容阵列CN-2电容到C0电容，包括dummy电容的底极板均复位到Vcm参考电压，然后从CN-2电容开始进行Vcm-based算法，直至得出LSB位数字码。
4.根据权利要求3所述适用于SAR ADC的自适应预测型低功耗开关方法，其特征在于，所述Vcm-based算法具体为：
输入信号Vip通过采样开关同相端连接到上电容阵列的顶极板，输入信号Vin通过采样开关反相端连接到下电容阵列的顶极板，上、下电容阵列电容的底极板复位到Vcm参考电压；在转换时，首先将上、下电容阵列的顶极板与采样开关断开，若第i次比较结果为1，则上电容阵列的CN-1-i电容的底极板由Vcm连接到GND，下电容阵列的CN-1-i电容的底极板由Vcm连接到Vref；若第i次比较结果为0，则上电容阵列的CN-1-i电容的底极板由Vcm连接到Vref，下电容阵列的CN-1-i电容的底极板由Vcm连接到GND；待电容阵列的上极板电压建立完全以后，进行第i+1次比较，然后根据比较结果重复上述操作，直至得出LSB位数字码。
CN201910383003.0A 2019-05-09 2019-05-09 一种适用于sar adc的自适应预测型低功耗开关方法 Active CN110198169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910383003.0A CN110198169B (zh) 2019-05-09 2019-05-09 一种适用于sar adc的自适应预测型低功耗开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910383003.0A CN110198169B (zh) 2019-05-09 2019-05-09 一种适用于sar adc的自适应预测型低功耗开关方法

Publications (2)

Publication Number Publication Date
CN110198169A CN110198169A (zh) 2019-09-03
CN110198169B true CN110198169B (zh) 2022-12-13

Family

ID=67752656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910383003.0A Active CN110198169B (zh) 2019-05-09 2019-05-09 一种适用于sar adc的自适应预测型低功耗开关方法

Country Status (1)

Country Link
CN (1) CN110198169B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995269B (zh) * 2019-11-07 2022-11-18 东南大学 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN112737582B (zh) * 2020-12-25 2024-04-30 上海华力微电子有限公司 用于sar-adc中差分输出共模电压可控的dac电路及其控制方法
CN112583409B (zh) * 2020-12-28 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN114844503B (zh) * 2022-05-11 2024-05-14 上海交通大学 基于Split电容DAC的低功耗逐次逼近型模数转换器
CN114884508A (zh) * 2022-05-27 2022-08-09 山东大学 一种基于共模电平开关切换的低功耗sar adc及其工作方法
CN115441875B (zh) * 2022-11-08 2023-03-14 电子科技大学 一种基于预测方式的免复位分段式模拟数字转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207782773U (zh) * 2017-12-27 2018-08-28 湘潭芯力特电子科技有限公司 一种逐次逼近型模数转换器
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207782773U (zh) * 2017-12-27 2018-08-28 湘潭芯力特电子科技有限公司 一种逐次逼近型模数转换器
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法

Also Published As

Publication number Publication date
CN110198169A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN109194333B (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN111934688A (zh) 逐次逼近型模数转换器及方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN106972860B (zh) 一种逐次逼近型模数转换器及其开关方法
CN109120263A (zh) 一种基于数字调制校正的逐次逼近模数转换器
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
CN110266312B (zh) 一种应用于sar adc的dac开关方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant