CN109120263A - 一种基于数字调制校正的逐次逼近模数转换器 - Google Patents

Abstract

本发明公开了一种基于数字调制校正的逐次逼近模数转换器，包括：一个一进制数模转换单元、一个数字调制校正单元、一个温度计译码单元、一个逐次逼近逻辑单元和一个比较器单元。本发明解决了SAR ADC结构中DAC单元间失配的问题，在不增大DAC单位电容的情况下，基于数字调制校正，对一进制DAC输入码字进行一阶调制，可有效的降低失配产生的谐波，使谐波转换为噪声被移到高频处，使其可应用于高精度SAR转换器的设计中。

Description

一种基于数字调制校正的逐次逼近模数转换器

技术领域

本发明属于微电子技术领域，具体涉及一种基于数字调制校正的逐次逼近模数转换器。

背景技术

鉴于SAR ADC超低功耗的特性，其被广泛应用在物联网传感器芯片中。然而，为使转换器维持N位的精度，其DAC的失配误差必须小于1个LSB(最低有效位)，这就要求DAC的单位电容足够大。通常DAC中的单位电容值与转换器位数(N)成指数倍关系，N越大单位电容也越大，则功耗也会剧增，这与SAR ADC(逐次逼近寄存器型(SAR)模数转换器(ADC))的低功耗特性相悖，因此，传统SAR ADC结构并不适用于高精度的设计。为保持其低功耗特性，在满足热噪声条件下，DAC(数模转换器)的单位电容值必须足够小，但是由于制造工艺、工艺角等的限制，DAC不同单元间会产生失配，电容越小，这种失配现象越严重，进而在带内衍生出更多的谐波，降低转换器的有效精度。为解决DAC失配问题，通常会对DAC的不同单元进行随机化选择，进而把由失配产生的误差转换成噪声，但这种方式提高了整个带宽内的噪底，并没有真正改善转换器的精度。

中国专利CN102045067A提出了一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单位电容作为附加周期的DAC电容，同时，在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，虽然该校准方法简单，硬件实现代价小，但该方法在实施过程中的校准效果并不显著，特别是在比较器等效输入噪声较小时，该校准方法对SAR ADC的SINAD没有明显的改善。

进一步的，中国专利CN10743944A提出了一种带片内数字自校准的电容型逐次逼近模数转换器及其自校准方法，该方法利用更高精度的sigma-delta ADC对SAR ADC的每一位权重进行校准，该方法能够有效的实现对SAR ADC电容权重的有效校准，但该方法需要通过每个SAR ADC的权重经过几千次左右的迭代收敛到实际值，运算复杂度较高，该方法还需要进一步的改进。

本发明通过采用数字调制(Shuffling)方法，数字调制方法应用在连续时间sigma-delta调制器中，能够用于改善调制器中DAC内部的失配问题，该方法可有效的把谐波转换为噪声并移出带外，因此可有效改善带内的噪声，本发明将校正方法应用在高精度SAR ADC的设计中，能够有效的降低DAC间失配所产生的误差，从而降低失配所产生的谐波。

发明内容

为了解决上述问题，本发明提出了一种基于数字调制校正的逐次逼近模数转换器，一种基于数字调制校正的逐次逼近模数转换器，所述模数转换器包括比较器单元、逐次逼近逻辑单元、温度计译码单元、数字调制校正单元以及一进制数模转换单元；

进一步的，所述比较器单元的输入端分别连接参考电压信号和一进制数模转换单元输出端输出的模拟输出信号，所述比较器单元的输出端连接逐次逼近逻辑单元的输入端，所述逐次逼近逻辑单元的输出端连接数字调制校正单元的输入端，数字调制校正单元的输出端连接一进制数模转换单元的输入端；

优选的，所述逐次逼近逻辑单元用于产生N位二进制码字D_B,i进入温度计译码单元；所述温度计译码单元用于生成2^N-1位温度计码字D_T,i；所述数字调制校正单元根据温度计码字和接地信号产生2^N位被一阶调制的数字码字D_S,i；所述一进制数模转换单元用于根据被一阶调制的数字码字来控制电容的工作状态，从而产生与所述N位二进制码字相对应的2^N位模拟输出信号V_U,DAC；所述比较器单元根据比较模拟输出信号V_U,DAC和参考电压信号V_ref的大小生成数字输出信号V_out；i∈{0,1,..,2^N-1}。

优选的，所述比较器单元包括：两个输入端口、两个电源接口、第一时钟端口以及一个输出端口；其中，一个输入端口连接一进制数模转换单元的输出端口，另一个输入端口连接参考电压信号；时钟信号通过第一时钟端口来控制比较器单元的工作状态，比较器单元通过比较两个输入端口的信号的大小来产生数字输出信号，也即比较模拟输出信号V_U,DAC和参考电压信号V_ref的大小来产生数字输出信号V_out，如果V_U,DAC大于V_ref，则输出‘1’反之为‘0’；i∈{0,1,..,2^N-1}。

优选的，所述逐次逼近逻辑单元包括一个输入端口、N个输出端口、两个电源接口和第二时钟端口；其中，输入端口连接比较器的输出端口，时钟信号通过第二时钟端口来控制逐次逼近逻辑单元的工作状态。

优选的，所述温度计译码单元包括N个输入端口，2^N-1个输出端口和两个电源接口；N个输入端口连接逐次逼近逻辑单元的N位输出码字D_B,i，温度计译码单元产生经过译码后的2^N-1位温度计码字D_T,i。

优选的，所述数字调制校正单元包括：2^N个输入端口、2^N个输出端口、两个电源接口和第三时钟端口；数字调制校正单元的第1至第2^N-1个输入端口连接温度计译码单元相对应的2^N-1个输出端口D_T,i，数字调制校正单元的第2^N个输入端口连接地，第三时钟端口连接时钟信号。

优选的，所述一进制数模转换单元包括端口Vin、端口fs、参考电压端口V_U,REFP、2^N个输入端口、一个输出端口和两个电源接口；输入信号通过端口Vin被采样到一进制数模转换单元，端口fs连接采样控制信号，2^N个输入端口分别连接数字调制校正单元的2^N个输出端口D_S,i。

优选的，所述模拟输出信号V_U,DAC的计算方法包括：设计一进制模数转换单元的电路包括2^N个单位电容C_u以及一个补偿电容C_c；求解出模拟输出信号V_U,DAC：

其中，V_in表示端口Vin的输入电压；V_U,REFP表示为一进制数模转换单元的参考电压；D_N-1表示第N个对D_S,i的量化结果。

优选的，一进制数模转换单元的参考电压V_U,REFP：

其中，V_REFP表示为传统二进制数模转换器的参考电压。

进一步的，比较器单元通过比较其两个输入端口的信号的大小来产生数字输出信号。

进一步的，所述模数转换器还包括二进制数模转换单元，对N位二进制数模转换单元中的K位进行数字校正，则所需2^K位一进制数模转换单元，N-K位二进制数模转换单元，2^K-1位温度计译码器，2^K位数字调制单元，以及N位逐次逼近逻辑单元，其中，所述比较器单元的输入端分别连接参考电压信号、以及一进制数模转换单元和二进制数模转换单元输出端共同输出的模拟输出信号V_DAC，所述比较器单元的输出端连接逐次逼近逻辑单元的输入端，所述逐次逼近逻辑单元的输出端连接数字调制校正单元的输入端以及二进制数模转换单元，数字调制校正单元的输出端连接一进制数模转换单元的输入端。

优选的，所述共同输出的(2^K位一进制DAC加N-K位二进制DAC)模拟输出信号V_DAC的值与2^N位模拟输出信号V_U,DAC相等，则一进制数模转换单元中包括2^K-1个单位电容C_u和一个补偿电容C_c，补偿电容C_c的大小则为：

C_c＝2^N-KC_u

其中，C_u表示单位电容，则一进制数模转换单元的参考电压V_U,REFP则为：V_REFP表示为传统二进制数模转换器的参考电压。

本发明的有益效果：本发明的一种基于数字调制校正的SAR ADC结构由一个一进制DAC单元、一个数字调制(Shuffling)校正单元、一个温度计译码单元、一个SAR逻辑单元和一个比较器单元组成。与传统SAR ADC结构，如图1所示相比，它具有以下特点：

本发明增加了基于shuffling的数字校正模块(图2虚线框内)，其包括一个温度计译码单元、一个数字调制单元和一个一进制数模转换单元。首先，由SAR逻辑单元产生的N位二进制码字不再直接进入图1中的二进制数模转换单元，而是进入温度计译码单元，经译码产生2^N-1位温度计码字(D_T,i)；其次，该温度计码字作为输入信号进入数字调制(Shuffling)单元，从而产生被一阶调制的数字码字(D_S,i)；最后，采用被调制的数字码来控制一进制DAC中每一位电容的工作状态。这里取代传统的N位二进制DAC单元而采用2^N-1位一进制DAC结构的目的在于：在一进制DAC中，由于每一位电容的大小都相等，在经过数字调制后，每一位电容被选中的概率相等，则DAC间的失配所产生的总误差近似为零，因此可有效的降低失配所产生的谐波。

附图说明

图1是传统SAR ADC结构框图；

图2是本发明基于shuffling校正的SAR ADC结构框图；

图3是本发明中一进制DAC具体实施的电路图；

图4是本发明中shuffling数字调制具体实施的电路图；

图5是本发明中shuffling校正的一进制+二进制SAR ADC结构框图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

实施例1

本发明具体实施的基于shuffling校正的SAR ADC结构框图如图2所示。它由一个一进制DAC单元、一个数字调制(Shuffling)校正单元、一个温度计译码单元、一个SAR逻辑单元和一个比较器单元组成；

所述比较器单元的输入端V₊和V_-连接一进制数模转换单元的输出端；也即是比较器单元的第一输入端口V₊连接一进制数模转换单元的第五输出端口，另一个第一输入端口V_-连接电压输出端口的参考电压V_ref；时钟信号f_clk通过第一时钟端口来控制比较器单元的工作状态；两个第一电源接口分别连接V_dd和V_ss；

所述逐次逼近逻辑单元的输入端连接比较器单元的输出端；也即是第二输入端口、N个第二输出端口；时钟信号f_clk通过第二时钟端口来控制比较器单元的工作状态；两个第二电源接口分别连接V_dd和V_ss；

所述温度计译码单元的输入端连接逐次逼近逻辑单元的输出端；也即是温度计译码单元的N个第三输入端口分别连接逐次逼近逻辑单元的N个第二输出端口，两个第三电源接口分别连接V_dd和V_ss；

所述数字调制校正单元的输入端连接温度计译码单元的输出端；也即是数字调制校正单元的第1至第2^N-1个第四输入端口连接温度计译码单元相对应的2^N-1个第三输出端口；第2^N个第四输入端口连接地；时钟信号f_clk通过第三时钟端口来控制数字调制校正单元的工作状态；两个第四电源接口分别连接V_dd和V_ss；

所述一进制数模转换单元的输入端连接数字调制校正单元的输出端，也即是一进制数模转换单元的2^N个第五输入端口分别连接数字调制校正单元的2^N个第四输出端口，时钟信号f_clk通过第四时钟端口来控制数字调制校正单元的工作状态；两个第五电源接口分别连接V_dd和V_ss；输入信号通过端口Vin被采样到一进制数模转换单元单元，端口fs连接采样控制信号，参考电压通过参考电压端口输入V_U,REFP，电压输出端口输出模拟输出信号V_U,DAC。

优选的，所述逐次逼近逻辑单元用于产生N位二进制码字D_B,i进入温度计译码单元；所述温度计译码单元用于生成2^N-1位温度计码字D_T,i；所述数字调制校正单元根据温度计码字和接地信号产生2^N位被一阶调制的数字码字D_S,i；所述一进制数模转换单元用于根据被一阶调制的数字码字来控制电容的工作状态，从而产生与所述N位二进制码字相对应的2^N位模拟输出信号V_U,DAC；所述比较器单元根据比较模拟输出信号V_U,DAC和参考电压信号V_ref的大小生成数字输出信号V_out；i∈{0,1,..,2^N-1}。

本发明中具体实施的shuffling数字调制单元的电路图如图3所示。由基本的交换器(Swapper)单元构成，对于N位ADC来说，则所需要的交换器个数为N×2^N-1。通过如图3所示的方式连接，即可对输入码字(D_T,i)按照一阶调制规则进行打乱，使其输出码字(D_S,i)呈现一阶高通特性。其基本原理是通过调制，使数字调制单元的每一位输出端口中出现码字‘1’的概率相等，通过该码字控制DAC中电容的选择，使整个电容阵列中每个电容被选中的概率也相等，进而使电容失配产生的总误差近似为零。图3中最高输入位一直保持接地状态，其原因是：由于温度计译码单元只能产生2^N-1位输出码字，同时为了不增加输出码字D_S,i中‘1’的个数，最高输入位必须一直保持‘0’状态。

本发明中具体实施的一进制DAC电路单元的电路图如图4所示。其包含2^N个单位电容Cu以及一个补偿电容Cc(图4虚线框内)。对于N位二进制DAC，在转换为一进制结构后，在不包含dummy电容的情况下，通常只有2^N-1个电容单元，为了与数字调制单元的2^N个输出码字相对应，需要额外添加一个补偿电容，其电容大小等于单位电容，此时一进制DAC的输出电压V_DAC则变为：

而传统的二进制DAC的输出电压为：

其中V_REFP为传统二进制DAC的参考电压。为使式(1)与式(2)相等，则一进制DAC的参考电压V_U,REFP等于：

实施例2

图2所示的基于数字调制校正的SAR ADC结构，其扩展结构为可对传统N位二进制DAC中的K位进行数字校正(如图5所示)，则所需2^K-1位温度计译码器，2^K位数字调制单元，相应的DAC单元则变为2^K位一进制DAC加N-K位二进制DAC单元的组合(即一进制+二进制结构)，其中剩余N-K位仍遵循传统的二进制工作模式。如果K位为DAC中的高几位，则补偿电容C_c的大小则变为：

C_c＝2^N-KC_u， (4)

其中C_u仍为单位电容，则参考电压V_U,REFP则变为：

最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述模数转换器包括比较器单元、逐次逼近逻辑单元、温度计译码单元、数字调制校正单元以及一进制数模转换单元；

所述比较器单元的输入端分别连接参考电压信号和一进制数模转换单元输出端输出的模拟输出信号，所述比较器单元的输出端连接逐次逼近逻辑单元的输入端，所述逐次逼近逻辑单元的输出端连接数字调制校正单元的输入端，数字调制校正单元的输出端连接一进制数模转换单元的输入端。

2.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述比较器单元包括时钟信号通过第一时钟端口来控制比较器单元的工作状态，比较器单元通过比较其两个输入端的信号，也即比较模拟输出信号V_U,DAC和参考电压信号V_ref的大小来产生数字输出信号V_out，如果V_U,DAC大于V_ref，则输出‘1’反之为‘0’；i∈{0,1,..,2^N-1}。

3.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述逐次逼近逻辑单元包括时钟信号通过第二时钟端口来控制逐次逼近逻辑单元的工作状态；逐次逼近逻辑单元的N个输出端对应产生N位输出码字D_B,i。

4.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述温度计译码单元包括其N个输入端连接逐次逼近逻辑单元的N位输出码字D_B,i，温度计译码单元产生经过译码后的2^N-1位温度计码字D_T,i。

5.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述数字调制校正单元包括时钟信号通过第三时钟端口来控制数字数字调制校正单元的工作状态；数字调制校正单元的第1至第2^N-1个输入端连接温度计译码单元相对应的2^N-1个输出端口，数字调制校正单元的第2^N个输入端接地，数字调制校正单元根据2^N-1位温度计码字D_T,i以及连接的接地信号产生2^N位数字码字D_S,i。

6.根据权利要求5所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述数字调制校正单元根据2^N-1位温度计码字D_T,i以及连接的接地信号产生2^N位数字码字D_S,i包括数字调制校正单元对温度计码字D_T,i和接地信号按照一阶调制规则进行打乱，将N×2^N-1个基本交换器单元交错连接，输入的温度计码字D_T,i和接地信号被打乱后生成被一阶调制的2^N位被一阶调制的数字码字D_S,i。

7.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述一进制数模转换单元包括2^N-1个单位电容C_u和一个补偿电容C_c；输入信号通过端口Vin被采样到一进制数模转换单元，端口fs连接采样控制信号，一进制数模转换单元的2^N个输入端分别连接数字调制校正单元的2^N个输出端口；所述一进制数模转换单元根据被一阶调制的数字码字D_S,i来控制单位电容C_u的工作状态，从而产生与所述N位二进制码字相对应的2^N位模拟输出信号V_U,DAC。

8.根据权利要求7所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述模拟输出信号V_U,DAC的计算方法包括设计一进制模数转换单元的电路包括2^N个单位电容C_u以及一个补偿电容C_c；求解出模拟输出信号V_U,DAC：

其中，V_in表示端口Vin的输入电压；D_N-1表示第N个对D_S,i的量化结果；V_U,REFP表示为一进制数模转换单元的参考电压：

V_REFP表示为传统二进制数模转换器的参考电压。

9.根据权利要求1所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述模数转换器还包括二进制数模转换单元，对N位二进制数模转换单元中的K位进行数字校正，则所需2^K位一进制数模转换单元，N-K位二进制数模转换单元，2^K-1位温度计译码器，2^K位数字调制单元，以及N位逐次逼近逻辑单元，其中，所述比较器单元的输入端分别连接参考电压信号、以及一进制数模转换单元和二进制数模转换单元输出端共同输出的模拟输出信号V_DAC，所述比较器单元的输出端连接逐次逼近逻辑单元的输入端，所述逐次逼近逻辑单元的输出端连接数字调制校正单元的输入端以及二进制数模转换单元，数字调制校正单元的输出端连接一进制数模转换单元的输入端。

10.根据权利要求8或9所述的一种基于数字调制校正的逐次逼近模数转换器，其特征在于，所述共同输出的模拟输出信号V_DAC的值与2^N位模拟输出信号V_U,DAC相等，则一进制数模转换单元中包括2^K-1个单位电容C_u和一个补偿电容C_c，补偿电容C_c的大小则为：

C_c＝2^N-KC_u

其中，C_u表示单位电容，则一进制数模转换单元的参考电压V_U,REFP则为：V_REFP表示为传统二进制数模转换器的参考电压。