CN113708763A - 具有偏移及位权重校正机制的模拟数字转换系统及方法 - Google Patents

具有偏移及位权重校正机制的模拟数字转换系统及方法 Download PDF

Info

Publication number
CN113708763A
CN113708763A CN202010488436.5A CN202010488436A CN113708763A CN 113708763 A CN113708763 A CN 113708763A CN 202010488436 A CN202010488436 A CN 202010488436A CN 113708763 A CN113708763 A CN 113708763A
Authority
CN
China
Prior art keywords
digital
capacitance
capacitor
weight
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010488436.5A
Other languages
English (en)
Other versions
CN113708763B (zh
Inventor
张铭泓
钟瑞钜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anpec Electronics Corp
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Publication of CN113708763A publication Critical patent/CN113708763A/zh
Application granted granted Critical
Publication of CN113708763B publication Critical patent/CN113708763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/22—Analogue/digital converters pattern-reading type
    • H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/26—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with weighted coding, i.e. the weight given to a digit depends on the position of the digit within the block or code word, e.g. there is a given radix and the weights are powers of this radix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种具有偏移及位权重校正机制的模拟数字转换系统及方法。方法包含以下步骤：取得系统中数字模拟转换单元的输出电压的直流偏移量；由小至大依序取得各第一电容权重值及各第二电容权重值；以及将数字信号扣除直流偏移量后，乘上相对应的各第一电容权重值或各第二电容权重值之后，输出转译信号。

Description

具有偏移及位权重校正机制的模拟数字转换系统及方法
技术领域
本发明涉及一种模拟数字转换系统及方法，特别是涉及一种具有偏移及位权重校正机制的模拟数字转换系统及方法。
背景技术
随着信息产业的快速发展，模拟数字转换器(ADC)广泛应用于电压的转换。常用的模拟数字转换器中的数字模拟转换单元(DAC)具有分段式电容数组结构。在典型的两段式结构中，主要组成为m个最高有效位(MSB)电容、n个最低有效位(LSB)电容以及桥接电容。衰减系数(z)为所有n个最低有效位(LSB)电容值总和除以桥接电容的电容值，此系数为大于1的数值；而最高有效位对于DAC输出电压(vdac)的影响，会被放大z倍，因此所需的电容值可减少z倍，因此桥接电容的配置，可大幅度减少所需的电容数组电容个数，借此节省了芯片面积，降低了电路成本。
然而，电路布局时，节点连接的跑线，会产生寄生电容，以及制程变异的影响下，会使得每个电容的电容值与预期有误差。MSB电容因为其等效值会被放大z倍，所以其电容值的变化也会被放大z倍，相对于LSB电容，其微小的误差即足以导致模拟数字转换器的输出电压产生周期性的非线性偏移，造成电压转换的精准度降低。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种具有偏移及位权重校正机制的模拟数字转换系统，包含电容电路、比较器、开关电路、控制电路以及转译电路。电容电路为此系统中的数字模拟转换单元(DAC)，其包含第一电容组、第二电容组以及桥接电容。桥接电容耦合第一电容组与第二电容组。第一电容组包含多个第一电容。第二电容组包含多个第二电容。各第一电容的实际电容值定义为第一电容权重。各第一电容权重不大于其余所有较小第一电容权重总和。多个第一电容权重的总和除以桥接电容的实际电容值以取得衰减系数。衰减系数为大于1的数值。各第二电容的实际电容值乘上衰减系数以取得第二电容权重。第二电容组中最小的第二电容权重不大于第一电容组所有多个第一电容权重的总和，且各第二电容权重不大于其余所有较小第二电容权重总和。电容电路中所有电容值在设计上为最小电容值的整数倍。电容电路称为模拟数字转换系统中的数字模拟转换单元。第二电容组以及桥接电容耦合处称为数字模拟转换电压。比较器具有一第一比较输入端连接在第二电容组与桥接电容之间的节点，并具有第二比较输入端耦接于第三参考电压。比较器配置以比较第三参考电压与节点的一转换电压，以输出比较信号。开关电路包含多个第一开关组件、多个第二开关组件以及第三开关组件。多个第一开关组件分别连接多个第一电容。多个第二开关组件分别连接多个第二电容。多个第一开关组件以及多个第二开关组件中的每一个在输入信号、第一参考电压以及第二参考电压之间切换。第三开关组件开启时将第一比较输入端耦接至第三参考电压。控制电路连接开关电路以及比较器，配置以依据比较信号输出数字信号，并输出控制信号以控制开关电路的运作。转译电路连接控制电路，配置以转译数字信号，以输出一转译信号。
在一实施方案中，所述具有偏移及位权重校正机制的模拟数字转换系统，还包含储存电路。储存电路配置以记录比较器直流偏移校正参数、数字模拟转换电压的直流偏移量、各第一电容权重以及各第二电容权重。
另外，本发明提供一种具有偏移及位权重校正机制的模拟数字转换方法，适用于所述具有偏移及位权重校正机制的模拟数字转换系统，所述具有偏移及位权重校正机制的模拟数字转换方法包含以下步骤：多次将数字模拟转换电压的直流偏移量，以第一电容组中的各第一电容权重为基准，转换为数字信号，平均多个数字信号，取得最终数字模拟转换电压的直流偏移量数字值，此值可为正或负值；多次将第二电容组中的最小第二电容权重，以第一电容组中各第一电容权重为基准，转换为数字信号，平均多个数字信号，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终最小第二电容权重；多次将第二电容组中的次小第二电容权重，以最终最小第二电容权重及第一电容组中各第一电容权重为基准，转换为数字信号，平均多个数字信号，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终次小第二电容权重；多次将第二电容组中的第三小第二电容权重，以最终次小及最小第二电容权重及第一电容组中各第一电容权重为基准，转换为数字信号，平均多个数字信号，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终第三小第二电容权重，依此类推，由小至大，依序取得各第二电容的各最终第二电容权重。
在一实施方案中，所述的具有偏移及位权重校正机制的模拟数字转换方法，还包含以下步骤：校正比较器，取得比较器校准参数，以降低比较器本身的偏移。
在一实施方案中，所述的具有偏移及位权重校正机制的模拟数字转换方法，还包含以下步骤：利用储存电路，记录比较器校准参数、最终数字模拟转换电压的直流偏移量数字值、各第一电容权重，以及各第二电容的最终各第二电容权重。
另外，本发明提供一种具有偏移及位权重校正机制的模拟数字转换方法，适用于所述的具有偏移及位权重校正机制的模拟数字转换系统。所述具有偏移及位权重校正机制的模拟数字转换方法包含以下步骤：将输入模拟信号，转换为数字信号；将数字信号减去最终数字模拟转换电压的直流偏移量数字值，得到最终输入信号数字值；将最终输入信号数字值的各位值乘上各位权重后作加总，再转换为一个二进制数字值。
在一实施方案中，所述的具有偏移及位权重校正机制的模拟数字转换方法，其中第一电容组中最小第一电容权重，为数字值中最小位权重；第一电容组中次小第一电容权重，为数字值中次小位权重；依序由小至大，第二电容组中的最大第二电容权重，为数字值中最大位权重。
为使能进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统的电路功能方框图。
图2为本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法的校正步骤流程图。
图3为本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法的模拟数字转换步骤流程图。
图4为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行VDAC直流电平负偏移时，切换多个第一电容耦接至不同电平时的信号波形图。
图5为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行VDAC直流电平正偏移时，切换多个第一电容耦接至不同电平的信号波形图。
图6为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行第二电容组中最小第二电容权重校正程序时，切换第二电容组中最小电容与多个第一电容耦接至不同电平的信号波形图。
图7为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行第二电容组中次小第二电容权重校正程序时，切换第二电容组中次小、最小电容与多个第一电容耦接至不同电平的信号波形图。
图8为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行模拟数字转换程序的信号波形图。
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包含相关联的列出项目中的任一个或者多个的组合。
请参阅图1，其为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统的功能方框图。
如图1所示，本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统可包含电容电路CAP、开关电路SWC、比较器COM、控制电路DCL以及转译电路TSR。电容电路CAP连接开关电路SWC。比较器COM连接电容电路CAP以及开关电路SWC。控制电路DCL连接比较器COM以及转译电路TSR。
电容电路CAP包含第一电容组LSB、第二电容组MSB以及桥接电容Cb。桥接电容Cb桥接第一电容组LSB与第二电容组MSB。第一电容组LSB包含多个第一电容C11至C1n，其中n代表第一电容的数量，可为任意适当整数值。第二电容组MSB包含多个第二电容C21至C2m，其中m代表第二电容的数量，可为任意适当整数值。电容电路CAP称为模拟数字转换系统中的数字模拟转换单元，第二电容组MSB以及桥接电容Cb耦合处称为一数字模拟转换电压。
为方便说明，在本实施例中，第一电容C11至C1n的编号越大，代表具有越大的电容值。例如，第一电容C13的电容值大于或等于第一电容C12至C11中的每一个的电容值，第一电容C19的电容值大于或等于第一电容C11至C18中的每一个的电容值，以此类推。
类似地，第二电容C21至C2n的编号越大，代表具有越大的电容值。例如，第二电容C26的电容值大于或等于第二电容C21至C25中的每一个的电容值，第二电容C23的电容值大于或等于第二电容C21至C22中的每一个的电容值，以此类推。
值得注意的是，第一电容组LSB的多个第一电容C11至C1n中的每一个的电容值不大于多个第一电容C11至C1n中的其他所有较小电容值与最小电容值的总和，以下列方程式表示：
Figure BDA0002520119470000051
其中x为介于2至n的范围内的数值，x最小值为2，x最大值为n，Cunit1代表单位电容，即多个第一电容C11至C1n中的最小电容值，例如第一电容C11的电容值。
举例而言，第一电容C13的电容值小于或等于第一电容C11、C12加总的电容值与第一电容C11的电容值(最小电容值)的总和。又例如，第一电容C16的电容值小于或等于第一电容C11、C12、C13、C14、C15加总的电容值与第一电容C11的电容值(最小电容值)的总和。
第二电容C21至C2m的电容值不大于多个第二电容C21至C2m中的其他所有较小电容值与最小电容值的总和以下列方程式表示：
Figure BDA0002520119470000061
其中y为介于2至m的范围内的数值，y最小值为2，y最大值为m，Cunit2代表代表单位电容，即多个第二电容C21至C2m中的最小电容值，例如第二电容C21的电容值。
各第一电容C11至C1n的实际电容值定义为第一电容权重。各第一电容权重不大于其余所有较小第一电容权重总和。所有第一电容权重的总和除以桥接电容Cb的电容值以取得衰减系数。衰减系数为大于1的数值。其中衰减系数以下列方程式表示：
Figure BDA0002520119470000062
其中Z代表衰减系数，n代表第一电容C11至C1n的编号/数量，
Figure BDA0002520119470000063
代表第一电容组LSB的所有第一电容C11至C1n的电容值的总和，CB代表桥接电容Cb的电容值。
各第二电容C21至C2m的电容值乘上衰减系数以取得第二电容权重。各第二电容组SWT2的所有多个第二电容C21至C2m中最小的第二电容权重不大于第一电容组SWT1的所有第一电容C11至C1n的第一电容权重的总和。各第二电容权重不大于其余所有较小第二电容权重总和。电容电路CAP中所有电容值为最小电容值的整数倍。以下列方程式表示：
Figure BDA0002520119470000064
其中Z代表衰减系数，n代表第一电容C11至C1n的编号/数量，
Figure BDA0002520119470000065
代表第一电容组LSB的所有第一电容C11至C1n的电容值的总和，Cunit1代表多个第一电容C11至C1n中的最小电容值，例如第一电容C11的电容值。
在理想设计中，总权重等于总等效电容值
Figure BDA0002520119470000066
Figure BDA0002520119470000067
集成电路制作中，制程参数变异，及布局时产生的寄生容值，造成各电容值与预期有差异，因此衰减系数(z)与各第二电容的权重与预期产生很大的差异，造成模拟数字转换时产生很大的误差。
在本实施例中，第一电容C11至C1n中每一个的电容值，可为单位电容(例如具有最小电容值的第一电容C11)的电容值的整数倍。同样，第二电容C21至C2m中每一个的电容值，可为单位电容(例如具有最小电容值的第二电容C21)的电容值的整数倍。借此，实现更好的布局匹配。
举例而言，第一电容C11的电容值表示为C时，则第一电容C12、C13、C14的电容值分别表示为2C、4C、7C，在此仅举例说明，本发明不以此为限。
开关电路SWC可包含第一开关组SWT1、第二开关组SWT2以及第三开关组件SW3。第一开关组SWT1包含多个第一开关组件SW11至SW1n，其中n代表第一开关组件的数量，可为任意适当的整数值。第二开关组SWT2包含多个第二开关组件SW21至SW2m，其中m代表第二开关组件的数量，可为任意适当的整数值。
第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m中的每一个可具有第一切换点P1、第二切换点P2、第三切换点P3以及第四切换点P4。第二切换点P2耦接至第二参考电压VREF2。第三切换点P3耦接至第一参考电压VREF1。第四切换点P4耦接至输入信号源，以从输入信号源取得输入信号VIN，其中输入信号VIN为模拟电压。第一切换点P1可切换至连接第二切换点P2、第三切换点P3或第四切换点P4。
开关电路SWC的多个第一开关组件SW11至SW1n的第一切换点P1分别连接第一电容组LSB的多个第一电容C11至C1n的第一端。多个第一电容C11至C1n的第二端连接桥接电容Cb的第一端。
开关电路SWC的多个第二开关组件SW21至SW2m的第一切换点P1分别连接第二电容组MSB的多个第二电容C21至C2m的第一端。多个第二电容C21至C2m的第二端连接桥接电容Cb的第二端。
控制电路DCL可控制开关电路SWC，例如控制第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m在输入信号VIN、第一参考电压VREF1以及第二参考电压VREF2之间切换。
详言之，当控制电路DCL控制第一开关组件SW11至SW1n的第一切换点P1连接至第四切换点P4时，第一电容C11至C1n通过第一开关组件SW11至SW1n耦接至输入信号VIN。类似地，控制电路DCL控制第二开关组件SW21至SW2m的第一切换点P1连接至第四切换点P4时，第二电容C21至C2m通过第二开关组件SW21至SW2m耦接至输入信号VIN。
当控制电路DCL控制第一开关组件SW11至SW1n的第一切换点P1连接至第二切换点P2时，第一电容C11至C1n通过第一开关组件SW11至SW1n耦接至第二参考电压VREF2。类似地，当控制电路DCL控制第二开关组件SW21至SW2m的第一切换点P1连接至第二切换点P2时，第二电容C21至C2m通过第二开关组件SW21至SW2m耦接至第二参考电压VREF2。此第二参考电压VREF2可为高电平电压，即为输入信号VIN的可转换上限电压，当输入信号VIN高于第二参考电压VREF2，即无法正确产生相对应的数字信号Dout1。
当控制电路DCL控制第一开关组件SW11至SW1n的第一切换点P1连接至第三切换点P3时，第一电容C11至C1n通过第一开关组件SW11至SW1n耦接至第一参考电压VREF1。类似地，当控制电路DCL控制第二开关组件SW21至SW2m的第一切换点P1连接至第三切换点P3时，第二电容C21至C2m通过第二开关组件SW21至SW2m耦接至第一参考电压VREF1。此第一参考电压VREF1可为低电平电压，即为输入信号VIN的可转换下限电压，当输入信号VIN低于第一参考电压VREF1，即无法正确产生相对应的数字信号Dout1。
比较器COM具有第一比较输入端T1以及第二比较输入端T2。第一比较输入端T1以及第二比较输入端T2中的其中一者可为反相输入端，另一者可为非反相输入端。比较器COM的第一比较输入端T1连接在第二电容组MSB与桥接电容Cb之间的节点，此节点的电压定义为转换电压VDAC。
控制电路DCL控制第三开关组件SW3开启时，比较器COM的第一比较输入端T1耦接至第三参考电压VREF3，借此可将转换电压VDAC重设为第三参考电压VREF3。另外，比较器COM的第二比较输入端T2维持直接耦接于第三参考电压VREF3。
在每次第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m中的任一者切换时，比较器COM的第一比较输入端T1重新取得第二电容组MSB与桥接电容Cb之间的节点的转换电压VDAC。接着，比较器COM比较转换电压VDAC与第三参考电压VREF3，以输出比较信号CMPO至控制电路DCL。
也就是说，比较器COM比较转换电压VDAC与第三参考电压VREF3的次数以及比较信号CMPO的位值/逻辑值的数量，可取决于第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m的数量、切换次数。
控制电路DCL可依据每次切换产生的比较信号CMPO的位值/逻辑值，输出控制信号CLS至开关电路SWC，以控制第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m的运作。
在切换完开关电路SWC的所有第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m之后，控制电路DCL可依据多次切换产生的比较信号CMPO的位值/逻辑值，以输出位数K的数字信号Dout1。数字信号Dout1的位数K，以下列方程式表示：
K＝(n+m)>＝N,
其中K代表数字信号Dout1的位数，n代表第一电容C11至C1n或第一开关组件SW11至SW1n的数量，m代表第二电容C21至C2m或第二开关组件SW21至SW2m的数量，N代表下述转译信号Dout2的位数。
最后，转译电路TSR可从控制电路TSR接收并转译位数K的数字信号Dout1，以储存并输出具有位数N的转译信号Dout2，其中N可为适当整数值。数字信号Dout1至转译信号Dout2的转换可为不同进制间的数值转换，例如转译信号Dout2具有二进制的多个位值，在此仅举例说明，本发明不以此为限。
请一并参阅图1、图2、图4至图7，其中图2为本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法的校正步骤流程图。如图2所示，本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法可包含以下步骤S101至S109，适用于如图1所示的具有偏移及位权重校正机制的模拟数字转换系统。应理解，可依据实际应用需求，调整步骤S101至S109的执行顺序和程序。
在步骤S101，进入校正程序。
在步骤S103，校正比较器COM本身的偏移或称偏差(offset)，并得到比较器COM的校正参数。
在步骤S105，取得数字模拟转换电压VDAC的直流偏移量。
在步骤S107，由小至大依序取得各第二电容权重。
在步骤S109，记录步验S105至107所取得的各项数值。
在如图4和图5所示的例子中，第一开关组件SW11至SW17与第二开关组件SW21至SW27的数量相同，即上述n＝m。第一开关电平信号BL[7]至BL[1]或简化为BL[7:1]分别代表第一开关组件SW17至SW11耦接的电压电平，第二开关电平信号BM[7]至BL[1]或简化为BM[7:1]代表所有第二开关组件SW27至SW21耦接的电压电平。0代表耦接至第一参考电压VREF1，1代表耦接至第二参考电压VREF2。
首先，如图4所示为S105步骤操作说明，在频率信号CK的取样相位时间内，所有第一开关组件SW11至SW17及所有第二开关组件SW21至SW27皆切换在低电平的第一参考电压VREF1，分别表示为BM[7:1]＝0000000、BL[1]＝0、BL[2]＝0、BL[3]＝0、BL[4]＝0、BL[5]＝0、BL[6]＝0、BL[7]＝0。
另外，在如图4所示的频率信号CK的取样相位时间内，如图1所示的第三开关组件SW3开启，使得比较器COM的第一比较输入端T1耦接至第三参考电压VREF3，使转换电压VDAC固定等于第三参考电压VREF3。
随后，在如图4所示的频率信号CK的转换相位时间内，第三开关组件SW3关闭，比较器COM的第一比较输入端T1与第三参考电压VREF3断开耦接。其结果为，转换电压VDAC呈浮动(floating)，转换电压VDAC的电压值之后将随第一开关组件SW11至SW17的切换状态而改变。
接着，在频率信号CK的转换相位时间内，利用控制电路DCL将多个第一开关组件SW17至SW11依序从低电平的第一参考电压VREF1切换至高电平的第二参考电压VREF2。
在执行每次开关电路SWC的切换作业时，利用比较器COM比较转换电压VDAC与第三参考电压VREF3，以输出比较信号CMPO。比较信号CMPO可包含依序切换第一开关组件SW17至SW11时，比较器COM分别输出的位值BL7至BL1，这些位值可为0或1。
另外，在执行每次开关电路SWC的切换作业时，利用控制电路DCL依据比较信号CMPO，判断切换作业是否导致转换电压VDAC超过一第一阈值。
如图4、图5所示的Vos2为比较器COM的直流偏移电压。若比较器COM为理想，或是已在S103步骤中完全校正为0，则Vos2＝0。Vos1为第三开关组件SW3断开时造成的转换电压VDAC的偏移电压，其原因可能是第三开关组件SW3信道关闭时的电荷注入，以及第三开关组件SW3经由寄生电容耦合造成。
转换电压VDAC在第三开关组件SW3为关闭时短路至第三参考电压VREF3，因此VDAC＝VREF3，但在第三开关组件SW3开启时如上述原因造成转换电压VDAC偏移至转换电压VDAC0。而比较器COM的直流偏移电压Vos2造成如图4所示，实际比较电平为阈电压Vt1＝VREF3+Vos2。
借由图4的操作，可将原来无法准确评估的模拟的直流偏移电压(Vos1+Vos2)以BL[7:1]数字值精确表示出来，而之后便可将此偏移量扣除。实际电路操作会有外部电源杂信干扰，以及组件本身杂信干扰，可能造成每次BL[7:1]数字值有所不同，但可借由多次操作取得一平均值，可大幅增进准确性。
详言之，如图4所示，在t0时，VDAC电压低于Vt1，因此CMPO输出为0，将此结果记录于WRES＝0。在t1时，利用控制电路DCL先切换第一开关组件SW17至高电平的第二参考电压VREF2，表示为BL[7]＝1，以将多个第一电容C11至C17中具最大电容值的第一电容C17通过第一开关组件SW17耦接至高电平的第二参考电压VREF2。
在切换第一开关组件SW17后，利用控制电路DCL判断转换电压VDAC超过阈电压Vt1，因此将第一开关组件SW17切回至耦接低电平的第一参考电压VREF1，表示为BL[7]＝0。
接着，如图4所示，在时间t2，利用控制电路DCL切换第一开关组件SW16至高电平的第二参考电压VREF2，表示为BL[6]＝1，以将电容值仅次第一电容C17的第一电容C16通过第一开关组件SW16耦接至高电平的第二参考电压VREF2，表示为BL[6]＝1。
在切换第一开关组件SW16后，利用控制电路DCL判断转换电压VDAC超过阈电压Vt1，因此将第一开关组件SW16切回至耦接低电平的第一参考电压VREF1，表示为BL[6]＝0。
接着，如图4所示，在时间t3，利用控制电路DCL切换第一开关组件SW15至高电平的第二参考电压VREF2，表示为BL[5]＝1，以将第一电容C15通过第一开关组件SW15耦接至第二参考电压VREF2。
在切换第一开关组件SW15后，利用控制电路DCL判断转换电压VDAC小于阈电压Vt1，因此保持第一开关组件SW15切换在高电平的第二参考电压VREF2。
其他第一开关组件SW14至SW11依序执行上述切换操作直到完成判断BL[0]的值。在切换第一开关组件SW17至SW11的过程中，所有第二开关组件SW21至SW27皆保持切换至低电平的第一参考电压VREF1，表示为BM[7:1]＝0。其结果为，最终转换电压VDAC1接近实际比较器COM的转态电平(即阈电压Vt1)，并大于初始转换电压VDAC0。
图4所示，最终转换电压VDAC1大于初始转换电压VDAC0的情形，WRES＝0，最后所得到的值BL[7:1]代表正向的转换电压直流偏移值。
如图5与图4的示例相同内容不重复赘述，而不同之处具体说明如下。在充电过程中，电荷注入可能导致如图5所示的转换电压VDAC发生正偏移，转换电压VDAC增加了偏移电压Vos1，变成初始转换电压VDAC0，且大于比较器COM的实际转换电压(等于VREF3-Vos2)，使得CMPO＝1,此结果将记入于WRES＝1，并启动第二次取样相位。
首先，如图5所示，在频率信号CK的第二取样相位时间内，所有第一开关组件SW11至SW17皆切换至高电平的第二参考电压VREF2，表示为BL[1]＝1、BL[2]＝1、BL[3]＝1、BL[4]＝1、BL[5]＝1、BL[6]＝1、BL[7]＝1。
接着，如图5所示，在频率信号CK的第二转换相位时间内，利用控制电路DCL从大至小依序将多个第一开关组件SW17至SW11从高电平的第二参考电压VREF2切换至低电平的第一参考电压VREF1。
在每次开关电路SWC的切换作业时，利用控制电路DCL依据比较信号CMPO，判断转换电压VDAC是否超过阈电压Vt2。
若转换电压VDAC小于阈电压Vt2，利用控制电路DCL将第一开关组件SW11至SW17切回至耦接高电平的第二参考电压VREF2。若转换电压VDAC大于阈电压Vt2，利用控制电路DCL保持第一开关组件SW11至SW17切换至低电平的第一参考电压VREF1。
图5所示，最终转换电压VDAC1小于初始转换电压VDAC0的情形，WRES＝1，则最后所得到的值BL[7:1]需先反向，例如BL[7:1]＝1111010，反向之后BL[7:1]＝0000101，才是最后代表负向的转换电压直流偏移值。
图6所示为S107步骤中，量测第二电容组中最小第二电容权重的程序，若控制电路DCL控制第二开关组件SW21在取样相位时间内，耦接第二参考电压VREF2(表示为BM[1]＝1)，随后进入转换时间内时，切换至第一参考电压VREF1(表示为BM[1]＝0)，切换时刻可在转换相位的t0或t1，但必需不晚于BL[7:1]开启变动的时刻。
图7所示为S107步骤中，量测第二电容组中次小第二电容权重的程序，若控制电路DCL控制第二开关组件SW22在取样相位时间内，耦接第二参考电压VREF2(表示为BM[2]＝1)，随后进入转换时间内时，切换至第一参考电压VREF1(表示为BM[2]＝0)，切换时刻可在转换相位的t0或t1，但必需不晚于BM[1]、BL[7:1]开启变动的时刻。
在步骤S109，利用储存电路例如内存或其他具有储存或记忆功能的组件(包含于如图1所示的转译电路TSR中)，配置以记录比较器COM的直流偏移校正参数、数字模拟转换电压的直流偏移量、各第一电容C11至C1n的第一电容权重以及各第二电容C21至C2m的第二电容权重。
请参阅图3和图8，其中图3为本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法的模拟数字转换步骤流程图；图8为本发明实施例的具有偏移及位权重校正机制的模拟数字转换系统及方法，执行模拟数字转换程序的信号波形图，为一般循续渐近式模拟数字转换器程序。
本发明实施例的具有偏移及位权重校正机制的模拟数字转换方法可还包含如图3所示的步骤S201至S213，可在如图2所示的步骤S101至S109之后执行，适用于如图1所示的具有偏移及位权重校正机制的模拟数字转换系统。应理解，可依据实际应用需求，调整S201至S213的执行顺序和程序。
在步骤S201，进入电压转换程序。
在步骤S203，利用控制电路DCL开启第三开关电压SWC，以允许比较器COM的第一比较输入端T1通过第三开关电压SWC耦接至第三参考电压VREF3，使转换电压VDAC等于第三参考电压VREF3。
在步骤S205，利用控制电路DCL控制开关电路SWC的所有第一开关组件SW11至SW1n以及第二开关组件SW21至SW2m皆耦接至输入信号VIN，以由输入信号VIN充电第一电容组LSB的所有第一电容C11至C1n以及第二电容组MSB的所有第二电容C21至C2m。
在步骤S207，利用控制电路DCL关闭第三开关电压SWC，以断开比较器COM的第一比较输入端T1以及第三参考电压VREF3之间的耦接，使转换电压VDAC浮动。
在步骤S209，利用控制电路DCL切换如图1所示的多个第一开关组件SW11至SW1n以及多个第二开关组件SW21至SW2m。
举例而言，如图8所示，利用控制电路DCL以电容权重大至小(C27至C21、C17至C11)为顺序，依序将多个第二开关组件SW27至SW21以及第一开关组件SW17至SW11从第一参考电压VREF1(电压电平为0)切换至第二参考电压VREF2(电压电平为1)。
在步骤S211，在每次切换后，利用比较器COM比较如图1所示的转换电压VDAC与第三参考电压VREF3，以输出比较信号CMPO，包含如图8所示的位值BM1至BM7以及BL1至BL7，其中每个位值BM1至BM7以及BL1至BL7可为0或1。
在步骤S213，如图1所示的控制电路DCL依据比较信号CMPO，输出位数K的数字信号Dout1至转译电路TSR。转译电路TSR先将数字信号Dout1执行直流偏移量校正，若WRES＝0，Dout1减去S105所得到的BL[7:1]数值；若WRES＝1，数字信号Dout1加上S105所得到的BL[7:1]数值；之后再将Dout1的每个位值乘上相对应的各第一电容权重值或第二电容权重值之后，转换成所需位数N的二进制制格式的转译信号Dout2。相对应电容权重说明如下：第一电容组LSB中最小第一电容权重，为数字信号Dout1的数字值中最小位权重；第一电容组LSB中次小第一电容权重，为数字信号Dout1的数字值中次小位权重；依序由小至大，第二电容组MSB中最大第二电容权重，为数字信号Dout1的数字值中最大位权重。
也就是说，本发明所提供的具有偏移及位权重校正机制的模拟数字转换方法可包含以下步骤：多次将数字模拟转换电压的直流偏移量，以第一电容组LSB中的各第一电容权重为基准，转换为数字信号Dout1，平均多个数字信号Dout1，取得最终数字模拟转换电压的直流偏移量数字值；多次将第二电容组MSB中的最小第二电容权重，以第一电容组LSB中各第一电容权重为基准，转换为数字信号Dout1，平均多个数字信号Dout1，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终最小第二电容权重；多次将第二电容组MSB中的次小第二电容权重，以最终最小第二电容权重及第一电容组LSB中各第一电容权重为基准，转换为数字信号Dout1，平均多个数字信号Dout1，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终次小第二电容权重；多次将第二电容组MSB中的第三小第二电容权重，以最终次小及最小第二电容权重及第一电容组LSB中各第一电容权重为基准，转换为数字信号Dout1，平均多个数字信号Dout1，再减去最终数字模拟转换电压的直流偏移量数字值，取得最终第三小第二电容权重，依此类推，由小至大，依序取得各第二电容C21至C2m的各最终第二电容权重。
另外，所述具有偏移及位权重校正机制的模拟数字转换方法客还包含以下步骤：将输入一模拟信号，转换为数字信号；将数字信号减去最终数字模拟转换电压的直流偏移量数字值，得到一最终输入信号数字值；将最终输入信号数字值的各位值乘上各位权重后作加总，再转换为一个二进制数字值。
本发明所提供的具有偏移及位权重校正机制的模拟数字转换系统及其方法，其至少具有以下有益效果：
具有冗余转换周期及特殊权重安排，释放了对参考电压驱动电路带宽和建立时间的要求，以实现更高的转换速率。
本发明采用电容式数字模拟转换器(Capacitive Digital-to-AnalogConverter,CDAC)，其内设置的每个电容的电容值均具有单位电容的电容值(最小电容值)的整数倍，布局匹配比较好。
与传统的二进制电容式数字模拟转换器相比，本发明采用分离式的电容式数字模拟转换器(Split-CDAC)大大缩小了第二电容组(MSB)部件的布局尺寸。
转换和校正均使用相同模拟硬件，无需额外的硬件供校正使用，节省面积，适合与其它功能电路整合为单芯片。
可将数字模拟转换器的直流电压的偏移量，以数字值方式记录储存，后续在转换各位权重，以及模拟输入信号转换时，皆可将此偏移量扣除，可获取精确的位权重值(电容值的权重比)和转换电压值。
位权重值估算可最大程度地减少电容式数字模拟转换器的衰减误差，从而改善线性度。
重复多次估算取得平均数据，以避免噪声影响估计值。
偏移量、位权重值、以及输入信号转换，皆是使用相同渐进缓存器(SuccessiveApproximation Registers,SAR)操作，无需其它校正算法。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的权利要求书内。

Claims (7)

1.一种具有偏移及位权重校正机制的模拟数字转换系统，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换系统包含：
电容电路，包含第一电容组、第二电容组以及桥接电容，所述桥接电容耦合所述第一电容组与所述第二电容组，所述第一电容组包含多个第一电容，所述第二电容组包含多个第二电容，各所述第一电容的实际电容值定义为一第一电容权重，各所述第一电容权重不大于其余所有较小所述第一电容权重总和；所述多个第一电容权重的总和除以所述桥接电容的实际电容值以取得衰减系数，所述衰减系数为大于1的数值，各所述第二电容的实际电容值乘上所述衰减系数以取得第二电容权重，所述第二电容组中最小的所述第二电容权重不大于所述第一电容组所有所述多个第一电容权重的总和，且各所述第二电容权重不大于其余所有较小所述第二电容权重总和；所述电容电路中所有电容值在设计上为最小电容值的整数倍；所述电容电路称为所述模拟数字转换系统中的数字模拟转换单元，所述第二电容组以及所述桥接电容耦合处称为数字模拟转换电压；
比较器，具有第一比较输入端连接在所述第二电容组与所述桥接电容之间的节点，并具有第二比较输入端耦接于第三参考电压，所述比较器配置以比较所述第三参考电压与所述节点的转换电压，以输出比较信号；
开关电路，包含多个第一开关组件、多个第二开关组件以及第三开关组件，所述多个第一开关组件分别连接所述多个第一电容，所述多个第二开关组件分别连接所述多个第二电容，所述多个第一开关组件以及所述多个第二开关组件中的每一个在输入信号、第一参考电压以及第二参考电压之间切换，所述第三开关组件开启时将所述第一比较输入端耦接至所述第三参考电压；
控制电路，连接所述开关电路以及所述比较器，配置以依据所述比较信号输出数字信号，并输出控制信号以控制所述开关电路的运作；以及
转译电路，连接所述控制电路，配置以转译所述数字信号，以输出一转译信号。
2.根据权利要求1所述的具有偏移及位权重校正机制的模拟数字转换系统，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换系统还包含储存电路，配置以记录所述比较器直流偏移校正参数、所述数字模拟转换电压的直流偏移量、各所述第一电容权重以及各所述第二电容权重。
3.一种具有偏移及位权重校正机制的模拟数字转换方法，适用于根据权利要求1所述的具有偏移及位权重校正机制的模拟数字转换系统，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换方法包含以下步骤：
多次将所述数字模拟转换电压的直流偏移量，以所述第一电容组中的各所述第一电容权重为基准，转换为所述数字信号，平均所述多个数字信号，取得最终所述数字模拟转换电压的直流偏移量数字值，此值可为正或负值；
多次将所述第二电容组中的最小所述第二电容权重，以所述第一电容组中各所述第一电容权重为基准，转换为所述数字信号，平均所述多个数字信号，再减去最终所述数字模拟转换电压的直流偏移量数字值，取得最终最小所述第二电容权重；
多次将所述第二电容组中的次小所述第二电容权重，以最终最小所述第二电容权重及所述第一电容组中各所述第一电容权重为基准，转换为所述数字信号，平均所述多个数字信号，再减去最终所述数字模拟转换电压的直流偏移量数字值，取得最终次小所述第二电容权重；
多次将所述第二电容组中的第三小所述第二电容权重，以最终所述次小及最小所述第二电容权重及所述第一电容组中各所述第一电容权重为基准，转换为所述数字信号，平均所述多个所述数字信号，再减去最终所述数字模拟转换电压的直流偏移量数字值，取得最终第三小所述第二电容权重，依此类推，由小至大，依序取得各所述第二电容的各最终第二电容权重。
4.根据权利要求3所述的具有偏移及位权重校正机制的模拟数字转换方法，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换方法还包含以下步骤：
校正所述比较器，取得所述比较器的校准参数，据以降低所述比较器本身的偏移。
5.根据权利要求3所述的具有偏移及位权重校正机制的模拟数字转换方法，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换方法还包含以下步骤：
利用储存电路，记录所述比较器校准参数、最终所述数字模拟转换电压的直流偏移量数字值、各所述第一电容权重，以及各所述第二电容的最终各所述第二电容权重。
6.一种具有偏移及位权重校正机制的模拟数字转换方法，适用于根据权利要求1所述的具有偏移及位权重校正机制的模拟数字转换系统，其特征在于，所述具有偏移及位权重校正机制的模拟数字转换方法包含以下步骤：
将输入模拟信号，转换为所述数字信号；
将所述数字信号减去最终所述数字模拟转换电压的直流偏移量数字值，得到最终输入信号数字值；
将所述最终输入信号数字值的各位值乘上各位权重后作加总，再转换为一个二进制数字值。
7.根据权利要求6所述的具有偏移及位权重校正机制的模拟数字转换方法，其特征在于，所述第一电容组中最小所述第一电容权重，为数字值中最小位权重；
所述第一电容组中次小所述第一电容权重，为数字值中次小位权重；
依序由小至大，所述第二电容组中的最大所述第二电容权重，为数字值中最大位权重。
CN202010488436.5A 2020-05-22 2020-06-02 具有偏移及位权重校正机制的模拟数字转换系统及方法 Active CN113708763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109117216A TWI745977B (zh) 2020-05-22 2020-05-22 具有偏移及位元權重校正機制的類比數位轉換系統及方法
TW109117216 2020-05-22

Publications (2)

Publication Number Publication Date
CN113708763A true CN113708763A (zh) 2021-11-26
CN113708763B CN113708763B (zh) 2023-09-19

Family

ID=77749194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010488436.5A Active CN113708763B (zh) 2020-05-22 2020-06-02 具有偏移及位权重校正机制的模拟数字转换系统及方法

Country Status (3)

Country Link
US (1) US11128311B1 (zh)
CN (1) CN113708763B (zh)
TW (1) TWI745977B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635849B1 (en) * 2021-10-22 2023-04-25 Image Match Design Inc. Fingerprint signal processing system and fingerprint signal processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307490B1 (en) * 1999-09-30 2001-10-23 The Engineering Consortium, Inc. Digital to analog converter trim apparatus and method
JP2006222701A (ja) * 2005-02-09 2006-08-24 Thine Electronics Inc Ａ／ｄ変換器の出力補正回路
US20070109161A1 (en) * 2003-12-01 2007-05-17 Matsushita Electric Industrial Co., Ltd Reception apparatus and reception method
CN106027051A (zh) * 2016-05-12 2016-10-12 东南大学 一种适用于流水线模数转换器的后台校准电路及校准方法
CN109120263A (zh) * 2018-08-13 2019-01-01 中国电子科技集团公司第二十四研究所 一种基于数字调制校正的逐次逼近模数转换器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG185706A1 (en) * 2010-05-26 2012-12-28 Agency Science Tech & Res An analogue to digital converter, an integrated circuit and a medical device
TWI501562B (zh) * 2012-10-05 2015-09-21 Univ Nat Chiao Tung 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
TWI497918B (zh) * 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
EP3138202B8 (en) * 2014-04-29 2022-03-02 Synopsys, Inc. Reference voltage generator for an analog-digital converter and method for analog-digital conversion
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
US9590592B2 (en) * 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
US9654132B2 (en) * 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9602119B1 (en) * 2016-02-09 2017-03-21 Applied Micro Circuits Corporation Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
US9831889B1 (en) * 2016-10-31 2017-11-28 Silicon Laboratories Inc. Converting large input analog signals in an analog-to-digital converter without input attenuation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307490B1 (en) * 1999-09-30 2001-10-23 The Engineering Consortium, Inc. Digital to analog converter trim apparatus and method
US20070109161A1 (en) * 2003-12-01 2007-05-17 Matsushita Electric Industrial Co., Ltd Reception apparatus and reception method
JP2006222701A (ja) * 2005-02-09 2006-08-24 Thine Electronics Inc Ａ／ｄ変換器の出力補正回路
CN106027051A (zh) * 2016-05-12 2016-10-12 东南大学 一种适用于流水线模数转换器的后台校准电路及校准方法
CN109120263A (zh) * 2018-08-13 2019-01-01 中国电子科技集团公司第二十四研究所 一种基于数字调制校正的逐次逼近模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SERHII M. ZAKHARCHENKO VINNITSA NATIONAL TECHNICAL UNIVERSITY, VINNYTSYA, UKRAINE ; TETIANA I. TROIANOVSKA: "Method of cyclic ADC calibration by the conversion characteristics analysis", 2017 2ND INTERNATIONAL CONFERENCE ON ADVANCED INFORMATION AND COMMUNICATION TECHNOLOGIES (AICT) *
陈超: "一种带校准的16位1GSPS电流舵D/A转换器设计", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN113708763B (zh) 2023-09-19
TWI745977B (zh) 2021-11-11
TW202145721A (zh) 2021-12-01
US11128311B1 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US7880650B2 (en) Method and apparatus for testing data converter
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN111052612B (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
US8525720B2 (en) Non-binary successive approximation analog to digital converter
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
JP2010045723A (ja) デジタルアナログコンバータ
US20080143574A1 (en) A-D converter, A-D convert method, and A-D convert program
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
US8902092B2 (en) Analog-digital conversion circuit and method
US10886933B1 (en) Analog-to-digital converter
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
EP3607659B1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
CN109802678B (zh) 逐次逼近模数转换器及其数字校准方法和装置
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN113708763B (zh) 具有偏移及位权重校正机制的模拟数字转换系统及方法
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
JP4884518B2 (ja) アナログ−デジタル変換器
US20230412182A1 (en) Ad converter
KR102548508B1 (ko) 커패시터 분리를 이용한 연속 근사 레지스터 아날로그 디지털 변환기 및 이의 동작 방법
KR102552752B1 (ko) 중복 커패시터를 이용한 연속 근사 레지스터 아날로그 디지털 변환기 및 이의 동작 방법
US20230147156A1 (en) Semiconductor device, analog-to-digital converter and analog-to-digital converting method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant