CN111052612B - 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 - Google Patents

用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 Download PDF

Info

Publication number
CN111052612B
CN111052612B CN201880056540.8A CN201880056540A CN111052612B CN 111052612 B CN111052612 B CN 111052612B CN 201880056540 A CN201880056540 A CN 201880056540A CN 111052612 B CN111052612 B CN 111052612B
Authority
CN
China
Prior art keywords
offset
offset correction
voltage
vrefn
vrefp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880056540.8A
Other languages
English (en)
Other versions
CN111052612A (zh
Inventor
A·温耶
I·洛肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN111052612A publication Critical patent/CN111052612A/zh
Application granted granted Critical
Publication of CN111052612B publication Critical patent/CN111052612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

差分逐次逼近寄存器(SAR)模数转换器(ADC)中的偏移校正用电容器减小的数模转换器(DAC)拓扑实现，以实现偏移校正，而无需专用补偿DAC。这消除了附加的模拟电路和芯片面积。为了执行偏移校正，差分SAR ADC将其输入耦合到一起以产生偏移电压，将偏移电压转换成其数字表示，将偏移电压的数字表示存储在偏移寄存器中，并且通过利用由存储在偏移寄存器中的数字表示控制的电容器减小的阵列DAC产生偏移补偿电压来校正偏移电压。数字表示控制与差分SAR ADC的最低有效位(LSB)相关联的减小电容器阵列DAC的参考电压缩放。

Description

用于具有减小的电容器阵列DAC的SAR ADC中的偏移校正的方 法和装置
相关专利申请
本申请要求2017年10月30日提交的题名为“Method for Offset Correction inSAR ADC with Reduced Capacitor Array DAC”由Anders Vinje和Ivar 共同拥有的美国临时专利申请序列号62/578,608的优先权；并且据此以引用方式并入本文以用于所有目的。
技术领域
本公开涉及模数转换器(ADC)，并且更具体地讲，涉及具有减小的电容器阵列数模转换(DAC)的逐次逼近寄存器(SAR)ADC中的偏移校正。
背景技术
逐次逼近寄存器(SAR)模数转换器(ADC)是一种类型的模数转换器，其通过执行二进制搜索以收敛到模拟波形所获取的每个样本的最接近量化水平，然后提供其数字表示来将连续的模拟波形转换为离散的数字表示。SAR ADC是最受欢迎的ADC架构之一，并且可用于例如微控制器中。
通常，期望ADC进行无偏移测量。用于偏移校准的方法包括后处理中的数字偏移校正，使用偏移补偿比较器的模拟偏移校正，以及使用专用补偿数模转换器(DAC)的混合数字/模拟偏移校正。数字校正是最简单的，但具有基本限制，因为它限制了ADC的信号范围。因此，使用偏移补偿比较器的模拟校正或使用专用校正DAC的混合校正被广泛使用，但显著增加了电路复杂性。
用于偏移校准的一些解决方案包括后处理中的数字偏移校正，使用偏移补偿比较器的模拟偏移校正，以及使用专用补偿DAC的混合数字/模拟偏移校正。数字校正可能是简单的，但可能具有基本的限制，因为数字校正限制了ADC的信号范围。使用偏移补偿比较器的模拟校正或使用专用校正DAC的混合校正可以被使用，但这些方法可显著增加电路复杂性。
图1示出了执行偏移校正的三种现有技术方法。图1(a)示出了用于数字偏移校正的电路。数字偏移校正在后处理输出数据时是最简单的方法，但它限制了ADC的范围，因为它使整个ADC传递函数漂移，从而改变了其饱和极限。它可以包括测量偏移并在后处理中对其进行数字补偿。
图1(b)示出了用于模拟偏移校正的电路。使用偏移补偿比较器的完全模拟偏移校正解决了上述数字偏移校正方法的问题，并且还普遍用于例如微控制器的SAR ADC中。模拟校正不限制ADC的范围。这可在具有额外时钟周期的后台进行。然而，它显著增加了比较器的复杂性，通常大大增大了其集成电路面积。
图1(c)示出了用于混合模拟/数字偏移校正的电路。该方法使用具有独立的校正DAC的混合(模拟/数字)校正，因此可在测量和存储偏移之后减去偏移量。这也不限制ADC的范围，但由于需要专用校正DAC，因此增加了显著的复杂性。混合校正可以包括测量偏移并使用校正DAC在模拟域中进行补偿。
发明内容
因此，需要一种用于SAR ADC的混合模拟/数字校正方法和装置，该方法和装置利用电容器减小的DAC拓扑来提供偏移校正而不需要专用补偿DAC。
根据一个实施方案，使用减小的电容器阵列数模转换器(DAC)在逐次逼近寄存器(SAR)模数转换器(ADC)中进行偏移校正的方法可包括以下步骤：将SAR ADC的正输入和负输入耦合在一起；确定SAR ADC的偏移电压的数字表示；将偏移电压的数字表示存储在偏移寄存器中；用所存储的输入偏移电压的数字表示配置减小的电容器阵列DAC以提供偏移校正电压，该电容器阵列DAC可以包括多个偏移校正电容器；解耦SAR ADC的正输入和负输入；将差分电压耦合到SAR ADC的正输入和负输入；以及在与来自减小的电容器阵列DAC的偏移校正电压耦合的同时执行差分电压的SAR转换。
根据该方法的另一个实施方案，多个偏移校正电容器可以耦合到多个参考电压，该多个参考电压通过存储在偏移寄存器中的偏移电压的数字表示选择。根据该方法的另一个实施方案，多个参考电压可以是从Vrefp到Vrefn电压的二进制加权。根据该方法的另一个实施方案，共模电压Vcm可以约等于(Vrefp+Vrefn)/2。根据该方法的另一个实施方案，多个参考电压可由耦合在Vrefp和Vrefn之间的串联连接的电阻分压器串提供。根据该方法的另一个实施方案，多个偏移校正电容器可以包括N个正偏移校正电容器，其顶板耦合在一起并形成节点Vx；和N个负偏移校正电容器，其顶板耦合在一起并形成节点Vy，其中N可以是减小的电容器阵列DAC的偏移电压校正位数。
根据该方法的另一个实施方案，N可以等于五(5)，并且可以还包括以下步骤：将第一正偏移校正电容器的底板选择性地耦合到Vcm、Vrefp/2或Vrefn/2；将第一负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/2或Vrefp/2；将第二正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/4或Vrefn/4；将第二负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/4或Vrefp/4；将第三正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/8或Vrefn/8；将第三负偏移校正电容器的底板选择性地耦合到Vcm、Vrefn/8或Vrefp/8；将第四正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/16或Vrefn/16；将第四负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/16或Vrefp/16；将第五正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/32或Vrefn/32；以及将第五负偏移校正电容器的底板选择性地耦合到Vcm、Vrefn/32或Vrefp/32，从而可以产生偏移补偿电压。
根据该方法的另一个实施方案，N可以等于六(6)，并且可以还包括以下步骤：将第六正偏移校正电容器的顶板耦合至节点Vx；将第六负偏移校正电容器的顶板耦合至节点Vy；将第六正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp或Vrefn；以及将第六负偏移校正电容器的底板选择性地耦合到Vcm、Vrefn或Vrefp，从而可以将电压偏移校正范围加倍。
根据该方法的另一个实施方案，可以包括在SAR ADC的采样阶段期间将正偏移校正电容器和负偏移校正电容器的底板耦合到共模电压Vcm的步骤。根据该方法的另一个实施方案，可以包括禁用偏移补偿电压的步骤。根据该方法的另一个实施方案，可以包括在启动时进行偏移校正的步骤。根据该方法的另一个实施方案，可以包括周期性地进行偏移校正的步骤。根据该方法的另一个实施方案，SAR ADC可以是差分输入SAR ADC。
根据另一个实施方案，用于校正模数转换器(ADC)中的偏移电压的方法可包括以下步骤：将ADC的输入耦合到一起以产生偏移电压；将偏移电压转换为其数字表示；将偏移电压的数字表示存储在偏移寄存器中；从存储在偏移寄存器中的偏移电压的存储的数字表示导出偏移补偿电压；接收输入模拟电压；通过缩放最低有效位的电压来校正偏移电压；以及将输入模拟电压转换为数字输出值。根据另一个实施方案，SAR ADC可以是差分输入SARADC。
根据另一个实施方案，模数转换器(ADC)可包括电路，该电路被配置为：将ADC的输入耦合到一起以产生偏移电压；将偏移电压转换为其数字表示；将偏移电压的数字表示存储在偏移寄存器中；从偏移寄存器中的偏移电压的存储的数字表示导出偏移补偿电压；接收模拟电压；将模拟电压转换为数字值；以及通过将参考电压缩放至与ADC的最低有效位相关联的减小的电容器阵列数模转换器(DAC)来校正偏移电压。根据另一个实施方案，ADC可以是微控制器集成电路的一部分。
根据另一个实施方案，使用减小的电容器阵列数模转换器(DAC)在逐次逼近寄存器(SAR)模数转换器(DAC)中进行偏移校正的装置可以包括：SAR ADC，其包括：正电压Vinp和负电压Vinn、正参考电压Vrefp和负参考电压Vrefn以及共模电压Vcm的输入；第一多个二进制加权电容器，其顶板耦合在一起以形成节点Vx；第二多个二进制加权电容器，其顶板耦合在一起以形成节点Vy；多个第一开关，其适于将第一多个二进制加权电容器的底板选择性地耦合到电压Vrefp、Vrefn、Vcm和Vinp；多个第二开关，其适于将第二多个二进制加权电容器的底板选择性地耦合到电压Vrefp、Vrefn、Vcm和Vinn；减小的电容器阵列DAC，其包括：N个正偏移校正电容器，其顶板耦合到节点Vx，N个负偏移校正电容器，其顶板耦合到节点Vy，多个第三开关，该多个第三开关适于将N个正偏移校正电容器的底板选择性地耦合到Vcm，以及多个缩放的电压参考Vrefp/2m和Vrefn/2m，其中m可以是正整数；和多个第四开关，该多个第四开关适于将N个负偏移校正电容器的底板选择性地耦合到Vcm和多个缩放的电压参考Vrefn/2m和Vrefp/2m，其中m可以是正整数。
根据另一个实施方案，N可以等于五(5)，并且可以包括：第一正偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefp/2或Vrefn/2；第一负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn/2或Vrefp/2；第二正偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefp/4或Vrefn/4；第二负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn/4或Vrefp/4；第三正偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefp/8或Vrefn/8；第三负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn/8或Vrefp/8；第四正偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefp/16或Vrefn/16；第四负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn/16或Vrefp/16；第五正偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefp/32或Vrefn/32；并且第五负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn/32或Vrefp/32，从而可以产生偏移补偿电压。
根据另一个实施方案，N可以等于六(6)并且可以另外包括：第六正偏移校正电容器的顶板可以耦合到节点Vx；第六负偏移校正电容器的顶板可以耦合至节点Vy，第六正偏移校正电容器的底板可以选择性地耦合至Vcm、Vrefp或Vrefn；并且第六负偏移校正电容器的底板可以选择性地耦合到Vcm、Vrefn或Vrefp；从而电压偏移校正范围可以加倍。根据该方法的另一个实施方案，SAR ADC可以是差分输入SAR ADC。
附图说明
通过参考以下结合附图的描述，可以获得对本公开的更完整的理解，其中：
图1示出了用于执行偏移校正的三种现有技术方法的示意图；
图2示出了根据本公开的实施方案的减小的电容器阵列DAC的示意图；
图2A示出了根据本公开的实施方案的用于缩放图2所示的减小的电容器阵列DAC的参考电压的电阻分压器的示意图；
图3示出了根据本公开的具体示例性实施方案的当在采样期间用作采样保持(S/H)和偏移校正DAC时图2所示的减小的电容器DAC的示意图；
图4示出了根据本公开的具体示例性实施方案的用于将偏移校正电容器耦合到输入和参考电压的开关控制逻辑的示意图；
图5示出了根据本公开的具体示例性实施方案的用于使偏移校正的范围加倍的电路的示意图；并且
图6示出了根据本公开的具体示例性实施方案的用于具有混合偏移校准的ADC的操作的示意性流程图。
虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的形式。
具体实施方式
本公开的实施方案包括混合模拟/数字校正利用电容器减小的DAC拓扑来实现偏移校正而无需专用补偿DAC。本公开的实施方案可以使用称为电容器减小的DAC的DAC拓扑。由于一些ADC仅进行相对测量和偏移，因此未进行校准，并且绝对增益并不重要。本公开的实施方案可以使拓扑结构适于一般的微控制器使用。因此，本公开的实施方案可以增加校准或不校准ADC的偏移和增益的可能性。根据本公开的实施方案，所提出的解决方案提供混合数字/模拟偏移校正，而不限制ADC的范围并且不需要单独的校正DAC。
本文公开和要求保护的电容器减小的DAC拓扑电路可以容易地实现为集成电路器件，诸如例如但不限于混合信号(模拟和数字电路两者)微控制器。
现在参见附图，示意性地示出了示例性实施方案的细节。附图中的相似元件将由相似数字表示，并且类似的元件将由具有不同的小写字母后缀的相似数字表示。
参见图2，其示出了根据本公开的实施方案的减小的电容器阵列DAC的示意图。与减小的电容器阵列DAC一起使用的ADC可以比分体式电容器阵列更有效。图2示出了12位的基于Vcm的差分输入SAR ADC的电容器减小的阵列。它是具有电容式DAC的电荷重新分配ADC，但不是通过使用专用缩放电容器来缩放较低位，而是通过分压参考电压并使用缩放后的参考电压(图2A)进行缩放，以产生Q＝C*·V的电荷关系，其等效于电荷重新分配操作。缩放V而不是C意味着可使用相当大的单元电容器并且仍然获得小的总电容，这有利于面积、功耗以及电容器阵列表示的输入信号和参考电压缓冲器的负载。
为了保持ADC正确的传递函数，其中MSB应该代表总信号范围的一半，仅在两倍MSB电容或图2所示DAC中的64·C0上对输入进行采样。在缩放的参考上操作的其余五个单元电容器在采样期间均具有连接到Vcm的两侧，这意味着它们没有电荷。
在图2中可以看到，在采样阶段，输入是在64C0上采样的(所有采样电容器耦合在一起：32C0+16C0+8C0+4C0+2C0+C0+C0)，而最低的五个位的电容器连接到Vcm，因此它们没有电荷。当ADC从采样阶段进入MSB决策阶段时，输入采样电容器切换至Vcm，通过电荷重新分配将输入电压漂移至节点Vx和Vy。然后，ADC根据Vx>Vy或Vx<Vy做出MSB决策。然后根据MSB决策将32·C0电容器切换到Vrefp/Vrefn或Vrefn/Vrefp，然后再次评估Vx和Vy以获得MSB-1决策。该过程一直进行到逐次逼近模数转换完成并转换所有位为止。
然而，由于在采用期间不使用五个较低位的电容器，因此可以使用它们来进行五位偏移校正。如果这些电容器在Vx侧保持在其分压Vrefp电压，在Vy侧保持在分压Vrefn电压，则Vx和Vy之间的差值将向上漂移32LSB。并且如果将它们切换为相反方向，则Vx和Vy之间的差值将向下漂移32LSB。这意味着，如果在采样阶段期间控制这五个电容器的切换，我们将免费获得具有±1LSB分辨率的5位偏移校正DAC。这意味着，我们只需5位偏移存储寄存器即可在采样期间控制这5位，以便进行5位偏移校正，如图3中概念性地所示出的。如果正确测量，则偏移可因此减少至±1LSB以内。
在采样阶段期间，DAC的LSB部分可连接到参考电压而不是Vcm，以使传递函数漂移。将一个单元元件对连接到pos/neg参考将使传递函数向上漂移一个LSB，相反地连接到neg/pos参考使其向下漂移一个LSB。可以测量偏移，然后将其存储在寄存器中用于在采样期间控制《LSB部分》。根据偏移存储寄存器中存储的结果，将电容器对连接到pos/neg或neg/pos基准。因此，LSB部分可充当补偿DAC，而无需添加模拟电路。开关控制逻辑和偏移存储寄存器是唯一需要的额外电路成本。
参照图3，描绘了根据本公开的特定示例性实施方案的当在采样期间用作采样保持(S/H)和偏移校正DAC时图2所示的减小的电容器DAC的示意图。包括偏移补偿ADC的电容器202可以根据所需的偏移补偿方向耦合到正或负缩放的参考电压(图2A)。
参见图4，其示出了根据本公开的具体示例性实施方案的用于将偏移校正电容器耦合到输入和参考电压的开关控制逻辑的示意图。这可以是具有偏移校正的DAC的开关控制的具体实施。这里输入信号offscorr用于开启或关闭偏移校正。如果偏移校正关闭(offscorr＝0)，则照常进行控制(在没有任何偏移校正的电容器减小的DAC中)，在采样阶段(samp＝1)和Vcm阶段(scm＝1)两者期间将电容器连接至Vcm，并在位决策阶段期间，根据先前决策的结果(sref高或低)将电容器切换到Vrefp/Vrefn或Vrefn/Vrefp。当偏移校正开启(offscorr＝1)时，则当samp＝1时电容器连接到Vrefp/Vrefn或Vrefn/Vrefp而不是Vcm，取决于reg(i)的值，其是偏移存储寄存器的第i位。这意味着通过五个此类开关和5位偏移存储寄存器，可以实现如图3所示的控制。与没有偏移校正的开关控制逻辑相比，附加成本是每位校准三个2-1多路复用器、一个与门和一个反相器。此外，可以使用一个5位寄存器来存储偏移位控制配置。根据本公开的教导内容，不需要附加的模拟硬件。
参考图5，描绘了根据本公开的特定示例性实施方案的用于使偏移校正的范围加倍的电路的示意图。可以通过在每侧增加附加的单位电容器(例如，C0504p和C0504n)来使偏移校正范围加倍。在模拟硬件中以极少的成本来扩展偏移校准的范围也是可能的，并且在本文中已经设想。由于用于偏移校正的DAC部分使用缩放的参考，因此仅需将一个额外的单位电容器连接到全参考电压Vref，以使偏移校正范围加倍。因此，添加两个连接到全参考电压Vrefp和Vrefn的C0电容器将提供另一校准位。图5示出了将偏移校正范围从±32LSB扩展到±64LSB。分辨率仍将是±1LSB，这是此校正方案的基本分辨率。
参考图6，示出了根据本公开的特定示例性实施方案的具有混合偏移校准的ADC的操作的示意性流程图。像数字校准或常规混合校准方案一样，有必要进行ADC转换以测量偏移并将其存储在偏移存储寄存器中。这意味着ADC必须在一个转换周期内退出操作，以便进行偏移测量。通常，在启动时，并且如果在该时间需要进行偏移调整，则将测量偏移。更新的偏移测量和用于补偿电路漂移(例如，温度变化)的偏移调整可以给定的间隔进行。如果不需要偏移校准，则可以简单地关闭该功能。偏移测量通常通过将ADC输入短接在一起来完成，并且可以使用专用偏移校准信号来确保将结果加载到偏移测量寄存器中。此后，在进行常规SAR模数转换时，偏移测量寄存器可用于控制DAC开关(图4)。
偏移校准过程从步骤610开始。在系统启动时或周期性地(例如，为了补偿部件温度漂移)，可以在步骤612中确定偏移校准位电平。如果校准位未设置为“偏移校准”，则在步骤624中执行常规ADC转换。在步骤624中的每个ADC转换之后，在步骤626中检查是否已经启用偏移校准。如果校准位未设置为“偏移校准”，则在步骤624中执行另一ADC转换。
然而，如果在步骤612或中确定校准位被设置为“偏移校准”，则在步骤614中进行偏移测量，其中ADC的输入短接在一起。在步骤616中，偏移测量的结果存储在偏移存储寄存器中。在步骤618中，常规SAR ADC转换是通过将偏移校准DAC电容器耦合到适当选择的(从偏移存储寄存器中)参考电压来进行的。在步骤620中，检查偏移校准位电平，并且如果偏移校准已被禁用，则返回到步骤624。如果仍然启用偏移校准位，则在进行下一个SAR ADC转换之前，返回至步骤614以进行新的偏移校准。
根据本公开的实施方案，可以设想并且在本公开的范围内，偏移补偿SAR ADC可利用位单元来实现以控制DAC切换。这可以包括在LSB部分的位单元中添加逻辑，以在采样期间切换到正参考或负参考。每个位单元中可以额外包括三个2：1多路复用器和一个反相器。这可以打开或关闭校正。此外，可存在用于N位校正的存储寄存器，该存储寄存器包括可用于高分辨率ADC中的多个(N个)数字抽取滤波器(DDF)数字信号处理(DSP)滤波器。因此，可实现N位偏移校正DAC。
本公开的实施方案可以在没有专用补偿DAC的情况下实现混合偏移校正。本公开的实施方案可将偏移校正为+/-1LSB。本公开的实施方案不限制ADC的输入范围。本公开的实施方案不需要附加的模拟电路。本公开的实施方案可以测量和存储在模数转换期间补偿偏移所需的偏移补偿值。这可在启动时或以重复的间隔执行。
已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (15)

1.一种用于使用减小的电容器阵列数模转换器（DAC）在逐次逼近寄存器（SAR）模数转换器（ADC）中进行偏移校正的方法，所述方法包括以下步骤：
将SAR ADC的正输入和负输入耦合到一起；
确定所述SAR ADC的偏移电压的数字表示；
将所述偏移电压的所述数字表示存储在偏移寄存器中；
用所述偏移电压的所存储的数字表示配置包括多个偏移校正电容器的减小的电容器阵列DAC以提供偏移校正电压；
解耦所述SAR ADC的所述正输入和所述负输入；
将差分电压耦合到所述SAR ADC的所述正输入和所述负输入；以及
在与来自所述减小的电容器阵列DAC的所述偏移校正电压耦合的同时执行所述差分电压的SAR转换，
其中所述多个偏移校正电容器包括N个正偏移校正电容器和N个负偏移校正电容器，所述N个正偏移校正电容器具有耦合到一起并形成节点Vx的顶板，所述N个负偏移校正电容器具有耦合在一起并形成节点Vy的顶板，其中N为所述减小的电容器阵列DAC的偏移电压校正位的数量，并且所述方法还包括：
将所述N个正偏移校正电容器和所述N个负偏移校正电容器的底板选择性地耦合至共模电压Vcm、缩放的正参考电压Vrefp/2m、或缩放的负参考电压Vrefn/2m，其中m是正整数。
2.根据权利要求1所述的方法，其特征在于，所述多个偏移校正电容器耦合到由存储在所述偏移寄存器中的所述偏移电压的所述数字表示所选择的多个参考电压。
3.根据权利要求2所述的方法，其特征在于，所述多个参考电压是从Vrefp到Vrefn电压的二进制加权。
4.根据权利要求3所述的方法，其特征在于，所述共模电压Vcm等于(Vrefp+Vrefn)/2。
5.根据权利要求3所述的方法，其特征在于，所述多个参考电压由耦合在Vrefp和Vrefn之间的串联连接的电阻分压器串提供。
6.根据权利要求1所述的方法，其特征在于，N等于五(5)，并且还包括以下步骤：
将第一正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/2或Vrefn/2；
将第一负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/2或Vrefp/2；
将第二正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/4或Vrefn/4；
将第二负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/4或Vrefp/4；
将第三正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/8或Vrefn/8；
将第三负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/8或Vrefp/8；
将第四正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/16或Vrefn/16；
将第四负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/16或Vrefp/16；
将第五正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp/32或Vrefn/32；以及
将第五负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn/32或Vrefp/32，由此产生偏移补偿电压。
7.根据权利要求1所述的方法，其特征在于，N等于六(6)，并且还包括以下步骤：
将第六正偏移校正电容器的顶板耦合至所述节点Vx；
将第六负偏移校正电容器的顶板耦合至所述节点Vy；
将所述第六正偏移校正电容器的底板选择性地耦合至Vcm、Vrefp或Vrefn；以及
将所述第六负偏移校正电容器的底板选择性地耦合至Vcm、Vrefn或Vrefp，由此使电压偏移校正范围加倍。
8.根据权利要求4所述的方法，其特征在于，还包括在所述SAR ADC的采样阶段期间将正和负偏移校正电容器的底板耦合到所述共模电压Vcm的步骤。
9.根据权利要求6所述的方法，其特征在于，还包括禁用所述偏移补偿电压的步骤。
10.根据权利要求1所述的方法，其特征在于，还包括在启动时执行偏移校正的步骤。
11.根据权利要求1所述的方法，其特征在于，还包括周期性地执行偏移校正的步骤。
12.根据权利要求1所述的方法，其特征在于，所述SAR ADC为差分输入SAR ADC。
13.一种用于校正逐次逼近寄存器（SAR）模数转换器（ADC）中的偏移电压的方法，包括以下步骤：
将ADC的输入耦合到一起以产生偏移电压；
将所述偏移电压转换为其数字表示；
将所述偏移电压的所述数字表示存储在偏移寄存器中；
从存储在所述偏移寄存器中的所述偏移电压的存储的数字表示导出偏移补偿电压；
接收输入模拟电压；
通过缩放与所述ADC的最低有效位相关联的减小的电容器阵列数模转换器（DAC）的参考电压来校正所述偏移电压；以及
将所述输入模拟电压转换为数字输出值。
14.根据权利要求13所述的方法，其特征在于，所述SAR ADC为差分输入SAR ADC。
15.一种模数转换器（ADC），包括被配置为：执行权利要求1-14中任一所述方法的电路。
CN201880056540.8A 2017-10-30 2018-10-30 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 Active CN111052612B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762578608P 2017-10-30 2017-10-30
US62/578,608 2017-10-30
US16/173,289 2018-10-29
US16/173,289 US10581443B2 (en) 2017-10-30 2018-10-29 Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
PCT/US2018/058087 WO2019089499A1 (en) 2017-10-30 2018-10-30 Method and apparatus for offset correction in sar adc with reduced capacitor array dac

Publications (2)

Publication Number Publication Date
CN111052612A CN111052612A (zh) 2020-04-21
CN111052612B true CN111052612B (zh) 2024-05-31

Family

ID=66244423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880056540.8A Active CN111052612B (zh) 2017-10-30 2018-10-30 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置

Country Status (7)

Country Link
US (1) US10581443B2 (zh)
JP (1) JP7444772B2 (zh)
KR (1) KR102636356B1 (zh)
CN (1) CN111052612B (zh)
DE (1) DE112018005717T5 (zh)
TW (1) TWI783072B (zh)
WO (1) WO2019089499A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685210B (zh) * 2019-06-14 2020-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
US10742225B1 (en) * 2019-12-27 2020-08-11 Intel Corporation n-bit successive approximation register analog-to-digital converter and method for calibrating the same, receiver, base station and mobile device
US10903843B1 (en) * 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
US10938402B1 (en) * 2020-07-29 2021-03-02 Ncku Research And Development Foundation Successive approximation register analog-to-digital converter
KR20220032682A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법
CN114244368A (zh) * 2020-09-09 2022-03-25 财团法人成大研究发展基金会 单端循序渐进式模拟至数字转换器
CN112653463B (zh) * 2020-12-24 2022-11-29 浙江大学 一种应用于sar-adc的模拟域校准方法
CN113839673B (zh) * 2021-09-14 2023-08-01 无锡英迪芯微电子科技股份有限公司 一种新型数字域自校准逐次逼近模数转换器
US11811416B2 (en) 2021-12-14 2023-11-07 International Business Machines Corporation Energy-efficient analog-to-digital conversion in mixed signal circuitry
CN114567323B (zh) * 2022-03-18 2022-12-06 厦门亿芯源半导体科技有限公司 一种差分输入电压电荷比例缩放sar_adc

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989002A (en) * 1990-02-12 1991-01-29 Texas Instruments Incorporated Common-mode error self-calibration circuit and method of operation
JP2009232281A (ja) * 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd 逐次比較型ａ／ｄ変換器
JP2011205230A (ja) * 2010-03-24 2011-10-13 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
CN104168020A (zh) * 2014-08-19 2014-11-26 复旦大学 一种逐位逼近型模数转换器的电容非线性校准电路及方法
CN104956593A (zh) * 2013-03-08 2015-09-30 密克罗奇普技术公司 逐次逼近寄存器(sar)模/数转换器(adc)衰减电容器校准方法及设备
CN105049049A (zh) * 2015-07-27 2015-11-11 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN105071811A (zh) * 2015-07-27 2015-11-18 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的位循环方法
US9391627B1 (en) * 2015-05-15 2016-07-12 Texas Instruments Incorporated Method and apparatus for reducing SAR input loading
CN105959006A (zh) * 2016-04-27 2016-09-21 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器校准电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674386B2 (en) * 2002-05-10 2004-01-06 Analog Devices, Inc. Dual channel analog to digital converter
US6828927B1 (en) * 2002-11-22 2004-12-07 Analog Devices, Inc. Successive approximation analog-to-digital converter with pre-loaded SAR registers
JP4293265B2 (ja) * 2007-05-22 2009-07-08 セイコーエプソン株式会社 アナログフロントエンド回路及び電子機器
JP4921255B2 (ja) 2007-06-22 2012-04-25 ルネサスエレクトロニクス株式会社 逐次型ａｄ変換器
US7876371B2 (en) * 2008-03-31 2011-01-25 Aptina Imaging Corporation Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques
US7602324B1 (en) * 2009-01-20 2009-10-13 Himax Media Solutions, Inc. A/D converter and method for converting analog signals into digital signals
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
KR102103933B1 (ko) * 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
US9172388B1 (en) * 2014-06-12 2015-10-27 Guzik Technical Enterprises High speed interleaved ADC with compensation for DC offset mismatch
EP3059868B1 (en) * 2015-02-19 2020-06-03 Stichting IMEC Nederland Circuit and method for comparator offset error detection and correction in an adc
US9479186B1 (en) * 2015-04-24 2016-10-25 Texas Instruments Incorporated Gain and offset correction in an interpolation ADC

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989002A (en) * 1990-02-12 1991-01-29 Texas Instruments Incorporated Common-mode error self-calibration circuit and method of operation
JP2009232281A (ja) * 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd 逐次比較型ａ／ｄ変換器
JP2011205230A (ja) * 2010-03-24 2011-10-13 Fujitsu Semiconductor Ltd Ａ／ｄ変換器
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
CN104956593A (zh) * 2013-03-08 2015-09-30 密克罗奇普技术公司 逐次逼近寄存器(sar)模/数转换器(adc)衰减电容器校准方法及设备
CN104168020A (zh) * 2014-08-19 2014-11-26 复旦大学 一种逐位逼近型模数转换器的电容非线性校准电路及方法
US9391627B1 (en) * 2015-05-15 2016-07-12 Texas Instruments Incorporated Method and apparatus for reducing SAR input loading
CN105049049A (zh) * 2015-07-27 2015-11-11 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN105071811A (zh) * 2015-07-27 2015-11-18 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的位循环方法
CN105959006A (zh) * 2016-04-27 2016-09-21 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器校准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
戴澜 林璐.一种带数字自校准的SAR ADC设计.《北方工业大学学报》.2017,27-31、86. *

Also Published As

Publication number Publication date
TW201924229A (zh) 2019-06-16
JP2021501526A (ja) 2021-01-14
US20190131986A1 (en) 2019-05-02
CN111052612A (zh) 2020-04-21
TWI783072B (zh) 2022-11-11
DE112018005717T5 (de) 2020-07-16
KR102636356B1 (ko) 2024-02-14
WO2019089499A1 (en) 2019-05-09
US10581443B2 (en) 2020-03-03
JP7444772B2 (ja) 2024-03-06
KR20200077504A (ko) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111052612B (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US7405689B2 (en) Predictive analog to digital converters and methods of using
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
KR101716931B1 (ko) Adc 교정
US8164504B2 (en) Successive approximation register analog-digital converter and method for operating the same
US7928871B2 (en) Successive approximation A/D converter
US8059022B2 (en) Digital-to-analog converter
TWI455487B (zh) 用以描繪組件比例及建立組件比例之數位表示之系統及方法
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US8525720B2 (en) Non-binary successive approximation analog to digital converter
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US20100079317A1 (en) Method and apparatus for testing data converter
US8902092B2 (en) Analog-digital conversion circuit and method
WO2003013002A1 (en) Pipeline analog-to-digital converter with on-chip digital calibration
CN112636757B (zh) 逐次逼近型模数转换器及其失调补偿方法
US9013345B2 (en) Successive approximation AD converter and successive approximation AD conversion method
US10886933B1 (en) Analog-to-digital converter
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN113708763B (zh) 具有偏移及位权重校正机制的模拟数字转换系统及方法
CN111865318A (zh) 模拟数字转换装置及其电容调整方法
US20230412182A1 (en) Ad converter
JP2014230012A (ja) 逐次比較型ａ／ｄ変換器及びその駆動方法
CN109690954B (zh) 高效逐次逼近寄存器模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant