CN109690954B - 高效逐次逼近寄存器模数转换器 - Google Patents

Abstract

一种逐次逼近寄存器(SAR)模数转换器(ADC)，包括：SAR ADC包括：DAC，用于接收模拟输入电压和数字输入字，并产生第一电压。SAR ADC还包括比较器，用于基于第一电压和参考电压产生第二电压。第二电压具有与第一电压和参考电压之差的表示相对应的值。SAR ADC还包括SAR逻辑电路，用于为从比较器接收第二电压，并生成用于DAC的数字输入字。SAR逻辑电路还用于生成表示模拟输入电压的值的数字输出字，其中该SAR逻辑电路的数字输出字的位数比DAC的数字输入字的位数多。

Description

高效逐次逼近寄存器模数转换器

相关申请的交叉引用

本专利文件要求深圳市汇顶科技股份有限公司于2018年5月31日提交的申请号为15/993,612、发明名称为“基于电压的开关时间自动校正”的美国非临时专利申请的权益和优先权。上述专利申请的全部内容通过引用并入本专利文件的公开内容的一部分。

发明领域

本发明总体上涉及逐次逼近寄存器(SAR)模数转换器(ADC)，并且更具体地，涉及具有数模转换器(DAC)的SAR ADC，该DAC的分辨率位数少于SAR ADC的分辨率位数。

发明背景

传统SAR ADC架构中使用的DAC具有与SAR ADC的分辨率或位数相同的分辨率或位数。因此，DAC的功率大，尺寸也大，制造时很难实现良好匹配。

发明内容

一个发明方面是逐次逼近寄存器(SAR)模数转换器(ADC)，包括DAC，用于接收模拟输入电压和数字输入字，并基于所述模拟输入电压与所述数字输入字产生第一电压。所述SAR ADC还包括比较器，用于接收所述第一电压和参考电压，并基于所述第一电压和所述参考电压产生第二电压，其中所述第二电压具有与所述第一电压和所述参考电压之差的表示相对应的值；以及SAR逻辑电路，用于从所述比较器接收所述第二电压，并基于从所述比较器接收的一个或多个第二电压生成用于所述DAC的所述数字输入字。所述SAR逻辑电路还用于基于从所述比较器接收的多个第二电压生成数字输出字，所述数字输出字表示所述模拟输入电压的值，并且所述SAR逻辑电路的所述数字输出字的位数比所述DAC的所述数字输入字的位数多。

在一些实施例中，所述SAR逻辑电路用于通过将所述模拟输入电压与所述参考电压进行比较来确定所述数字输出字的MSB，以确定所述模拟输入电压与所述参考电压之差的数字表示，并基于所述模拟输入电压和所述参考电压之差的所述数字表示生成不同于MSB的数字输出字的位。

在一些实施例中，与所述DAC的lsb对应的电压基本上等于与所述SAR ADC的lsb对应的电压。

在一些实施例中，所述SAR逻辑电路用于基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压，确定所述数字输入字是否使得所述DAC产生所述第一电压，使得所述第一电压大于或小于所述模拟输入电压。

在一些实施例中，所述SAR逻辑电路用于响应于所述模拟输入电压小于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压大于所述模拟输入电压。

在一些实施例中，所述SAR逻辑电路用于响应于所述模拟输入电压大于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压小于所述模拟输入电压。

在一些实施例中，所述SAR逻辑电路用于确定所述模拟输入电压与所述参考电压之差的数字表示。

在一些实施例中，所述SAR逻辑电路用于通过线性查找来确定所述数字表示。

在一些实施例中，所述SAR逻辑电路用于通过二分查找来确定所述数字表示。

在一些实施例中，所述数字输出字根据由最小输入电压和最大输入电压限定的模拟值范围表示模拟输入电压的值，其中所述最小输入电压与所述最大输入电压之差基本上等于参考电压与所述最小输入电压之差的两倍。

另一发明方面是一种利用逐次逼近寄存器(SAR)模数转换器(ADC)确定具有与模拟输入值对应的值的数字输出字的方法。所述方法包括：利用SAR ADC的DAC,接收模拟输入电压和数字输入字，并基于所述模拟输入电压与所述数字输入字产生第一电压。所述方法还包括：利用SAR ADC的比较器，接收所述第一电压和参考电压，并基于所述第一电压和所述参考电压产生第二电压，其中所述第二电压具有与所述第一电压和所述参考电压之差的表示相对应的值。所述方法还包括：利用SAR ADC的SAR逻辑电路，从所述比较器接收所述第二电压，并基于从所述比较器接收的一个或多个第二电压生成用于所述DAC的所述数字输入字，并基于从所述比较器接收的多个第二电压生成数字输出字，其中所述数字输出字表示所述模拟输入电压的值，并且其中所述数字输出字的位数比所述DAC的所述数字输入字的位数多。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，通过将所述模拟输入电压与所述参考电压进行比较来确定所述数字输出字的MSB，以确定所述模拟输入电压与所述参考电压之差的数字表示，并基于所述模拟输入电压和所述参考电压之差的所述数字表示生成与所述MSB不同的所述数字输出字的位。

在一些实施例中，与所述DAC的lsb对应的电压基本上等于与所述SAR ADC的lsb对应的电压。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压，确定所述数字输入字是否使得所述DAC产生所述第一电压，使得所述第一电压大于或小于所述模拟输入电压。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，响应于所述模拟输入电压小于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压大于所述模拟输入电压。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，响应于所述模拟输入电压大于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压小于所述模拟输入电压。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，确定所述模拟输入电压和所述参考电压之差的数字表示。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，通过线性查找来确定所述数字表示。

在一些实施例中，所述方法还包括：利用所述SAR逻辑电路，通过二分查找来确定所述数字表示。

在一些实施例中，所述数字输出字根据由最小输入电压和最大输入电压限定的模拟值范围表示所述模拟输入电压的值，其中所述最小输入电压与所述最大输入电压之差基本上等于参考电压与所述最小输入电压之差的两倍。

附图说明

图1是根据一个实施例的SAR ADC的示意图。

图2是可用于图1的SAR ADC中的CDAC的实施例的示意图。

图3是图1的SAR ADC运行的波形图。

图4示图1的SAR ADC运行的波形图。

具体实施方式

本文结合附图对本发明的特定实施例进行描述。

本文对各种细节进行了描述，因为这些细节涉及某些实施例。然而，本发明也可以以不同于本文描述方式的方式来实施。在不脱离本发明的情况下，本领域技术人员可以对所描述的实施例进行修改。因此，本发明不限于本文所公开的特定实施例。

本发明涉及SAR ADC。SAR ADC基于逐次逼近系统确定模拟输入的相应数字值。SARADC的特定实施例设计为生成范围在最小输入值和最大输入值之间的模拟输入的数字值。如下更多具体描述中，逐次逼近系统利用参考电压值来生成数字值。在所述实施例中，参考电压近似或基本上等于最大输入值和最小输入值之差的一半。

图1是根据一个实施例的SAR ADC 100的示意图。SAR ADC 100包括CDAC 110、比较器120、SAR逻辑130和时钟发生器140。

SAR ADC 100接收Vin处的模拟输入值。响应于启动信号，SAR ADC 100计算并生成与模拟输入值Vin对应的数字值。一旦计算出该值，SAR ADC 100就会提供数字值作为输出字Dout。

为了确定数字值，SAR ADC 100先确定出最高有效位(MSB)，再确定数字输出字的每个其他位。为了确定MSB，响应于来自时钟发生器140的一个或多个时钟信号，将模拟输入电压Vin作为电压Vcomp提供给比较器120，比较器120将电压Vcomp与参考电压Vref进行比较并产生与比较结果相对应的输出电压。另外，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并基于来自比较器120的输出确定并存储MSB。

为了确定数字输出字的每个其他位，响应于来自时钟发生器140的一个或多个时钟信号中的每个时钟信号，SAR逻辑130确定用于CDAC 110的下一个数字输入字，并由CDAC110产生下一个电压Vcomp。另外，响应于来自时钟发生器140的一个或多个时钟信号中的每个时钟信号，比较器120将下一电压Vcomp与参考电压Vref进行比较，并产生与比较结果相对应的输出电压。此外，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并确定是否应该生成用于CDAC 110的下一个数字输入字。

在一些实施例中，确定模拟输入电压Vin是否大于或小于参考电压Vref可能是有益的。在这些实施例中，用于确定MSB的比较可以作为模拟输入电压Vin是否大于或小于参考电压Vref的指示。

在一些实施例中，SAR逻辑130利用模拟输入电压Vin是否大于或小于参考电压Vref的有关信息来确定用于CDAC 110的下一个数字输入字。例如，SAR逻辑130可以利用模拟输入电压Vin是否大于或小于参考电压Vref的有关信息来确定每个下一个Vcomp是否应该大于模拟输入电压Vin或者应该小于模拟输入电压Vin。

如果已经生成了用于CDAC 110的足够数字输入字并且SAR逻辑130已经接收到相应的比较结果，则SAR逻辑130确定可以生成数字输出字并将其提供给输出Dout。如果SAR逻辑130已经接收到CDAC 110的足够数字输入字和相应的比较结果，则SAR逻辑130生成用于CDAC 110的下一个数字输入端口。

SAR逻辑130可以包括用于实现数个SAR计算中的任一SAR计算的电路。例如，如本领域普通技术人员所理解的，SAR逻辑130可以包括用于实现线性或二分SAR计算的电路。可以利用本领域技术人员已知的过程来设计和构建SAR逻辑130的电路。

图2是可用于图1的SAR ADC中的CDAC 200的实施例的示意图。CDAC200包括开关210和电容器阵列。电容器是二进制等待的(by binary waited)，因此包括具有值C，2xC，4xC，......2^(N-1)×C的电容器，其中N等于CDAC 200的分辨率位数。每个电容器都与开关连接，该开关用于选择性地将电容器连接到地电压或参考电压Vref。

在图1所示的SAR ADC 100中确定数字输出字的MSB时，开关210闭合，使得模拟输入电压Vin作为电压Vcomp提供给比较器120。另外，当比较器120对电压Vcomp与参考电压Vref进行比较时，连接到每个电容器的开关各自连接到地电压或参考电压Vref，并且在比较期间不发生改变。

在图1所示的SAR ADC 100中确定数字输出字的每个其他位时，在第一时段，通过导通开关210，输出节点out充电到模拟输入电压Vin，同时连接到各电容器的每个开关连接到地电压或参考电压Vref；在第二时段，开关210断开并切换一个或多个开关，使得连接到一个或多个开关的一个或多个电容器连接到另一个地电压或参考电压。

例如，在第一时段，输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外，在第一时段，连接电容为C的电容器的开关连接到地电压。随后，在第二时段，开关210断开，并切换连接电容为C的电容器的开关，以连接到参考电压Vref。这样，输出节点out处的电压在模拟输入电压Vin的基础上增加与存储在电容为C的电容器上的电荷相对应的量。

在一些实施例中，CDAC 110包括处于模拟输入和开关210之间的采样和保持放大器。当存在采样和保持放大器时，对模拟输入电压Vin进行采样，例如利用电容器存储采样电压，并利用基本上等于已存储电压的电压来驱动开关210。可以使用本领域技术人员已知的采样和保持放大器。

类似地，在一些实施例中，SAR ADC 100可以包括处于模拟输入和CDAC110之间的采样和保持放大器。当存在采样和保持放大器时，对模拟输入电压Vin进行采样，例如，利用电容器存储采样电压，并利用基本上等于已存储电压的电压来驱动CDAC 110。可以使用本领域技术人员已知的采样和保持放大器。

再如，在第一时段，输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外，在第一时段，连接电容为C的电容器的开关连接到参考电压Vref。随后，在第二时段，开关210断开，并切换连接电容为C的电容器的开关，以连接到接地电压。这样，输出节点out处的电压在模拟输入电压Vin的基础上减少了与存储在电容为C的电容器上的电荷相对应的量。

电压下降可以等于或大致等于SAR ADC的1lsb。例如，如果SAR ADC的分辨率为10位，则与存储在电容为C的电容器上的电荷相对应的电压可以是(Vmax-Vmin)/2¹⁰，其中Vmax等于最大模拟输入电压，Vmin等于最小模拟输入电压。

因为CDAC 110用于在模拟输入电压Vin加上或减去电压直到得到的电压近似等于参考电压Vref，并且因为参考电压Vref基本上等于Vmax和Vmin之差的一半，所以模拟输入电压Vin加上最大电压或减去最大电压等于参考电压Vref。因此，最大电压CDAC 110配置为模拟输入电压Vin加上或减去最大电压CDAC 110等于Vref。

因此，由于CDAC 110的lsb电压等于SAR ADC 100的lsb电压，并且最大电压CDAC110配置为模拟输入电压Vin加上或减去最大电压CDAC 110等于Vref(Vmax和Vmin之差的一半)，所以CDAC 110的位数比SAR ADC100少一位。

CDAC 110的位数加上比较器120得出的位数等于SAR ADC 100的位数，或者CDAC110的位数加上SAR ADC 100未使用CDAC 110查找得出的位数等于SAR ADC 100的位数。

例如，如果SAR ADC 100的位数等于10，则CDAC 110可以具有9位，还有1位(MSB)可以由比较器120在不使用CDAC 110查找的情况下确定。

图3是实施例中SAR ADC运行的波形图，例如图1的SAR ADC 100。如图所示，模拟输入电压Vin大于参考电压Vref且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本上等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之差的一半。

在图3所示的示例中，SAR ADC利用线性查找SAR方法。如本领域技术人员所理解的，也可以使用其他SAR方法，例如二分查找。

时间段T1中，CDAC 110使得电压Vcomp等于或基本上等于模拟电压Vin，比较器120生成指示模拟电压Vin大于参考电压Vref的比较值。另外，基于比较值，SAR逻辑130确定数字输出的MSB，并确定电压Vcomp的后续值将小于模拟输入值Vin。

时间段T2中，由于具有来自SAR逻辑130的数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前Vcomp。

在可替换实施例中，时间段T2中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1 1sb的电压。在此类实施例中，比较器120和SAR逻辑130的运行保持不变。

时间段T3中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1 1sb的电压。此外，时间段T3中，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前Vcomp。

时间段T4中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1 1sb的电压。此外，时间段T4中，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前Vcomp。

时间段T5中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T5中，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前Vcomp。

时间段T6中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T6中，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前Vcomp。

在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后可用，所以SAR逻辑130根据本文其他部分描述的和/或本领域技术人员已知的原理和方面确定数字输出字。

在图3的示例性实施例中，时间段T7中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。来自时间段T7的用于CDAC 110的SAR逻辑130的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差相对应。

由于时间段T6中电压Vcomp小于电压Vref，所以SAR逻辑130生成与模拟输入电压Vin对应的数字输出字。

因为时间段T1中确定出了模拟输入电压Vin大于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为对于时间段T7的CDAC 110，来自SAR逻辑130的数字输入字对应于参考电压Vref和模拟输入电压Vin之间的电压差，并且除MSB外的数字输出字的位也对应于参考电压Vref和模拟输入电压Vin之间的电压差，所以对于时间段T7的CDAC 110，来自SAR逻辑130的数字输入字对应于除MSB外的数字输出字的位。

例如，在图3的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.74V，则对应于模拟输入电压的4位数字字可以是1011。在时间段T1中确定MSB的值为1。另外，因为对于时间段T6的3位CDAC 110，来自SAR逻辑130的数字输入字使得电压Vcomp等于或基本上等于模拟输入电压Vin减去四个电压阶跃，其中电压阶跃的幅度基本上等于SARADC100的1lsb的电压，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差相对应，数字上对应于100。因此，数字输出字被确定为预期的1011，因为0111+0100＝1011，其中0111表示模拟输入电压Vin的数字值减去四倍的SAR ADC 100的1 1sb电压。

一旦确定后，SAR ADC 100表示输出Dout处的数字输出字。

图4是实施例中SAR ADC运行的波形图，例如图1的SAR ADC 100。如图所示，模拟输入电压Vin小于参考电压Vref且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本上等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之差的一半。

在图4所示的示例中，SAR ADC利用线性查找SAR方法。如本领域技术人员所理解的，也可以使用其他SAR方法，例如二分查找。

时间段T1中，CDAC 110使得电压Vcomp等于或基本上等于模拟电压Vin，比较器120生成指示模拟电压Vin小于参考电压Vref的比较值。另外，基于该比较值，SAR逻辑130确定数字输出的MSB，并确定电压Vcomp的后续值将大于模拟输入值Vin。

时间段T2中，由于具有来自SAR逻辑130的数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前Vcomp。

在可替换实施例中，时间段T2中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1 1sb的电压。在此类实施例中，比较器120和SAR逻辑130的运行保持不变。

时间段T3中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T3中，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前Vcomp。

时间段T4中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T4中，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前Vcomp。

时间段T5中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T5中，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前Vcomp。

时间段T6中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC110使得电压Vcomp等于或基本上等于先前电压Vcomp加上电压阶跃，其中电压阶跃的值与值为C的CDAC110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。此外，时间段T6中，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前Vcomp。

在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后可用，所以SAR逻辑130根据本文其他部分描述的和/或本领域技术人员已知的原理和方面确定数字输出字。

在图4的示例性实施例中，时间段T7中，由于具有来自SAR逻辑130的下一个数字输入字，CDAC 110使得电压Vcomp等于或基本上等于先前电压Vcomp减去电压阶跃，其中电压阶跃的幅度与值为C的CDAC 110的电容器的电荷相对应，且基本上等于SAR ADC 100的1lsb的电压。对于时间段T7的CDAC 110，来自SAR逻辑130的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差相对应。

由于时间段T6中电压Vcomp大于电压Vref，所以SAR逻辑130生成与模拟输入电压Vin对应的数字输出字。

因为时间段T1中确定出了模拟输入电压Vin小于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为对于时间段T7的CDAC 110，来自SAR逻辑130的数字输入字对应于参考电压Vref和模拟输入电压Vin之间的电压差，并且除MSB外的数字输出字的位也对应于参考电压Vref和模拟输入电压Vin之间的电压差，所以对于时间段T7的CDAC 110，来自SAR逻辑130的数字输入字对应于除MSB外的数字输出字的位。

例如，在图4的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.26V，则对应于模拟输入电压的4位数字字可以是0100。在时间段T1中确定MSB的值为0。另外，因为对于时间段T6的3位CDAC 110，来自SAR逻辑130的数字输入字使得电压Vcomp等于或基本上等于模拟输入电压Vin加上四个电压阶跃，其中电压阶跃的幅度基本上等于SARADC100的1lsb的电压，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差相对应，数字上对应于100。因此，数字输出字被确定为预期的0100，因为1000-0100＝0100，其中1000表示模拟输入电压Vin的数字值加上四倍的SAR ADC 100的1 1sb电压。

一旦确定后，SAR ADC 100表示输出Dout处的数字输出字。

如上所述，尽管本发明是以具体实施例的方式公开的，但本发明并不旨在限于这些实施例。基于以上公开的方法和技术方面，本领域技术人员可以在不脱离本发明的精神和范围的情况下对所呈现的实施例进行变化和改变。

Claims (20)

1.一种逐次逼近寄存器SAR模数转换器ADC，包括：

DAC，用于接收模拟输入电压和数字输入字，并基于所述模拟输入电压与所述数字输入字产生第一电压；

比较器，用于接收所述第一电压和参考电压，并基于所述第一电压和所述参考电压产生第二电压，其中所述第二电压具有与所述第一电压和所述参考电压之差的表示相对应的值；以及

SAR逻辑电路，用于从所述比较器接收所述第二电压，并基于从所述比较器接收的一个或多个第二电压生成用于所述DAC的所述数字输入字，其中所述SAR逻辑电路还用于基于从所述比较器接收的多个第二电压生成数字输出字，其中所述数字输出字表示所述模拟输入电压的值，并且其中所述SAR逻辑电路的所述数字输出字的位数比所述DAC的所述数字输入字的位数多。

2.根据权利要求1所述的SAR ADC，其中所述SAR逻辑电路用于通过将所述模拟输入电压与所述参考电压进行比较来确定所述数字输出字的最高有效位MSB，以确定所述模拟输入电压与所述参考电压之差的数字表示，并基于所述模拟输入电压与所述参考电压之差的所述数字表示生成与所述MSB不同的所述数字输出字的位。

3.根据权利要求1所述的SAR ADC，其中与所述DAC的最低有效位对应的电压等于与所述SAR ADC的最低有效位对应的电压。

4.根据权利要求1所述的SAR ADC，其中所述SAR逻辑电路用于基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压，确定所述数字输入字是否使得所述DAC产生所述第一电压，使得所述第一电压大于或小于所述模拟输入电压。

5.根据权利要求4所述的SAR ADC，其中所述SAR逻辑电路用于响应于所述模拟输入电压小于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压大于所述模拟输入电压。

6.根据权利要求4所述的SAR ADC，其中所述SAR逻辑电路用于响应于所述模拟输入电压大于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压小于所述模拟输入电压。

7.根据权利要求1所述的SAR ADC，其中，所述SAR逻辑电路用于确定所述模拟输入电压与所述参考电压之差的数字表示。

8.根据权利要求7所述的SAR ADC，其中，所述SAR逻辑电路用于通过线性查找来确定所述数字表示。

9.根据权利要求7所述的SAR ADC，其中，所述SAR逻辑电路用于通过二分查找来确定所述数字表示。

10.根据权利要求1所述的SAR ADC，其中所述数字输出字根据由最小输入电压和最大输入电压限定的模拟值范围表示所述模拟输入电压的值，所述最小输入电压与所述最大输入电压之差基本上等于参考电压与所述最小输入电压之差的两倍。

11.一种利用逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法，所述方法包括：

利用SAR ADC的DAC：

接收模拟输入电压和数字输入字，以及

基于所述模拟输入电压和所述数字输入字产生第一电压；

利用SAR ADC的比较器：

接收所述第一电压和参考电压，以及

基于所述第一电压和所述参考电压产生第二电压，其中，所述第二电压具有与所述第一电压和所述参考电压之差的表示相对应的值；以及

利用SAR ADC的SAR逻辑电路：

从比较器接收所述第二电压，

基于从所述比较器接收的一个或多个第二电压生成用于所述DAC的所述数字输入字，以及

基于从所述比较器接收的多个第二电压生成数字输出字，其中所述数字输出字表示所述模拟输入电压的值，并且其中所述数字输出字的位数比所述DAC的所述数字输入字的位数多。

12.根据权利要求11所述的方法，还包括：利用所述SAR逻辑电路，通过将所述模拟输入电压与所述参考电压进行比较来确定所述数字输出字的最高有效位MSB，以确定所述模拟输入电压与所述参考电压之差的数字表示，并基于所述模拟输入电压和所述参考电压之差的所述数字表示生成与所述MSB不同的所述数字输出字的位。

13.根据权利要求11所述的方法，其中与所述DAC的最低有效位对应的电压等于与所述SAR ADC的最低有效位对应的电压。

14.根据权利要求13所述的方法，还包括：利用所述SAR逻辑电路，基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压，确定所述数字输入字是否使得所述DAC产生所述第一电压，使得所述第一电压大于或小于所述模拟输入电压。

15.根据权利要求14所述的方法，还包括：利用所述SAR逻辑电路，响应于所述模拟输入电压小于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压大于所述模拟输入电压。

16.根据权利要求14所述的方法，还包括：利用所述SAR逻辑电路，响应于所述模拟输入电压大于所述参考电压，生成所述数字输入字以使得所述DAC产生所述第一电压，所述第一电压小于所述模拟输入电压。

17.根据权利要求11所述的方法，还包括：利用所述SAR逻辑电路，确定所述模拟输入电压和所述参考电压之差的数字表示。

18.根据权利要求17所述的方法，还包括：利用所述SAR逻辑电路，通过线性查找来确定所述数字表示。

19.根据权利要求17所述的方法，还包括：利用所述SAR逻辑电路，通过二分查找来确定所述数字表示。

20.根据权利要求11所述的方法，其中所述数字输出字根据由最小输入电压和最大输入电压限定的模拟值范围表示所述模拟输入电压的值，其中所述最小输入电压与所述最大输入电压之差基本上等于参考电压与所述最小输入电压之差的两倍。

Images