CN109792251B - 具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc) - Google Patents
具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc) Download PDFInfo
- Publication number
- CN109792251B CN109792251B CN201880002763.6A CN201880002763A CN109792251B CN 109792251 B CN109792251 B CN 109792251B CN 201880002763 A CN201880002763 A CN 201880002763A CN 109792251 B CN109792251 B CN 109792251B
- Authority
- CN
- China
- Prior art keywords
- voltage
- switch
- analog input
- sar
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
公开了一种ADC。该ADC包括SAR逻辑电路、DAC、比较器和电压发生器。该电压发生器包括连接到比较器的第一开关,该第一开关被配置为选择性地将比较器的第二输入端连接到参考电压;电容器,连接到比较器的第二输入端;以及第二开关,连接到电容器并选择性地连接到接地电压或参考电压。第二开关被配置为选择性地将电容器连接到接地电压或参考电压,SAR逻辑电路还被配置为接收比较器输出电压,并基于从比较器接收的一个或多个比较器输出电压生成DAC的数字输入字。
Description
相关申请的交叉引用
本专利文件要求申请人深圳市汇顶科技股份有限公司于2018年5月31日提交的在先美国非临时专利申请号为15993623、发明名称为“具有可切换参考电压的逐次逼近寄存器(SAR)模数转换器(ADC)的优先权和权益。
技术领域
本发明总体上涉及一种逐次逼近寄存器(successive approximation register,SAR)模数转换器(analog to digital converter,ADC),更具体地,涉及一种SAR ADC,其参考电压约为最大输入电压和最小输入电压之间差的一半。
背景技术
传统的SAR ADC架构使用等于或基本等于最大输入电压的参考电压。由于在电容数模转换器(capacitive digital to analog converter,CDAC)中使用参考电压,因此CDAC使用的功率受参考电压的值的显著影响。此外,功率和延迟受SAR完成转换所需的时钟周期数的影响。
发明内容
一个发明方面是一种逐次逼近寄存器SAR模数转换器ADC。SAR ADC包括SAR逻辑电路,被配置为生成数字输入字;以及DAC,被配置为接收所述数字输入字和模拟输入电压,并基于所述模拟输入电压和所述数字输入字生成第一电压。该SAR ADC还包括比较器,包括:第一输入端,被配置为接收所述第一电压,以及第二输入端,被配置为接收第二电压,其中,所述比较器被配置为基于所述第一电压和所述第二电压,生成比较器输出电压,其中,所述比较器输出电压具有与所述第一电压和所述第二电压之间的差的表示对应的值。该SARADC还包括电压参考发生器,被配置为生成所述第二电压,其中,所述SAR逻辑电路还被配置为接收所述比较器输出电压,并基于从所述比较器接收的一个或多个比较器输出电压,生成所述DAC的所述数字输入字。
在一些实施例中,所述电压参考发生器包括:第一开关,连接到所述比较器的所述第二输入端,被配置为选择性地将所述第二输入端连接到参考电压;电容器,连接到所述比较器的所述第二输入端;以及第二开关,连接到所述电容器并且选择性地连接到接地电压或所述参考电压,其中,所述第二开关被配置为选择性地将所述电容器连接到所述接地电压或所述参考电压。
在一些实施例中,所述SAR逻辑电路被配置为通过将所述模拟输入电压与所述参考电压进行比较,确定所述数字输出字的MSB。
在一些实施例中,所述SAR逻辑电路被配置为基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压,确定所述数字输入字是否使所述DAC生成所述第一电压,使得所述第一电压大于或小于所述模拟输入电压。
在一些实施例中,所述第一电压基本上等于所述模拟输入电压加上所述数字输入字确定的电压。
在一些实施例中,所述DAC包括多个电容器以及多个开关,其中,每个开关连接到所述电容器中的一个特定电容器,选择性地连接到接地电压或参考电压,并且被配置为选择性地将所述特定电容器连接到所述接地电压或所述参考电压。
在一些实施例中,所述SAR逻辑电路被配置为使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述接地电压。
在一些实施例中,所述SAR逻辑电路被配置为响应于所述模拟输入电压大于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
在一些实施例中,所述SAR逻辑电路被配置为使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述参考电压。
在一些实施例中,所述SAR逻辑电路被配置为响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述接地电压。
在一些实施例中,所述SAR逻辑电路还被配置为基于从所述比较器接收的多个比较器输出电压生成数字输出字,其中,所述数字输出字表示所述模拟输入电压的值。
另一发明方面是一种使用逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法。该方法包括:使用所述SAR ADC的SAR逻辑电路,生成数字输入字;使用所述SAR ADC的DAC:接收数字输入字和模拟输入电压,以及基于所述模拟输入电压和所述数字输入字生成第一电压。该方法还包括:使用所述SAR ADC的比较器:在第一输入端接收所述第一电压,接收参考电压,以及基于所述第一电压和所述参考电压,生成第二电压,其中,所述第二电压具有与所述第一电压和所述参考电压之间的差的表示对应的值。该方法还包括:使用电压发生器,生成所述第二电压;使用所述SAR ADC的SAR逻辑电路:接收所述比较器输出电压,基于从所述比较器接收的一个或多个比较器输出电压,生成所述DAC的所述数字输入字;以及基于所述比较器输出电压生成数字输出字,其中,所述数字输出字表示所述模拟输入电压的值。
在一些实施例中,生成所述第二电压包括:使用第一开关,选择性地将第二输入端连接到参考电压;使用第二开关,选择性地将连接到所述比较器的所述第二输入端的电容器连接到所述接地电压或所述参考电压。
在一些实施例中,该方法还包括使用所述SAR逻辑电路,通过将所述模拟输入电压与所述参考电压进行比较,确定所述数字输出字的MSB。
在一些实施例中,该方法还包括使用所述SAR逻辑电路,基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压,确定所述数字输入字是否使所述DAC生成所述第一电压,使得所述第一电压大于或小于所述模拟输入电压。
在一些实施例中,所述第一电压基本上等于所述模拟输入电压加上所述数字输入字确定的电压。
在一些实施例中,所述DAC包括多个电容器以及多个开关,其中,每个开关连接到所述电容器中的一个特定电容器,选择性地连接到接地电压或所述参考电压,其中,所述方法还包括,使用所述DAC的所述开关,选择性地将所述DAC的每个电容器连接到所述接地电压或所述参考电压。
在一些实施例中,该方法还包括使用所述SAR逻辑电路,使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述接地电压。
在一些实施例中,该方法还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压大于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
在一些实施例中,该方法还包括,使用所述SAR逻辑电路,响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关保持连接到所述接地电压。
在一些实施例中,该方法还包括使用所述SAR逻辑电路,使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述参考电压。
在一些实施例中,该方法还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述接地电压。
在一些实施例中,该方法还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
附图说明
图1是根据一个实施例的SAR ADC的示意图。
图2是可以在图1的SAR ADC中使用的CDAC的实施例的示意图。
图3是示出图1的SAR ADC的操作的波形图。
图4是示出图1的SAR ADC的操作的波形图。
图5是根据替代实施例的SAR ADC的示意图。
图6是示出图5的SAR ADC的操作的波形图。
图7是示出图5的SAR ADC的操作的波形图。
具体实施方式
本文结合附图说明本发明的特定实施例。
本文阐述各种细节,因为它们涉及某些实施例。然而,本发明也可以以与本文描述的方式不同的方式实现。在不脱离本发明的情况下,本领域技术人员可以对所讨论的实施例进行修改。因此,本发明不限于本文公开的特定实施例。
本发明涉及一种SAR ADC。SAR ADC基于逐次逼近系统确定模拟输入的相应数字值。SAR ADC的特定实施例被设计为生成范围在最小输入值和最大输入值之间的模拟输入的数字值。如下文进一步详细讨论的,逐次逼近系统使用参考电压值生成数字值。在所讨论的实施例中,参考电压近似或基本等于最大输入值和最小输入值之间的差的一半。
图1是根据一个实施例的SAR ADC 100的示意图。SAR ADC 100包括CDAC 110、比较器120、SAR逻辑130和时钟发生器140。
SAR ADC 100在Vin处接收模拟输入值。响应于开始信号,SAR ADC 100计算并生成与模拟输入值Vin对应的数字值。一旦被计算,SAR ADC 100提供数字值作为输出字Dout。为了确定数字值,SAR ADC 100确定最高有效位(most significant bit,MSB),并随后确定数字输出字的其他位中的每一位。为了确定MSB,响应于来自时钟发生器140的一个或多个时钟信号,将模拟输入电压Vin作为电压Vcomp提供给比较器120,比较器120将电压Vcomp与参考电压Vref进行比较,并生成与比较的结果对应的输出电压。此外,响应于来自时钟发生器140的一个或多个时钟信号,SAR逻辑130接收来自比较器120的输出,并基于来自比较器120的输出确定并存储MSB。
为了确定数字输出字的其他位中的每一位,响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号,SAR逻辑130确定用于CDAC110的下一个数字输入字,并且CDAC 110生成下一个电压Vcomp。此外,响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号,比较器120将下一个电压Vcomp与参考电压Vref进行比较,并生成与比较的结果对应的输出电压。而且,响应于来自时钟发生器140的一个或多个时钟信号,SAR逻辑130接收来自比较器120的输出,并确定是否应该生成用于CDAC 110的下一个数字输入字。
在一些实施例中,确定模拟输入电压Vin是否大于或小于参考电压Vref可能是有益的。在这样的实施例中,用于确定MSB的比较可以用作模拟输入电压Vin是否大于或小于参考电压Vref的指示。
在一些实施例中,SAR逻辑130使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定用于CDAC 110的下一个数字输入字。例如,SAR逻辑130可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定每个下一个Vcomp是否应该大于模拟输入电压Vin或应该小于模拟输入电压Vin。
如果已经生成了用于CDAC 110的足够的数字输入字并且SAR逻辑130已经接收到相应的比较结果,则SAR逻辑130确定可以生成数字输出字并将其提供给输出Dout。如果SAR逻辑130已经接收到用于CDAC 110的足够的数字输入字和相应的比较结果,则SAR逻辑130生成用于CDAC 110的下一个数字输入端口。
SAR逻辑130可以包括被配置为实现多种SAR计算中的任何一种的电路。例如,SAR逻辑130可以包括被配置为实现线性SAR计算或二分SAR计算的电路,如本领域普通技术人员所理解的。可以使用本领域技术人员已知的流程,设计和构建SAR逻辑130的电路。
图2是可以在图1的SAR ADC中使用的CDAC 200的实施例的示意图。CDAC 200包括开关210和电容器阵列。电容器是二进制等待的(by binary waited),从而包括具有值C、2×C、4×C、…2(N-1)×C的电容器,其中,N等于CDAC 200的分辨率的位数。每个电容器连接到开关,该开关被配置为选择性地将电容器连接到接地电压或参考电压Vref。
当在图1所示的SAR ADC 100中使用开关210以确定数字输出字的MSB时,闭合开关210,使得模拟输入电压Vin作为电压Vcomp提供给比较器120。此外,当比较器120将电压Vcomp与参考电压Vref进行比较时,连接到每个电容器的开关分别连接到接地电压或参考电压Vref,并且在比较期间不改变。
当在图1中所示的SAR ADC 100中使用以确定数字输出字的其他位中的每一位时,在第一时段期间,输出节点out通过导通开关210充电到模拟输入电压Vin,同时连接到每个电容器的开关分别连接到接地电压或参考电压Vref,并且在第二时段期间,断开开关210并且切换开关中的一个或多个开关,然后,使得连接到一个或多个开关的一个或多个电容器连接到接地电压或参考电压中的另一个。
例如,在第一时段期间,输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外,在第一时段期间,连接到具有权重C的电容器的开关连接到接地电压。随后,在第二时段期间,断开开关210,并且切换连接到具有权重C的电容器的开关以连接到参考电压Vref。结果,输出节点out处的电压从模拟输入电压Vin增加了与存储在具有权重C的电容器上的电荷对应的量。
在一些实施例中,CDAC 120在模拟输入和开关210之间包括采样和保持放大器。当存在采样和保持放大器时,采样和保持放大器对模拟输入电压Vin进行采样,存储采样电压,例如,使用电容器,并以基本等于存储电压的电压驱动开关210。可以使用本领域技术人员已知的采样和保持放大器。
类似地,在一些实施例中,SAR ADC 100可以在模拟输入和CDAC 120之间包括采样和保持放大器。当存在采样和保持放大器时,采样和保持放大器对模拟输入电压Vin进行采样,存储采样电压,例如,使用电容器,并以基本等于存储电压的电压驱动CDAC 120。可以使用本领域技术人员已知的采样和保持放大器。
作为另一示例,在第一时段期间,输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外,在第一时段期间,连接到具有权重C的电容器的开关连接到参考电压Vref。随后,在第二时段期间,断开开关210,并且切换连接到具有权重C的电容器的开关以连接到接地电压。结果,输出节点out处的电压从模拟输入电压Vin降低了与存储在具有权重C的电容器上的电荷对应的量。
图3是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示,模拟输入电压Vin大于参考电压Vref,并且小于最大模拟输入电压Vmax。此外,如图所示,参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图3所示的示例中,SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的,可以使用其他SAR方法,例如二分查找。
在时间段T1期间,CDAC 110使电压Vcomp等于或基本等于模拟电压Vin,并且比较器120生成指示模拟电压Vin大于参考电压Vref的比较值。此外,基于该比较值,SAR逻辑130确定数字输出的MSB,并且确定电压Vcomp的后续值将小于模拟输入值Vin。
在时间段T2期间,作为来自SAR逻辑130的数字输入字的结果,CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp,由于电压Vcomp大于电压Vref,比较器120生成指示电压Vcomp大于电压Vref的比较值,并且,由于电压Vcomp大于电压Vref,SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在可替换的实施例中,在时间段T2期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中,比较器120和SAR逻辑130的操作保持不变。
在时间段T3期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T3期间,由于电压Vcomp大于电压Vref,比较器120生成指示电压Vcomp大于电压Vref的比较值。由于电压Vcomp大于电压Vref,SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T4期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T4期间,由于电压Vcomp大于电压Vref,比较器120生成指示电压Vcomp大于电压Vref的比较值,并且,由于电压Vcomp大于电压VrefSAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T5期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T5期间,由于电压Vcomp大于电压Vref,比较器120生成指示电压Vcomp大于电压Vref的比较值,并且,由于电压Vcomp大于电压Vref,SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T6期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T6期间,由于电压Vcomp小于电压Vref,比较器120生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压Vref,SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在一些实施例中,因为用于确定数字输出字的所有信息在时间段T6之后是可用的,所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图3的示例性实施例中,在时间段T7期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。
由于在时间段T6期间电压Vcomp小于电压Vref,SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间,确定模拟输入电压Vin大于参考电压Vref,所以数字输出字的MSB与该确定相对应。此外,因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应,并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应,所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如,在图3的示例中,如果最大输入电压Vmax是1V,并且模拟输入电压Vin是0.74V,则对应于模拟输入电压的4位数字字可以是1011。在时间段T1期间确定MSB的值为1。此外,因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin减去四个电压阶跃,其中,电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应,数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应,其数字对应于100。因此,数字输出字被确定为预期的1011,因为0111+0100=1011,其中,0111表示模拟输入电压Vin减去与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字,SAR ADC 100表示输出Dout上的数字输出字。
图4是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示,模拟输入电压Vin小于参考电压Vref,并且小于最大模拟输入电压Vmax。此外,如图所示,参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图4所示的示例中,SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的,可以使用其他SAR方法,例如二分查找。
在时间段T1期间,CDAC 110使电压Vcomp等于或基本等于模拟电压Vin,并且比较器120生成指示模拟电压Vin小于参考电压Vref的比较值。此外,基于该比较值,SAR逻辑130确定数字输出的MSB,并且确定电压Vcomp的后续值将大于模拟输入值Vin。
在时间段T2期间,作为来自SAR逻辑130的数字输入字的结果,CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp,由于电压Vcomp小于电压Vref,比较器120生成指示电压Vcomp小于电压Vref的比较值,是并且,由于电压Vcomp小于电压Vref,SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在可替换的实施例中,在时间段T2期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中,比较器120和SAR逻辑130的操作保持不变。
在时间段T3期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T3期间,由于电压Vcomp小于电压Vref,比较器120生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压Vref,SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T4期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T4期间,由于电压Vcomp小于电压Vref,比较器120生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压Vref,SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T5期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T5期间,由于电压Vcomp小于电压Vref,比较器120生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压VrefSAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T6期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外,在时间段T6期间,由于电压Vcomp大于电压Vref,比较器120生成指示电压Vcomp大于电压Vref的比较值,并且,由于电压Vcomp大于电压Vref,SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在一些实施例中,因为用于确定数字输出字的所有信息在时间段T6之后是可用的,所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图4的示例性实施例中,在时间段T7期间,作为来自SAR逻辑130的下一个数字输入字的结果,CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref与模拟输入电压Vin之间的电压差对应。
由于在时间段T6期间电压Vcomp大于电压Vref,SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间,确定模拟输入电压Vin小于参考电压Vref,所以数字输出字的MSB与该确定相对应。此外,因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应,并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应,所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如,在图4的示例中,如果最大输入电压Vmax是1V,并且模拟输入电压Vin是0.26V,则对应于模拟输入电压的4位数字字可以是0100。在时间段T1期间确定MSB的值为0。此外,因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin加上四个电压阶跃,其中,电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应,数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应,其数字对应于100。因此,数字输出字被确定为预期的0100,因为1000-0100=0100,其中,1000表示模拟输入电压Vin加上与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字,SAR ADC 100表示输出Dout上的数字输出字。
图5是根据一个实施例的SAR ADC 500的示意图。SAR ADC 500包括CDAC 510、比较器520、SAR逻辑530和时钟发生器540。在该实施例中,SAR ADC 500还包括电容器550以及开关552和开关554。电容器550以及开关552和开关554共同形成电压参考发生器,该电压参考发生器被配置为选择性地生成两个参考电压vref和2×vref中的一个参考电压。在可替换的实施例中,还可使用其它电路以选择性地生成两个参考电压vref和2×vref中的一个参考电压。例如,如本领域技术人员所理解的,可以使用电荷泵或倍压器电路。
CDAC 510、比较器520、SAR逻辑530和时钟发生器540可以分别与图1的CDAC 110、比较器120、SAR逻辑130和时钟发生器140类似或相同。电容器550以及开关552和开关554可以共同形成被配置为提供电压Vcomp2的电压发生器。
SAR ADC 500在Vin处接收模拟输入值。响应于开始信号,SAR ADC 500计算并生成与模拟输入值Vin对应的数字值。一旦被计算,SAR ADC 500提供数字值作为输出字Dout。
为了确定数字值,SAR ADC 500确定最高有效位(most significant bit,MSB),并随后确定数字输出字的其他位中的每一位。为了确定MSB,响应于来自时钟发生器540的一个或多个时钟信号,将模拟输入电压Vin作为电压Vcomp1提供给比较器520,比较器520将电压Vcomp1与电压Vcomp2进行比较,并生成与比较的结果对应的输出电压。此外,响应于来自时钟发生器540的一个或多个时钟信号,SAR逻辑530接收来自比较器520的输出,并基于来自比较器520的输出确定并存储MSB。
当给比较器520提供电压Vin时,CDAC 510的开关(例如,参见图2)可以连接到gnd参考。此外,SAR逻辑530可以将开关552连接到gnd参考,并且可以闭合开关554以连接到参考电压Vref。
可选地,当给比较器520提供电压Vin时,CDAC 510的开关(例如,参见图2)可以连接到参考电压Vref。此外,SAR逻辑530可以将开关552连接到参考电压Vref,并且可以闭合开关554以连接到参考电压Vref。
为了确定数字输出字的其他位中的每一位,响应于来自时钟发生器540的一个或多个时钟信号中的每一个时钟信号,SAR逻辑530确定用于CDAC510的下一个数字输入字,并且CDAC 510生成下一个电压Vcomp1。此外,响应于来自时钟发生器540的一个或多个时钟信号中的每一个时钟信号,比较器520将下一个电压Vcomp1与参考Vcomp2进行比较,并生成与比较的结果对应的输出电压。而且,响应于来自时钟发生器540的一个或多个时钟信号,SAR逻辑530接收来自比较器520的输出,并确定是否应该生成用于CDAC 510的下一个数字输入字。
在一些实施例中,确定模拟输入电压Vin是否大于或小于参考电压Vref可能是有益的。在这样的实施例中,用于确定MSB的比较可以用作模拟输入电压Vin是否大于或小于参考电压Vref的指示。
在一些实施例中,SAR逻辑530使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定用于CDAC 510的下一个数字输入字。例如,SAR逻辑530可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定每个下一个Vcomp1是否应该大于模拟输入电压Vin或应该小于模拟输入电压Vin。
此外,SAR逻辑530响应于关于模拟输入电压Vin是否大于或小于参考电压Vref以及当给比较器520提供电压Vin时CDAC 510的开关以及开关552是否连接到gnd参考或连接到参考电压Vref的信息,确定CDAC 510的开关以及开关552和开关554的状态。
例如,响应于模拟输入电压Vin小于参考电压Vref,并且当给比较器520提供电压Vin时CDAC 510的开关以及开关552已经连接到gnd参考,SAR逻辑530使CDAC 510的开关以及开关552保持连接到gnd参考,并且使开关554保持闭合。
响应于模拟输入电压Vin小于参考电压Vref,并且当给比较器520提供电压Vin时,CDAC 510的开关以及开关552已经连接到参考电压Vref,SAR逻辑530使CDAC 510的开关以及开关552切换,以便连接到gnd参考,并且使开关554断开。因此,SAR逻辑530使Vcomp1和Vcomp2的电压都减少了参考电压Vref的电压。因此,即使Vcomp1和Vcomp2的电压都减少了,但它们减少了基本相同的量,所以基本不会影响比较的结果。
响应于模拟输入电压Vin大于参考电压Vref,并且当给比较器520提供电压Vin时,CDAC 510的开关以及开关552已经连接到gnd参考,SAR逻辑530使CDAC 510的开关以及开关552切换,以便连接到参考电压Vref,并且使开关554断开。因此,SAR逻辑530使Vcomp1和Vcomp2的电压都增加了参考电压Vref的电压。因此,即使Vcomp1和Vcomp2的电压都增加了,但它们增加了基本相同的量,所以基本不会影响比较的结果。
响应于模拟输入电压Vin大于参考电压Vref,并且当给比较器520提供电压Vin时,CDAC 510的开关以及开关552已经连接到参考电压Vref,SAR逻辑530使CDAC 510的开关以及开关552保持连接到参考电压Vref,并且使开关554保持闭合。
一旦已经生成了用于CDAC 510的足够的数字输入字并且SAR逻辑530已经接收到相应的比较结果,则SAR逻辑530确定可以生成数字输出字并将其提供给输出Dout,并且这样做。如果SAR逻辑530已经接收到用于CDAC510的足够的数字输入字和相应的比较结果,则SAR逻辑530生成用于CDAC510的下一个数字输入端口。
SAR逻辑530可以包括被配置为实现多种SAR计算中的任何一种的电路。例如,SAR逻辑530可以包括被配置为实现线性SAR计算或二分SAR计算的电路,如本领域普通技术人员所理解的。可以使用本领域技术人员已知的工艺设计和构建SAR逻辑530的电路。
图6是示出如图5的SAR ADC 500的SAR ADC的实施例的操作的波形图。如图所示,模拟输入电压Vin大于参考电压Vref,并且小于最大模拟输入电压Vmax。此外,如图所示,参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图3所示的示例中,SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的,可以使用其他SAR方法,例如二分查找。
在时间段T1期间,SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考或连接到参考电压Vref,并使开关554闭合。此外,CDAC 510使电压Vcomp1等于或基本等于模拟电压Vin。此外,比较器520生成指示模拟电压Vin大于参考电压Vref的比较值。此外,基于该比较值,SAR逻辑530确定数字输出的MSB,并且确定电压Vcomp1的后续值将小于模拟输入值Vin。
在时间段T2期间,由于模拟电压Vin大于参考电压,如果SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考,SAR逻辑530使CDAC510的开关以及开关552连接到参考电压Vref,并且Vcomp1和Vcomp2的电压都增加了参考电压Vref的电压。即使Vcomp1和Vcomp2的电压都增加了,但它们增加了基本相同的量,所以基本不会影响比较的结果。除此以外,由于模拟电压Vin大于参考电压并且SAR逻辑530使CDAC 510的开关以及开关552连接到参考电压Vref,SAR逻辑530使CDAC 510的开关以及开关552保持连接到参考电压Vref并使开关554保持闭合。
同样,在时间段T2期间,作为来自SAR逻辑530的数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。由于电压Vcomp1大于电压Vref,比较器520也生成指示电压Vcomp1大于电压Vref的比较值,并且,由于电压Vcomp1大于电压Vref,SAR逻辑530确定下一个Vcomp1小于当前的Vcomp1。
如本领域技术人员所理解的,在一些实施例中,CDAC 510的具有值C的电容器的开关没有切换,如[0079]段中所讨论的,然后再次切换,如[0080]段中所讨论的。相反,CDAC510的具有值C的电容器的开关可以保持在gnd参考。
在时间段T3期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前电压Vcomp1减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T3期间,由于电压Vcomp1大于电压Vref,比较器520生成指示电压Vcomp1大于电压Vref的比较值。由于电压Vcomp1大于电压Vref,SAR逻辑530确定下一个Vcomp1小于当前的Vcomp1。
在时间段T4期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T4期间,由于电压Vcomp1大于电压Vref,比较器520生成指示电压Vcomp1大于电压Vref的比较值,并且,由于电压Vcomp1大于电压Vref,SAR逻辑530确定下一个Vcomp1小于当前的Vcomp1。
在时间段T5期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T5期间,由于电压Vcomp1小于电压Vref,比较器520生成指示电压Vcomp1小于电压Vref的比较值,并且,由于电压Vcomp1小于电压Vref,SAR逻辑530确定下一个Vcomp1大于当前的Vcomp1。
在一些实施例中,因为用于确定数字输出字的所有信息在时间段T5之后是可用的,所以SAR逻辑530根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图6的示例性实施例中,在时间段T6期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。
由于在时间段T5期间电压Vcomp1小于电压Vref,SAR逻辑530生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间,确定模拟输入电压Vin大于参考电压Vref,所以数字输出字的MSB与该确定相对应。此外,因为来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应,并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应,所以来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字与除MSB之外的数字输出字的位对应。
例如,在图6的示例中,如果最大输入电压Vmax是1V,并且模拟输入电压Vin是0.74V,则对应于模拟输入电压的4位数字字可以是1011。在时间段T1期间确定MSB的值为1。此外,因为来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字使电压Vcomp1等于或基本等于模拟输入电压Vin减去四个电压阶跃,其中,电压阶跃的幅度各自与CDAC 510的具有值C的电容器的电荷对应,数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应,其数字对应于100。因此,数字输出字被确定为预期的1011,因为0111+0100=1011,其中,0111表示模拟输入电压Vin减去与CDAC 510的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字,SAR ADC 500表示输出Dout上的数字输出字。
图7是示出如图5的SAR ADC 500的SAR ADC的实施例的操作的波形图。如图所示,模拟输入电压Vin小于参考电压Vref,并且小于最大模拟输入电压Vmax。此外,如图所示,参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图7所示的示例中,SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的,可以使用其他SAR方法,例如二分查找。
在时间段T1期间,SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考或连接到参考电压Vref,并使开关554闭合。此外,CDAC 510使电压Vcomp1等于或基本等于模拟电压Vin。此外,比较器520生成指示模拟电压Vin小于参考电压Vref的比较值。此外,基于该比较值,SAR逻辑530确定数字输出的MSB,并且确定电压Vcomp的后续值将大于模拟输入值Vin。
在时间段T2期间,由于模拟电压Vin小于参考电压,如果SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考,SAR逻辑530使CDAC510的开关以及开关552保持连接到gnd参考并使开关554保持闭合。否则,由于模拟电压Vin小于参考电压并且SAR逻辑530使CDAC 510的开关以及开关552连接到参考电压Vref,SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考,并且Vcomp1和Vcomp2的电压都减少了参考电压Vref的电压。即使Vcomp1和Vcomp2的电压都减少了,但它们减少了基本相同的量,所以基本不会影响比较的结果。
同样,在时间段T2期间,作为来自SAR逻辑530的数字输入字的结果,CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。由于电压Vcomp1小于电压Vref,比较器520也生成指示电压Vcomp1小于电压Vref的比较值,并且,由于电压Vcomp1小于电压Vref,SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
如本领域技术人员所理解的,在一些实施例中,CDAC 510的具有值C的电容器的开关没有切换,如[0094]段中所讨论的,然后再次切换,如[0095]段中所讨论的。相反,CDAC510的具有值C的电容器的开关可以保持在gnd参考。
在时间段T3期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T3期间,由于电压Vcomp小于电压Vref,比较器520生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压Vref,SAR逻辑530确定下一个Vcomp将大于当前的Vcomp。
在时间段T4期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T4期间,由于电压Vcomp小于电压Vref,比较器520生成指示电压Vcomp小于电压Vref的比较值,并且,由于电压Vcomp小于电压Vref,SAR逻辑530确定下一个Vcomp将大于当前的Vcomp。
在时间段T5期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外,在时间段T5期间,由于电压Vcomp大于电压Vref,比较器520生成指示电压Vcomp大于电压Vref的比较值,并且,由于电压Vcomp大于电压Vref,SAR逻辑530确定下一个Vcomp将小于当前的Vcomp。
在一些实施例中,因为用于确定数字输出字的所有信息在时间段T5之后是可用的,所以SAR逻辑530根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图7的示例性实施例中,在时间段T7期间,作为来自SAR逻辑530的下一个数字输入字的结果,CDAC 510使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃,其中,电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。
由于在时间段T6期间电压Vcomp大于电压Vref,SAR逻辑530生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间,确定模拟输入电压Vin小于参考电压Vref,所以数字输出字的MSB与该确定相对应。此外,因为来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应,并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应,所以来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字与除MSB之外的数字输出字的位对应。
例如,在图7的示例中,如果最大输入电压Vmax是1V,并且模拟输入电压Vin是0.26V,则对应于模拟输入电压的4位数字字可以是0100。在时间段T1期间确定MSB的值为0。此外,因为来自SAR逻辑530的用于时间段T6的CDAC 510的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin加上四个电压阶跃,其中,电压阶跃的幅度各自与CDAC 510的具有值C的电容器的电荷对应,数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应,其数字对应于100。因此,数字输出字被确定为预期的0100,因为1000-0100=0100,其中1000表示模拟输入电压Vin加上与CDAC 510的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字,SAR ADC 500表示输出Dout上的数字输出字。
尽管通过如上所述的具体实施例公开了本发明,但是那些实施例并不旨在限制本发明。基于以上公开的方法和技术方面,在不脱离本发明的精神和范围的情况下,本领域技术人员可以对公开的实施例进行改变和修改。
Claims (16)
1.一种逐次逼近寄存器SAR模数转换器ADC,包括:
SAR逻辑电路,被配置为生成数字输入字;
CDAC,被配置为接收所述数字输入字和模拟输入电压,并基于所述模拟输入电压和所述数字输入字生成第一电压,所述CDAC包括采样开关、多个开关和电容器阵列,所述电容器阵列是二进制等待的,所述电容器阵列的每个电容器包括一个输出节点和一个参考节点;并且所述电容器阵列的中电容器的输出节点通过所述采样开关连接到所述模拟输入电压,所述电容器阵列的电容器的参考节点通过所述多个开关连接到接地电压或参考电压;
比较器,包括:
第一输入端,连接至所述电容器阵列中电容器的输出节点,并且被配置为接收所述第一电压,以及
第二输入端,被配置为接收第二电压,
其中,所述比较器被配置为基于所述第一电压和所述第二电压,生成比较器输出电压,其中,所述比较器输出电压具有与所述第一电压和所述第二电压之间的差的表示对应的值;以及
电压参考发生器,被配置为生成所述第二电压,
其中,所述SAR逻辑电路还被配置为接收所述比较器输出电压,并基于从所述比较器接收的一个或多个比较器输出电压,生成所述DAC的所述数字输入字;
所述电压参考发生器包括:
第一开关,连接到所述比较器的所述第二输入端,被配置为选择性地将所述第二输入端连接到所述参考电压;
电容器,连接到所述比较器的所述第二输入端;以及
第二开关,连接到所述电容器并且选择性地连接到所述接地电压或所述参考电压,其中,所述第二开关被配置为选择性地将所述电容器连接到所述接地电压或所述参考电压;
所述SAR逻辑电路被配置为基于从所述比较器接收的多个比较器输出电压生成数字输出字,其中,所述数字输出字表示所述模拟输入电压的值;
其中,若所述模拟输入电压小于所述参考电压,同时所述模拟输入电压通过所述采样开关采样,所述逐次逼近寄存器SAR模数转换器ADC被配置为通过所述多个开关将所述电容器阵列中电容器的参考节点连接至所述接地电压,并通过所述第二开关将所述电容器的第二端连接至所述接地电压,或者
若所述模拟输入电压大于所述参考电压,同时所述模拟输入电压通过所述采样开关采样,所述逐次逼近寄存器SAR模数转换器ADC被配置为通过所述多个开关将所述电容器阵列的电容的所述参考节点连接至所述参考电压以及通过所述第二开关将所述电容器的所述第二端连接至所述参考电压;
所述SAR逻辑电路还被配置为:
通过将所述模拟输入电压与所述参考电压进行比较确定所述数字输出字的MSB;
确定所述模拟输入电压与所述参考电压的差值的数字表示,并通过所述数字表示得出除所述MSB之外的所述数字输出字的位。
2.根据权利要求1所述的SAR模数转换器ADC,其中,所述SAR逻辑电路被配置为基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压,确定所述数字输入字是否使所述DAC生成所述第一电压,使得所述第一电压大于或小于所述模拟输入电压。
3.根据权利要求1所述的SAR模数转换器ADC,其中,所述第一电压基本上等于所述模拟输入电压加上所述数字输入字确定的电压。
4.根据权利要求1所述的SAR模数转换器ADC,其中,所述SAR逻辑电路被配置为使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述接地电压。
5.根据权利要求4所述的SAR模数转换器ADC,其中,所述SAR逻辑电路被配置为响应于所述模拟输入电压大于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
6.根据权利要求1所述的SAR模数转换器ADC,其中,所述SAR逻辑电路被配置为使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述参考电压。
7.根据权利要求6所述的SAR模数转换器ADC,其中,所述SAR逻辑电路被配置为响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述接地电压。
8.一种使用逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法,所述逐次逼近寄存器SAR模数转换器ADC包括SAR逻辑电路、CDAC、比较器和电压参考发生器,所述CDAC包括采样开关、多个开关和电容器阵列,所述电容器阵列是二进制等待的,所述电容器阵列的每个电容器包括一个输出节点和一个参考节点;并且所述电容器阵列的中电容器的输出节点通过所述采样开关连接到模拟输入电压,所述电容器阵列的电容器的参考节点通过所述多个开关连接到接地电压或参考电压,所述电压参考发生器包括:
第一开关,连接到所述比较器的第二输入端,被配置为选择性地将所述第二输入端连接到所述参考电压;
电容器,连接到所述比较器的所述第二输入端;以及
第二开关,连接到所述电容器并且选择性地连接到所述接地电压或所述参考电压,其中,所述第二开关被配置为选择性地将所述电容器连接到所述接地电压或所述参考电压;
所述方法包括:
使用所述SAR模数转换器ADC的SAR逻辑电路,生成数字输入字;
使用所述SAR模数转换器ADC的DAC:
接收所述数字输入字和所述模拟输入电压,以及
基于所述模拟输入电压和所述数字输入字生成第一电压;
使用所述SAR模数转换器ADC的比较器:
在第一输入端接收所述第一电压,
在第二输入端接收第二电压,以及
基于所述第一电压和所述第二电压,生成比较器输出电压,其中,所述比较器输出电压具有与所述第一电压和所述第二电压之间的差的表示对应的值;
使用电压发生器,生成所述第二电压;
使用所述SAR模数转换器ADC的SAR逻辑电路:
接收所述比较器输出电压,
基于从所述比较器接收的一个或多个比较器输出电压,生成所述CDAC的所述数字输入字;以及
基于所述比较器输出电压生成数字输出字,其中,所述数字输出字表示所述模拟输入电压的值;
若所述模拟输入电压小于所述参考电压,同时所述模拟输入电压通过所述采样开关采样,通过所述多个开关将所述电容器阵列中电容器的参考节点连接至所述接地电压,并通过所述第二开关将所述电容器的第二端连接至所述接地电压,或者
若所述模拟输入电压大于所述参考电压,同时所述模拟输入电压通过所述采样开关采样,通过所述多个开关将所述电容器阵列的电容的所述参考节点连接至所述参考电压以及通过所述第二开关将所述电容器的所述第二端连接至所述参考电压;
还包括使用所述SAR逻辑电路,通过将所述模拟输入电压与所述参考电压进行比较确定所述数字输出字的MSB,以及确定所述模拟输入电压与所述参考电压的差值的数字表示,并通过所述数字表示得出除所述MSB之外的所述数字输出字的位。
9.根据权利要求8所述的方法,还包括使用所述SAR逻辑电路,基于通过所述比较器确定所述模拟输入电压是否小于或大于所述参考电压,确定所述数字输入字是否使所述DAC生成所述第一电压,使得所述第一电压大于或小于所述模拟输入电压。
10.根据权利要求8所述的方法,其中,所述第一电压基本上等于所述模拟输入电压加上所述数字输入字确定的电压。
11.根据权利要求10所述的方法,还包括使用所述SAR逻辑电路,使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述接地电压。
12.根据权利要求11所述的方法,还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压大于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
13.根据权利要求11所述的方法,还包括,使用所述SAR逻辑电路,响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关保持连接到所述接地电压。
14.根据权利要求10所述的方法,还包括使用所述SAR逻辑电路,使所述DAC生成所述第一电压,使得所述第一电压等于所述模拟输入电压,其中,当生成所述第一电压时,所述DAC的所述开关和所述第二开关连接到所述参考电压。
15.根据权利要求14所述的方法,还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压小于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述接地电压。
16.根据权利要求15所述的方法,还包括:使用所述SAR逻辑电路,响应于所述模拟输入电压大于所述参考电压,使所述DAC的所述开关和所述第二开关连接到所述参考电压。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/993,623 | 2018-05-31 | ||
US15/993,623 US10461767B1 (en) | 2018-05-31 | 2018-05-31 | Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage |
PCT/CN2018/113170 WO2019227846A1 (en) | 2018-05-31 | 2018-10-31 | Successive approximation register (sar) analog to digital converter (adc) with switchable reference voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109792251A CN109792251A (zh) | 2019-05-21 |
CN109792251B true CN109792251B (zh) | 2023-09-08 |
Family
ID=66500766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880002763.6A Active CN109792251B (zh) | 2018-05-31 | 2018-10-31 | 具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc) |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109792251B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112187274A (zh) * | 2020-11-27 | 2021-01-05 | 成都铭科思微电子技术有限责任公司 | 提高逐次逼近型模数转换器参考电压稳定性的电路 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831381A (en) * | 1987-08-11 | 1989-05-16 | Texas Instruments Incorporated | Charge redistribution A/D converter with reduced small signal error |
US4907002A (en) * | 1987-07-27 | 1990-03-06 | Nec Corporation | Successive approximation analog to digital converter |
US5122800A (en) * | 1989-01-26 | 1992-06-16 | Harald Philipp | Variable successive approximation converter |
US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
US7812757B1 (en) * | 2009-06-12 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation |
JP2011188097A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | A/d変換装置およびa/d変換方法 |
CN103152049A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 一种逐次逼近寄存器型模数转换器 |
CN103716054A (zh) * | 2013-12-19 | 2014-04-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
US8766833B1 (en) * | 2013-03-06 | 2014-07-01 | Infineon Technologies Austria Ag | System and method for calibrating a circuit |
CN105591651A (zh) * | 2014-11-07 | 2016-05-18 | 联发科技股份有限公司 | 逐次逼近寄存器型模数转换器及其相关方法 |
CN106656191A (zh) * | 2016-09-22 | 2017-05-10 | 天津大学 | 自适应调整参考电压的逐次逼近型adc |
US9912346B1 (en) * | 2017-04-13 | 2018-03-06 | Ambiq Micro, Inc. | Digital-based power reduction technique for SAR ADCs |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026731A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 逐次比較型a/dコンバータ |
US7209069B2 (en) * | 2005-04-13 | 2007-04-24 | Sigmatel, Inc. | Successive approximation analog-to-digital converter with current steered digital-to-analog converter |
US7741981B1 (en) * | 2008-12-30 | 2010-06-22 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC |
JP4738510B2 (ja) * | 2009-04-09 | 2011-08-03 | 富士通株式会社 | デジタル−アナログ変換器、及びこれを含む逐次比較型アナログ−デジタル変換器 |
-
2018
- 2018-10-31 CN CN201880002763.6A patent/CN109792251B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907002A (en) * | 1987-07-27 | 1990-03-06 | Nec Corporation | Successive approximation analog to digital converter |
US4831381A (en) * | 1987-08-11 | 1989-05-16 | Texas Instruments Incorporated | Charge redistribution A/D converter with reduced small signal error |
US5122800A (en) * | 1989-01-26 | 1992-06-16 | Harald Philipp | Variable successive approximation converter |
US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
US7812757B1 (en) * | 2009-06-12 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation |
JP2011188097A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | A/d変換装置およびa/d変換方法 |
CN103152049A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 一种逐次逼近寄存器型模数转换器 |
US8766833B1 (en) * | 2013-03-06 | 2014-07-01 | Infineon Technologies Austria Ag | System and method for calibrating a circuit |
CN103716054A (zh) * | 2013-12-19 | 2014-04-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
CN105591651A (zh) * | 2014-11-07 | 2016-05-18 | 联发科技股份有限公司 | 逐次逼近寄存器型模数转换器及其相关方法 |
CN106656191A (zh) * | 2016-09-22 | 2017-05-10 | 天津大学 | 自适应调整参考电压的逐次逼近型adc |
US9912346B1 (en) * | 2017-04-13 | 2018-03-06 | Ambiq Micro, Inc. | Digital-based power reduction technique for SAR ADCs |
Non-Patent Citations (1)
Title |
---|
《A low power switching method with variable comparator reference voltage and split capacitor array for SAR ADC》;X. He, J. He, M. Cai and Z. Jing;《2016 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)》;20161231;第379-382页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109792251A (zh) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109644003B (zh) | 具有重叠参考电压范围的逐次逼近寄存器(sar)模数转换器(adc) | |
US9362939B1 (en) | Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
US9774345B1 (en) | Successive approximation register analog-to-digital converter | |
US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
CN109565285B (zh) | 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展 | |
US10727857B2 (en) | Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage | |
US20090295609A1 (en) | System and method for reducing power dissipation in an analog to digital converter | |
CN109792251B (zh) | 具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc) | |
KR20200074084A (ko) | 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치 | |
US5986599A (en) | Voltage comparator for analog-to-digital converter | |
KR100696945B1 (ko) | 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치 | |
CN109690954B (zh) | 高效逐次逼近寄存器模数转换器 | |
US10735017B2 (en) | Efficient successive approximation register analog to digital converter | |
JP2705585B2 (ja) | 直並列型アナログ/ディジタル変換器 | |
CN113114263B (zh) | Sar模数转换器 | |
KR101354650B1 (ko) | 연속 근사 아날로그-디지털 변환기 | |
CN111294050B (zh) | 高线性度的循续渐近式模拟至数字转换器 | |
US8274420B2 (en) | Successive approximation analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |