CN109644003B - 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc） - Google Patents

具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc） Download PDF

Info

Publication number
CN109644003B
CN109644003B CN201880003269.1A CN201880003269A CN109644003B CN 109644003 B CN109644003 B CN 109644003B CN 201880003269 A CN201880003269 A CN 201880003269A CN 109644003 B CN109644003 B CN 109644003B
Authority
CN
China
Prior art keywords
voltage
signal
sar
analog input
time period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880003269.1A
Other languages
English (en)
Other versions
CN109644003A (zh
Inventor
穆罕默德·阿布迪纳
阿里·法里德
哈桑·奥萨马·埃尔温
艾哈迈德·埃米拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN109644003A publication Critical patent/CN109644003A/zh
Application granted granted Critical
Publication of CN109644003B publication Critical patent/CN109644003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了一种模数转换器(ADC)。ADC包括DAC和比较器，该DAC基于模拟输入和数字输入字生成第一信号，该比较器生成比较器输出，比较器输出具有与第一信号和第二信号之间的差的表示对应的值。在第一时段期间，第二信号等于参考信号，第一信号等于模拟输入，并且比较器生成第一比较器输出。在第二时间段期间，第二信号等于参考信号，第一信号等于模拟输入加上预定信号，并且比较器生成第二比较器输出。SAR逻辑电路基于第一比较器输出和第二比较器输出生成DAC的数字输入字。

Description

具有重叠参考电压范围的逐次逼近寄存器(SAR)模数转换器 (ADC)
相关申请的交叉引用
本专利文件要求申请人深圳市汇顶科技股份有限公司于2018年7月8日提交的美国非临时专利申请号为16/029,644、发明名称为“具有重叠参考电压范围的逐次逼近寄存器(SAR)模数转换器(ADC)”的优先权和权益。上述专利申请的全部内容通过引用并入本专利文件的公开内容。
技术领域
本发明总体上涉及一种逐次逼近寄存器(successive approximation register，SAR)模数转换器(analog to digital converter，ADC)，更具体地，涉及一种具有用于改变输入电压的裕度的SAR ADC，其参考电压约等于最大输入电压和最小输入电压之间差的一半。
背景技术
传统的SAR ADC架构使用等于或基本等于最大输入电压的参考电压。由于在电容数模转换器(capacitive digital to analog converter，CDAC)中使用参考电压，因此CDAC使用的功率受参考电压的值的显著影响。此外，功率和延迟受SAR完成转换所需的时钟周期数的影响。
发明内容
一个发明方面是一种逐次逼近寄存器SAR模数转换器ADC。所述SAR ADC包括SAR逻辑电路，被配置为生成数字输入字；DAC，被配置为接收所述数字输入字和模拟输入，并基于所述模拟输入和所述数字输入字生成第一信号。所述SAR ADC还包括比较器，包括：第一输入端，被配置为接收所述第一信号，以及第二输入端，被配置为接收第二信号，其中，所述比较器被配置为基于所述第一信号和所述第二信号生成比较器输出。所述比较器输出具有与所述第一信号和所述第二信号之间的差的表示对应的值。在第一时间段期间，所述第二信号等于参考信号，所述第一信号等于所述模拟输入，并且所述比较器被配置为基于所述第一时间段的所述第一信号和所述第二信号生成第一比较器输出。在第二时间段期间，所述第二信号等于所述参考信号，所述第一信号等于所述模拟输入加上预定信号，并且所述比较器被配置为基于所述第二时间段的所述第一信号和所述第二信号生成第二比较器输出。所述SAR逻辑电路还被配置为接收所述第一比较器输出和所述第二比较器输出，并基于所述第一比较器输出和所述第二比较器输出生成所述DAC的所述数字输入字。
在一些实施例中，所述SAR逻辑电路被配置为基于所述第一比较器输出，确定数字输出字的MSB。
在一些实施例中，所述SAR逻辑电路被配置为基于所述第一比较器输出和所述第二比较器输出，生成所述模拟输入的数字表示。
在一些实施例中，在第三时间段期间，所述第二信号等于所述参考信号，并且所述第一信号等于所述模拟输入加上预定信号加上阶跃，其中，所述阶跃的表示是基于所述第二比较器输出由所述SAR逻辑电路确定的，以及其中，所述比较器被配置为基于所述第三时间段的所述第一信号和所述第二信号生成第三比较器输出。
在一些实施例中，所述SAR逻辑电路被配置为基于所述第一比较器输出、所述第二比较器输出以及所述第三比较器输出，生成所述模拟输入的数字表示。
在一些实施例中，所述DAC包括多个电容器以及多个开关，其中，每个开关连接到所述电容器中的一个特定电容器，且选择性地连接到接地电压或参考电压，并且被配置为选择性地将所述特定电容器连接到所述接地电压或所述参考电压。
在一些实施例中，在所述第二时段期间，所述SAR逻辑电路被配置为使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压加上预定电压，其中，响应于指示所述模拟输入小于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述接地电压切换到连接到所述参考电压。
在一些实施例中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压增加了所述预定电压。
在一些实施例中，在所述第二时段期间，所述SAR逻辑电路被配置为使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压减去预定电压，其中，响应于指示所述模拟输入大于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述参考电压切换到连接到所述接地电压。
在一些实施例中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压降低了所述预定电压。
另一发明方面是一种使用逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法。所述方法包括：使用所述SAR ADC的SAR逻辑电路，生成数字输入字。所述方法还包括使用所述SAR ADC的DAC：接收所述数字输入字和模拟输入，以及基于所述模拟输入和所述数字输入字生成第一信号。所述方法还包括使用所述SAR ADC的比较器：在第一输入端接收所述第一信号，在第二输入端接收第二信号，以及基于所述第一信号和所述第二信号，生成比较器输出。所述比较器输出具有与所述第一信号和所述第二信号之间的差的表示对应的值。在第一时间段期间，所述第二信号等于参考信号，所述第一信号等于所述模拟输入，并且所述比较器被配置为基于所述第一时间段的所述第一信号和所述第二信号生成第一比较器输出。在第二时间段期间，所述第二信号等于所述参考信号，所述第一信号等于所述模拟输入加上预定信号，并且所述比较器被配置为基于所述第二时间段的所述第一信号和所述第二信号生成第二比较器输出。所述方法还包括使用所述SAR ADC的SAR逻辑电路：接收所述第一比较器输出和所述第二比较器输出，以及基于所述第一比较器输出和所述第二比较器输出，生成所述DAC的所述数字输入字。
在一些实施例中，所述方法还包括使用所述SAR逻辑电路，基于所述第一比较器输出，确定数字输出字的MSB。
在一些实施例中，所述方法还包括使用所述SAR逻辑电路，基于所述第一比较器输出和所述第二比较器输出，生成所述模拟输入的数字表示。
在一些实施例中，在第三时间段期间，所述第二信号等于所述参考信号，并且所述第一信号等于所述模拟输入加上预定信号加上阶跃，其中，所述阶跃的表示是基于所述第二比较器输出由所述SAR逻辑电路确定的，以及其中，所述方法还包括使用所述比较器，基于所述第三时间段的所述第一信号和所述第二信号，生成第三比较器输出。
在一些实施例中，所述方法还包括使用所述SAR逻辑电路，基于所述第一比较器输出、所述第二比较器输出和所述第三比较器输出，生成所述模拟输入的数字表示。
在一些实施例中，所述DAC包括多个电容器以及多个开关，其中，每个开关连接到所述电容器中的一个特定电容器，且选择性地连接到接地电压或参考电压，所述方法包括，使用所述开关将每个特定电容器连接到所述接地电压或所述参考电压。
在一些实施例中，所述方法还包括在所述第二时段期间，使用所述SAR逻辑电路：使得所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压加上预定电压，以及响应于指示所述模拟输入小于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述接地电压切换到连接到所述参考电压。
在一些实施例中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压增加了所述预定电压。
在一些实施例中，所述方法还包括在所述第二时段期间，使用所述SAR逻辑电路：使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压减去预定电压，以及响应于指示所述模拟输入大于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述参考电压切换到连接到所述接地电压。
在一些实施例中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压降低了所述预定电压。
附图说明
图1是根据一个实施例的SAR ADC的示意图。
图2是可以在图1的SAR ADC中使用的CDAC的实施例的示意图。
图3是示出图1的SAR ADC的操作的波形图。
图4是示出图1的SAR ADC的操作的波形图。
图5是示出图1的SAR ADC的可替换操作的波形图。
图6是示出图1的SAR ADC的可替换操作的波形图。
图7是根据一可替换实施例的SAR ADC的示意图。
图8是示出图7的SAR ADC的操作的波形图。
图9是示出图7的SAR ADC的操作的波形图。
具体实施方式
本文结合附图说明本发明的特定实施例。
本文阐述各种细节，因为它们涉及某些实施例。然而，本发明也可以以与本文描述的方式不同的方式实现。在不脱离本发明的情况下，本领域技术人员可以对所讨论的实施例进行修改。因此，本发明不限于本文公开的特定实施例。
本发明涉及一种SAR ADC。SAR ADC基于逐次逼近系统确定模拟输入的相应数字值。SAR ADC的特定实施例被设计为生成范围在最小输入值和最大输入值之间的模拟输入的数字值。如下文进一步详细讨论的，逐次逼近系统使用参考电压值生成数字值。在所讨论的实施例中，参考电压近似或基本等于最大输入值和最小输入值之间的差的一半。
图1是根据一个实施例的SAR ADC 100的示意图。SAR ADC 100包括CDAC 110、比较器120、SAR逻辑130和时钟发生器140。
SAR ADC 100在Vin处接收模拟输入值。响应于开始信号，SAR ADC 100计算并生成与模拟输入值Vin对应的数字值。一旦计算出数字值，SAR ADC 100提供数字值作为输出字Dout。
为了确定数字值，SAR ADC 100确定最高有效位(most significant bit，MSB)，并随后确定数字输出字的其他位中的每一位。为了确定MSB，响应于来自时钟发生器140的一个或多个时钟信号，将模拟输入电压Vin作为电压Vcomp提供给比较器120，比较器120将电压Vcomp与参考电压Vref进行比较，并生成与比较的结果对应的输出电压。此外，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并基于来自比较器120的输出确定并存储MSB。
为了确定数字输出字的其他位中的每一位，响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号，SAR逻辑130确定用于CDAC 110的下一个数字输入字，并且CDAC 110生成下一个电压Vcomp。此外，响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号，比较器120将下一个电压Vcomp与参考电压Vref进行比较，并生成与比较的结果对应的输出电压。而且，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并确定是否应该生成用于CDAC 110的下一个数字输入字。
在一些实施例中，确定模拟输入电压Vin是否大于或小于参考电压Vref可能是有益的。在这样的实施例中，用于确定MSB的比较可以用作模拟输入电压Vin是否大于或小于参考电压Vref的指示。
在一些实施例中，SAR逻辑130使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定用于CDAC 110的下一个数字输入字。例如，SAR逻辑130可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定每个下一个Vcomp是否应该大于模拟输入电压Vin或应该小于模拟输入电压Vin。
如果已经生成了用于CDAC 110的足够的数字输入字并且SAR逻辑130已经接收到相应的比较结果，则SAR逻辑130确定可以生成数字输出字并将其提供给输出Dout。如果SAR逻辑130已经接收到用于CDAC 110的足够的数字输入字和相应的比较结果，则SAR逻辑130生成用于CDAC 110的下一个数字输入端口。
SAR逻辑130可以包括被配置为实现多种SAR计算中的任何一种的电路。例如，SAR逻辑130可以包括被配置为实现线性SAR计算或二分SAR计算的电路，如本领域普通技术人员所理解的。可以使用本领域技术人员已知的流程，设计和构建SAR逻辑130的电路。
图2是可以在图1的SAR ADC中使用的CDAC 200的实施例的示意图。CDAC 200包括开关210和电容器阵列。电容器是二进制等待的(by binary waited)，从而包括具有值C、2×C、4×C、...2(N-1)×C的电容器，其中，N等于CDAC 200的分辨率的位数。每个电容器连接到开关，该开关被配置为选择性地将电容器连接到接地电压或参考电压Vref。
当在图1所示的SAR ADC 100中使用开关210以确定数字输出字的MSB时，闭合开关210，使得模拟输入电压Vin作为电压Vcomp提供给比较器120。此外，当比较器120将电压Vcomp与参考电压Vref进行比较时，连接到每个电容器的开关分别连接到接地电压或参考电压Vref，并且在比较期间不改变。
当在图1中所示的SAR ADC 100中使用以确定数字输出字的其他位中的每一位时，在第一时段期间，输出节点out通过导通开关210充电到模拟输入电压Vin，同时连接到每个电容器的开关分别连接到接地电压或参考电压Vref，并且在第二时段期间，断开开关210并且切换开关中的一个或多个开关，然后，使得连接到一个或多个开关的一个或多个电容器连接到接地电压或参考电压中的另一个。
例如，在第一时段期间，输出节点可以通过闭合的开关210为模拟输入电压Vin充电。此外，在第一时段期间，连接到具有权重C的电容器的开关连接到接地电压。随后，在第二时段期间，断开开关210，并且切换连接到具有权重C的电容器的开关以连接到参考电压Vref。结果，输出节点out处的电压从模拟输入电压Vin增加了与存储在具有权重C的电容器上的电荷对应的量。
在一些实施例中，CDAC 120在模拟输入和开关210之间包括采样和保持放大器。当存在采样和保持放大器时，采样和保持放大器对模拟输入电压Vin进行采样，例如，通过使用电容器存储采样电压，并以基本等于存储电压的电压驱动开关210。可以使用本领域技术人员已知的采样和保持放大器。
类似地，在一些实施例中，SAR ADC 100可以在模拟输入和CDAC 120之间包括采样和保持放大器。当存在采样和保持放大器时，采样和保持放大器对模拟输入电压Vin进行采样，例如，通过使用电容器存储采样电压，并以基本等于存储电压的电压驱动CDAC 120。可以使用本领域技术人员已知的采样和保持放大器。
作为另一示例，在第一时段期间，输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外，在第一时段期间，连接到具有权重C的电容器的开关连接到参考电压Vref。随后，在第二时段期间，断开开关210，并且切换连接到具有权重C的电容器的开关以连接到接地电压。结果，输出节点out处的电压从模拟输入电压Vin降低了与存储在具有权重C的电容器上的电荷对应的量。
图3是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin大于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图3所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin大于参考电压Vref的比较值。此外，基于该比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将小于模拟输入值Vin。
在时间段T2期间，作为来自SAR逻辑130的数字输入字的结果，CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在可替换的实施例中，在时间段T2期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，比较器120和SAR逻辑130的操作保持不变。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图3的示例性实施例中，在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。
由于在时间段T6期间电压Vcomp小于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定出了模拟输入电压Vin大于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如，在图3的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.74V，则对应于模拟输入电压的4位数字字可以是1011。在时间段T1期间确定MSB的值1。此外，因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin减去四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的1011，因为0111+0100＝1011，其中，0111表示模拟输入电压Vin减去与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
图4是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin小于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图4所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin小于参考电压Vref的比较值。此外，基于该比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将大于模拟输入值Vin。
在时间段T2期间，作为来自SAR逻辑130的数字输入字的结果，CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在可替换的实施例中，在时间段T2期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，比较器120和SAR逻辑130的操作保持不变。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图4的示例性实施例中，在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref与模拟输入电压Vin之间的电压差对应。
由于在时间段T6期间电压Vcomp大于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定出了模拟输入电压Vin小于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如，在图4的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.26V，则对应于模拟输入电压的4位数字字可以是0100。在时间段T1期间确定MSB的值0。此外，因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin加上四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的0100，因为1000-0100＝0100，其中1000表示模拟输入电压Vin加上与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
如上所述，在时间段T2期间CDAC 110的数字输入字取决于在时间段T1期间模拟输入电压Vin与参考电压Vref的比较结果。例如，如果在时间段T1期间，确定模拟输入电压Vin大于参考电压Vref，则在时间段T2期间CDAC110的数字输入字都为1，使得在随后的时间段期间，可以移除适当的电荷量，以通过选择性地将1变为0降低电压Vcomp使其接近参考电压Vref，如上所述。类似地，如果在时间段T1期间，确定模拟输入电压Vin小于参考电压Vref，则在时间段T2期间CDAC 110的数字输入字都为0，使得在随后的时间段期间，可以增加适当的电荷量，以通过选择性地将0变为1增加电压Vcomp使其接近参考电压Vref，如上所述。
在一些实施例中，如果在时间段T1期间，确定模拟输入电压Vin大于参考电压Vref，则在时间段T2期间CDAC 110的数字输入字包括被设置为0的一个或多个位(其余位被设置为1)。因此，在时间段T2期间，当生成电压Vcomp时，等于0的一个或多个位可以变为1，以将预定电压增加到模拟输入电压Vin。即使模拟输入电压Vin将在时间段T1和时间段T2之间降低，将预定电压增加到模拟输入电压Vin保证了在时间段T2期间电压Vcomp大于参考电压Vref。这是有利的，至少因为在时间段T1期间模拟输入电压Vin大于参考电压Vref，使得SAR逻辑130生成CDAC 110的数字输入字，该数字输入字使得电压Vcomp从大于参考电压Vref的值开始连续接近参考电压Vref。因为确定了预定电压值，使得基于模拟输入信号的最大频率和时间段的持续时间，在时间段T2期间电压Vcomp大于参考电压Vref。如果在时间段T2期间允许电压Vcomp小于参考电压Vref，SAR算法可能失败。
类似地，如果在时间段T1期间，确定模拟输入电压Vin小于参考电压Vref，则在时间段T2期间CDAC 110的数字输入字包括被设置为1的一个或多个位(其余位被设置为0)。因此，在时间段T2期间，当生成电压Vcomp时，等于1的一个或多个位可以变为0，以从模拟输入电压Vin中减去预定电压。即使模拟输入电压Vin将在时间段T1和时间段T2之间增加，从模拟输入电压Vin中减去预定电压保证了在时间段T2期间电压Vcomp小于参考电压Vref。这是有利的，至少因为在时间段T1期间模拟输入电压Vin小于参考电压Vref，使得SAR逻辑130生成CDAC 110的数字输入字，该数字输入字使得电压Vcomp从小于参考电压Vref的值开始连续接近参考电压Vref。因为预定电压是根据模拟输入信号的最大频率和时间段的持续时间确定的，在时间段T2期间电压Vcomp小于参考电压Vref。如果在时间段T2期间允许电压Vcomp大于参考电压Vref，SAR算法可能失败。
图5是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin大于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图5所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin大于参考电压Vref的比较值。此外，基于该比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将等于或小于模拟输入值Vin加上预定电压值。
在时间段T2期间，作为来自SAR逻辑130的数字输入字的结果，通过在时间段T2期间对模拟输入值Vin进行采样，其中CDAC 110的数字输入字的一个或多个位等于0，并随后将这些位变为1，使CDAC 110得电压Vcomp等于或基本等于时间段T2的模拟输入值Vin加上预定电压值，其中，改变的位对应于CDAC 110的电容器，CDAC 110的电容器响应于位从0变为1，将电荷注入到Vcomp节点，使得Vcomp节点处的电压增加了预定电压值。由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T7期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T7之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图5的示例性实施例中，在时间段T8期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。
由于在时间段T7期间电压Vcomp小于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定出了模拟输入电压Vin大于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin加上预定电压之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin加上预定电压之间的电压差对应，所以来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字减去预定电压的数字表示与除MSB之外的数字输出字的位对应。
例如，在图5的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.54V，则对应于模拟输入电压的4位数字字可以是1000。在时间段T1期间确定MSB的值1。在时间段T2期间，将0.25伏的预定电压增加到模拟输入电压值，使得Vcomp为0.79V。此外，因为来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin加上预定电压值减去四个电压阶跃，其中，电压阶跃的幅度各自与CDAC110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin加上预定电压值和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的1000，因为1000(在时间段T1期间确定的，Vin的最小值>Vref)+0100(在时间段T6和/或时间段T8期间确定的，来自SAR算法的四个电压阶跃)-0100(预定电压值的数字表示)＝1000，其中，1000是模拟输入电压Vin的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
图6是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin小于参考电压Vref，并且大于最小模拟输入电压Vmin。此外，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图6所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin小于参考电压Vref的比较值。此外，基于该比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将等于或大于模拟输入值Vin减去预定电压值。
在时间段T2期间，作为来自SAR逻辑130的数字输入字的结果，通过在时间段T2期间对模拟输入值Vin进行采样，其中CDAC 110的数字输入字的一个或多个位等于0，并随后将这些位变为1，CDAC 110使得电压Vcomp等于或基本等于时间段T2的模拟输入值Vin减去预定电压值，其中，改变的位对应于CDAC 110的电容器，CDAC 110的电容器响应于位从1变为0，将电荷注入到Vcomp节点(或从Vcomp节点移除电荷)，使得Vcomp节点处的电压降低了预定电压值。由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。此外，在时间段T7期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T7之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图6的示例性实施例中，在时间段T8期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。
由于在时间段T7期间电压Vcomp大于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定出了模拟输入电压Vin小于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin减去预定电压之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin减去预定电压之间的电压差对应，所以来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字加上预定电压的数字表示与除MSB之外的数字输出字的位对应。
例如，在图6的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.46V，则对应于模拟输入电压的4位数字字可以是0111。在时间段T1期间确定MSB的值0。在时间段T2期间，从模拟输入电压值中减去0.25伏的预定电压，使得Vcomp为0.21V。此外，因为来自SAR逻辑130的用于时间段T8的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin减去预定电压值加上四个电压阶跃，其中，电压阶跃的幅度各自与CDAC110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin减去预定电压值和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的0111，因为0111(在时间段T1期间确定的，Vin的最大值<Vref)-0100(在时间段T6和/或时间段T8期间确定的，来自SAR算法的四个电压阶跃)+0100(预定电压值的数字表示)＝0111，其中，0111是模拟输入电压Vin的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
图7是根据一个实施例的SAR ADC 500的示意图。SAR ADC 500包括CDAC 510、比较器520、SAR逻辑530和时钟发生器540。在该实施例中，SAR ADC 500还包括电容器550和电容器555以及开关552和开关554。电容器550和电容器555以及开关552和开关554共同形成电压参考发生器，该电压参考发生器被配置为选择性地生成三个参考电压Vref、Vref加上预定电压、Vref减去预定电压中的一个参考电压。根据本领域技术人员理解的电荷共享原理，预定电压值的大小取决于电容器550和电容器555的值。在可替换的实施例中，还可使用其它电路以选择性地生成三个参考电压中的一个参考电压。例如，如本领域技术人员所理解的，可以使用电荷泵或倍压器电路。
CDAC 510、比较器520、SAR逻辑530和时钟发生器540可以分别与图1的CDAC 110、比较器120、SAR逻辑130和时钟发生器140类似或相同。电容器550和电容器555以及开关552和开关554共同形成被配置为提供电压Vcomp2的电压发生器。
SAR ADC 500在Vin处接收模拟输入值。响应于开始信号，SAR ADC 500计算并生成与模拟输入值Vin对应的数字值。一旦计算出数字值，SAR ADC500提供数字值作为输出字Dout。
为了确定数字值，SAR ADC 500确定最高有效位MSB，并随后确定数字输出字的其他位中的每一位。
为了确定MSB，响应于来自时钟发生器540的一个或多个时钟信号，将模拟输入电压Vin作为电压Vcomp1提供给比较器520，比较器520将电压Vcomp1与电压Vcomp2进行比较，并生成与比较的结果对应的输出电压。此外，响应于来自时钟发生器540的一个或多个时钟信号，SAR逻辑530接收来自比较器520的输出，并基于来自比较器520的输出确定并存储MSB。
当给比较器520提供模拟输入电压Vin时，CDAC 510的开关(例如，参见图2)可以连接到gnd参考。此外，SAR逻辑530可以将开关552连接到gnd参考，并且可以闭合开关554以连接到参考电压Vref。
可选地，当给比较器520提供电压Vin时，CDAC 510的开关(例如，参见图2)可以连接到参考电压Vref。此外，SAR逻辑530可以将开关552连接到参考电压Vref，并且可以闭合开关554以连接到参考电压Vref。
为了确定数字输出字的其他位中的每一位，响应于来自时钟发生器540的一个或多个时钟信号中的每一个时钟信号，SAR逻辑530确定用于CDAC510的下一个数字输入字，并且CDAC 510生成下一个电压Vcomp1。此外，响应于来自时钟发生器540的一个或多个时钟信号中的每一个时钟信号，比较器520将下一个电压Vcomp1与参考Vcomp2进行比较，并生成与比较的结果对应的输出电压。而且，响应于来自时钟发生器540的一个或多个时钟信号，SAR逻辑530接收来自比较器520的输出，并确定是否应该生成用于CDAC 510的下一个数字输入字。
SAR逻辑530可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息在模拟输入电压Vin的后续采样期间确定用于CDAC 510的下一个数字输入字。例如，SAR逻辑530可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定每个下一个Vcomp1是否应该大于模拟输入电压Vin或应该小于模拟输入电压Vin。
此外，在模拟输入电压Vin的后续采样之后，SAR逻辑530可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息，确定应该将预定电压值增加到模拟输入电压Vin还是应该从模拟输入电压Vin中减去该预定电压值。在模拟输入电压Vin的后续采样期间，在电压Vin被提供给比较器520的同时，SAR逻辑530基于模拟输入电压Vin是否大于或小于参考电压Vref，确定CDAC 510的开关的状态以及开关552和开关554的状态。
例如，响应于模拟输入电压Vin已经大于参考电压Vref，SAR逻辑530在模拟输入电压Vin的后续采样期间使得CDAC 510的开关连接到参考电压Vref，开关552连接到参考电压Vref，并且开关554闭合。此外，在模拟输入电压Vin的后续采样之后，SAR逻辑530使得开关552连接到gnd参考电压，开关554断开，使得从节点Vcomp2处的电压中减去预定电压值。
类似地，响应于模拟输入电压Vin已经小于参考电压Vref，SAR逻辑530在模拟输入电压Vin的后续采样期间使得CDAC 510的开关连接到gnd参考电压，开关552连接到gnd参考电压，并且开关554闭合。此外，在模拟输入电压Vin的后续采样之后，SAR逻辑530使得开关552连接到参考电压Vref，开关554断开，使得将预定电压值增加到节点Vcomp2处的电压。
一旦已经生成了用于CDAC 510的足够的数字输入字并且SAR逻辑530已经接收到相应的比较结果，则SAR逻辑530确定可以生成数字输出字并将其提供给输出Dout，并且这样做。如果SAR逻辑530已经接收到用于CDAC510的足够的数字输入字和相应的比较结果，则SAR逻辑530生成用于CDAC510的下一个数字输入端口。
SAR逻辑530可以包括被配置为实现多种SAR计算中的任何一种的电路。例如，SAR逻辑530可以包括被配置为实现线性SAR计算或二分SAR计算的电路，如本领域普通技术人员所理解的。可以使用本领域技术人员已知的流程，设计和构建SAR逻辑530的电路。
图8是示出如图7的SAR ADC 500的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin大于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图8所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考或连接到参考电压Vref，并使开关554闭合。此外，CDAC 510使电压Vcomp1等于或基本等于模拟电压Vin。此外，比较器520生成指示模拟电压Vin大于Vcomp2的比较值，该Vcomp2等于参考电压Vref。此外，基于该比较值，SAR逻辑530确定数字输出的MSB，确定电压Vcomp1的后续值将小于模拟输入值，并且确定Vcomp2将等于Vref减去预定电压。
在时间段T2期间，由于在时间段T1期间模拟电压Vin大于参考电压，SAR逻辑530使得CDAC 510的开关和开关552连接到参考电压Vref，并且使得开关554闭合，同时对模拟输入电压Vin进行采样，使得节点Vcomp1处的电压基本等于模拟输入电压Vin。在对模拟输入电压Vin进行采样之后，通过使开关552连接到gnd参考电压，Vcomp2处的电压降低了预定电压。
并且在时间段T2期间，由于电压Vcomp1大于Vcomp2处的电压(电压Vref减去预定电压)，比较器520生成指示电压Vcomp1大于电压Vcomp2的比较值，并且，由于电压Vcomp1大于电压Vref减去预定电压，SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在时间段T3期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp1大于电压Vref减去预定值，比较器520生成指示电压Vcomp1大于Vcomp2处的电压(电压Vref减去预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在时间段T4期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp1大于电压Vref减去预定值，比较器520生成指示电压Vcomp1大于Vcomp2处的电压(电压Vref减去预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在时间段T5期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp1大于电压Vref减去预定值，比较器520生成指示电压Vcomp1大于Vcomp2处的电压(电压Vref减去预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在时间段T6期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp1大于电压Vref减去预定值，比较器520生成指示电压Vcomp1大于Vcomp2处的电压(电压Vref减去预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在时间段T7期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T7期间，由于电压Vcomp1小于电压Vref减去预定值，比较器520生成指示电压Vcomp1小于Vcomp2处的电压(电压Vref减去预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T7之后是可用的，所以SAR逻辑530根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图8的示例性实施例中，在时间段T8期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。
由于在时间段T7期间电压Vcomp1小于电压Vref减去预定电压，SAR逻辑530生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定出了模拟输入电压Vin大于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字与参考电压Vref减去预定值和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref减去预定值和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字加上预定电压的数字表示与除MSB之外的数字输出字的位对应。
例如，在图8的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.54V，则对应于模拟输入电压的4位数字字可以是1000。在时间段T1期间确定MSB的值1。在时间段T2期间，从电压Vcomp2中减去0.25伏的预定电压，使得Vcomp2为0.25V。此外，因为来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字使电压Vcomp1等于或基本等于模拟输入电压Vin减去四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 510的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref减去预定电压值之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的1000，因为1000(在时间段T1期间确定的，Vin的最小值>Vref)+0100(在时间段T6和/或时间段T8期间确定的，来自SAR算法的四个电压阶跃)-0100(预定电压值的数字表示)＝1000，其中，1000表示模拟输入电压Vin的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
图9是示出如图7的SAR ADC 500的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin小于参考电压Vref，并且大于最小模拟输入电压Vmin。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图9所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，SAR逻辑530使CDAC 510的开关以及开关552连接到gnd参考或连接到参考电压Vref，并使开关554闭合。此外，CDAC 510使电压Vcomp1等于或基本等于模拟电压Vin。此外，比较器520生成指示模拟电压Vin小于Vcomp2的比较值，该Vcomp2等于参考电压Vref。此外，基于该比较值，SAR逻辑530确定数字输出的MSB，确定电压Vcomp1的后续值将大于模拟输入值，并且确定Vcomp2将等于Vref加上预定电压。
在时间段T2期间，由于在时间段T1期间模拟电压Vin小于参考电压，SAR逻辑530使得CDAC 510的开关和开关552连接到gnd参考电压，并且使得开关554闭合，同时对模拟输入电压Vin进行采样，使得节点Vcomp1处的电压基本等于模拟输入电压Vin。在对模拟输入电压Vin进行采样之后，通过使开关552连接到参考电压Vref，Vcomp2处的电压增加了预定电压。
并且在时间段T2期间，由于电压Vcomp1小于Vcomp2处的电压(电压Vref加上预定电压)，比较器520生成指示电压Vcomp1小于电压Vcomp2的比较值，并且，由于电压Vcomp1小于电压Vref加上预定电压，SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在时间段T3期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T3期间，由于电压Vcomp1小于电压Vref加上预定值，比较器520生成指示电压Vcomp1小于Vcomp2处的电压(电压Vref加上预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在时间段T4期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T4期间，由于电压Vcomp1小于电压Vref加上预定值，比较器520生成指示电压Vcomp1小于Vcomp2处的电压(电压Vref加上预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在时间段T5期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T5期间，由于电压Vcomp1小于电压Vref加上预定值，比较器520生成指示电压Vcomp1小于Vcomp2处的电压(电压Vref加上预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在时间段T6期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T6期间，由于电压Vcomp1小于电压Vref加上预定值，比较器520生成指示电压Vcomp1小于Vcomp2处的电压(电压Vref加上预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将大于当前的Vcomp1。
在时间段T7期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。此外，在时间段T7期间，由于电压Vcomp1大于电压Vref加上预定值，比较器520生成指示电压Vcomp1大于Vcomp2处的电压(电压Vref加上预定电压)的比较值，并且SAR逻辑530确定下一个Vcomp1将小于当前的Vcomp1。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T7之后是可用的，所以SAR逻辑530根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图9的示例性实施例中，在时间段T8期间，作为来自SAR逻辑530的下一个数字输入字的结果，CDAC 510使电压Vcomp1等于或基本等于先前的电压Vcomp1减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 510的具有值C的电容器的电荷。
由于在时间段T7期间电压Vcomp1大于电压Vref加上预定电压，SAR逻辑530生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定模拟输入电压Vin小于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字与参考电压Vref加上预定值和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref加上预定值和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字减去预定电压的数字表示与除MSB之外的数字输出字的位对应。
例如，在图9的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.46V，则对应于模拟输入电压的4位数字字可以是0111。在时间段T1期间确定MSB的值0。在时间段T2期间，将0.25伏特的预定电压增加到电压Vcomp2，使得Vcomp2为0.75V。此外，因为来自SAR逻辑530的用于时间段T6或T8的CDAC 510的数字输入字使电压Vcomp1等于或基本等于模拟输入电压Vin加上四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 510的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref加上预定电压值之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的0111，因为0111(在时间段T1期间确定的，Vin的最大值<Vref)-0100(在时间段T6和/或时间段T8期间确定的，来自SAR算法的四个电压阶跃)+0100(预定电压值的数字表示)＝0111，其中，0111表示模拟输入电压Vin的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
在本文讨论的示例性实施例中，所讨论的电压是信号的示例。在可替换的实施例中，电路被配置为生成和处理不同形式体现的信号。例如，在一些实施例中，一个或多个信号体现为当前或其他类型的信号。
尽管通过如上所述的具体实施例公开了本发明，但是那些实施例并不旨在限制本发明。基于以上公开的方法和技术方面，在不脱离本发明的精神和范围的情况下，本领域技术人员可以对公开的实施例进行改变和修改。

Claims (20)

1.一种逐次逼近寄存器SAR模数转换器ADC，包括：
SAR逻辑电路，被配置为生成数字输入字；
DAC，被配置为接收所述数字输入字和模拟输入，并基于所述模拟输入和所述数字输入字生成第一信号；以及
比较器，包括：
第一输入端，被配置为接收所述第一信号，以及
第二输入端，被配置为接收第二信号，
其中，所述比较器被配置为基于所述第一信号和所述第二信号生成比较器输出，其中，所述比较器输出具有与所述第一信号和所述第二信号之间的差的表示对应的值，
其中，在第一时间段期间，所述第二信号等于参考信号，所述第一信号等于所述模拟输入，并且所述比较器被配置为基于所述第一时间段的所述第一信号和所述第二信号生成第一比较器输出，
其中，在第二时间段期间，所述第二信号等于所述参考信号，所述第一信号等于所述模拟输入加上预定信号，并且所述比较器被配置为基于所述第二时间段的所述第一信号和所述第二信号生成第二比较器输出，
其中，所述SAR逻辑电路还被配置为接收所述第一比较器输出和所述第二比较器输出，并基于所述第一比较器输出和所述第二比较器输出生成所述DAC的所述数字输入字。
2.根据权利要求1所述的SAR ADC，其中，所述SAR逻辑电路被配置为基于所述第一比较器输出，确定数字输出字的最高有效位MSB。
3.根据权利要求1所述的SAR ADC，其中，所述SAR逻辑电路被配置为基于所述第一比较器输出和所述第二比较器输出，生成所述模拟输入的数字表示。
4.根据权利要求1所述的SAR ADC，
其中，在第三时间段期间，所述第二信号等于所述参考信号，并且所述第一信号等于所述模拟输入加上预定信号加上阶跃，
其中，所述阶跃的表示是基于所述第二比较器输出由所述SAR逻辑电路确定的，以及
其中，所述比较器被配置为基于所述第三时间段的所述第一信号和所述第二信号生成第三比较器输出。
5.根据权利要求4所述的SAR ADC，其中，所述SAR逻辑电路被配置为基于所述第一比较器输出、所述第二比较器输出以及所述第三比较器输出，生成所述模拟输入的数字表示。
6.根据权利要求1所述的SAR ADC，其中，所述DAC包括多个电容器以及多个开关，其中，每个开关连接到所述电容器中的一个特定电容器，且选择性地连接到接地电压或参考电压，并且被配置为选择性地将所述特定电容器连接到所述接地电压或所述参考电压。
7.根据权利要求6所述的SAR ADC，其中，在所述第二时间段期间，所述SAR逻辑电路被配置为使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压加上预定电压，其中，响应于指示所述模拟输入小于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述接地电压切换到连接到所述参考电压。
8.根据权利要求7所述的SAR ADC，其中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压增加了所述预定电压。
9.根据权利要求6所述的SAR ADC，其中，在所述第二时间段期间，所述SAR逻辑电路被配置为使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压减去预定电压，其中，响应于指示所述模拟输入大于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述参考电压切换到连接到所述接地电压。
10.根据权利要求9所述的SAR ADC，其中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压降低了所述预定电压。
11.一种使用逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法，所述方法包括：
使用所述SAR ADC的SAR逻辑电路，生成数字输入字；
使用所述SAR ADC的DAC：
接收所述数字输入字和模拟输入，以及
基于所述模拟输入和所述数字输入字生成第一信号；
使用所述SAR ADC的比较器：
在第一输入端接收所述第一信号，
在第二输入端接收第二信号，以及
基于所述第一信号和所述第二信号，生成比较器输出，其中，所述比较器输出具有与所述第一信号和所述第二信号之间的差的表示对应的值，
其中，在第一时间段期间，所述第二信号等于参考信号，所述第一信号等于所述模拟输入，并且所述比较器被配置为基于所述第一时间段的所述第一信号和所述第二信号生成第一比较器输出，
其中，在第二时间段期间，所述第二信号等于所述参考信号，所述第一信号等于所述模拟输入加上预定信号，并且所述比较器被配置为基于所述第二时间段的所述第一信号和所述第二信号生成第二比较器输出；以及
使用所述SAR ADC的SAR逻辑电路：
接收所述第一比较器输出和所述第二比较器输出，以及
基于所述第一比较器输出和所述第二比较器输出，生成所述DAC的所述数字输入字。
12.根据权利要求11所述的方法，还包括使用所述SAR逻辑电路，基于所述第一比较器输出，确定数字输出字的最高有效位MSB。
13.根据权利要求11所述的方法，还包括使用所述SAR逻辑电路，基于所述第一比较器输出和所述第二比较器输出，生成所述模拟输入的数字表示。
14.根据权利要求11所述的方法，
其中，在第三时间段期间，所述第二信号等于所述参考信号，并且所述第一信号等于所述模拟输入加上预定信号加上阶跃，
其中，所述阶跃的表示是基于所述第二比较器输出由所述SAR逻辑电路确定的，以及
其中，所述方法还包括使用所述比较器，基于所述第三时间段的所述第一信号和所述第二信号，生成第三比较器输出。
15.根据权利要求14所述的方法，还包括使用所述SAR逻辑电路，基于所述第一比较器输出、所述第二比较器输出和所述第三比较器输出，生成所述模拟输入的数字表示。
16.根据权利要求11所述的方法，其中，所述DAC包括多个电容器以及多个开关，其中，每个开关连接到所述电容器中的一个特定电容器，且选择性地连接到接地电压或参考电压，其中，所述方法还包括，使用所述开关将每个特定电容器连接到所述接地电压或所述参考电压。
17.根据权利要求16所述的方法，还包括在所述第二时间段期间，使用所述SAR逻辑电路：
使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压加上预定电压，以及
响应于指示所述模拟输入小于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述接地电压切换到连接到所述参考电压。
18.根据权利要求17所述的方法，其中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压增加了所述预定电压。
19.根据权利要求16所述的方法，还包括在所述第二时间段期间，使用所述SAR逻辑电路：
使所述DAC生成所述第一信号，使得所述第一信号等于所述模拟输入的电压减去预定电压，以及
响应于指示所述模拟输入大于所述参考信号的所述第一比较器输出，在生成所述第一信号的同时，所述DAC的一个或多个开关从连接到所述参考电压切换到连接到所述接地电压。
20.根据权利要求19所述的方法，其中，所述一个或多个开关对应于所述DAC的特定电容器，所述DAC的特定电容器，响应于所述一个或多个开关被切换，使得所述第一信号的电压降低了所述预定电压。
CN201880003269.1A 2018-07-08 2018-11-23 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc） Active CN109644003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/029,644 2018-07-08
US16/029,644 US10432213B1 (en) 2018-07-08 2018-07-08 Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
PCT/CN2018/117288 WO2020010779A1 (en) 2018-07-08 2018-11-23 Successive approximation register (sar) analog to digital converter (adc) with overlapping reference voltage ranges

Publications (2)

Publication Number Publication Date
CN109644003A CN109644003A (zh) 2019-04-16
CN109644003B true CN109644003B (zh) 2022-06-07

Family

ID=66165907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880003269.1A Active CN109644003B (zh) 2018-07-08 2018-11-23 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）

Country Status (4)

Country Link
US (3) US10432213B1 (zh)
EP (1) EP3613147B1 (zh)
CN (1) CN109644003B (zh)
WO (1) WO2020010779A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3402637B1 (en) 2016-01-12 2021-11-03 Koninklijke Philips N.V. Length adjustment mechanism for a hair cutting appliance
US10432213B1 (en) * 2018-07-08 2019-10-01 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
US10951225B1 (en) * 2020-03-17 2021-03-16 Cirrus Logic, Inc. Successive approximation register analog-to-digital converter with multiple sample capacitors
US11823035B2 (en) * 2020-07-07 2023-11-21 Qualcomm Incorporated Power-efficient compute-in-memory pooling
KR20220023200A (ko) * 2020-08-20 2022-03-02 주식회사 엘엑스세미콘 입출력 비례 아날로그 디지털 변환 회로
GB2605466A (en) * 2021-06-21 2022-10-05 Nordic Semiconductor Asa Error-feedback SAR-ADC

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790618A (zh) * 2011-05-18 2012-11-21 财团法人成大研究发展基金会 具窗口预测功能的逐渐逼近式模拟至数字转换器及方法
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN107113003A (zh) * 2014-10-23 2017-08-29 美国莱迪思半导体公司 具有用于数模电容器稳定的增长时间帧的基于逐次逼近寄存器的模数转换器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385286A (en) * 1980-07-18 1983-05-24 American Microsystems, Inc. Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals
US7209069B2 (en) * 2005-04-13 2007-04-24 Sigmatel, Inc. Successive approximation analog-to-digital converter with current steered digital-to-analog converter
US7936297B2 (en) * 2008-10-21 2011-05-03 Analog Devices, Inc. Analog to digital converter
EP2296280B1 (en) * 2009-09-10 2012-12-19 Stichting IMEC Nederland Asynchronous SAR ADC
CN102571094B (zh) * 2010-12-10 2014-11-26 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
US8922062B2 (en) * 2011-03-14 2014-12-30 Sunpower Corporation Automatic voltage regulation for photovoltaic systems
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8587466B2 (en) * 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
JP5500660B2 (ja) * 2012-01-23 2014-05-21 国立大学法人東北大学 固体撮像装置
US8933385B2 (en) 2012-07-06 2015-01-13 Omnivision Technologies, Inc. Hybrid analog-to-digital converter having multiple ADC modes
US8581761B1 (en) 2012-10-12 2013-11-12 Aptina Imaging Corporation Methods and apparatus for performing code correction for hybrid analog-to-digital converters in imaging devices
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器
US8766833B1 (en) * 2013-03-06 2014-07-01 Infineon Technologies Austria Ag System and method for calibrating a circuit
CN104124970B (zh) * 2013-04-28 2017-06-09 瑞昱半导体股份有限公司 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US9148166B2 (en) * 2013-12-31 2015-09-29 Texas Instruments Incorporated Adding predefined offset to coarse ADC residue output to SAR
US9148159B1 (en) * 2014-03-13 2015-09-29 Texas Instruments Incorporated Dual comparator-based error correction scheme for analog-to-digital converters
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof
CN106797220B (zh) * 2016-10-25 2020-10-20 深圳市汇顶科技股份有限公司 Dac电容阵列及模数转换器、降低模数转换器功耗的方法
TWI643462B (zh) * 2017-11-06 2018-12-01 瑞昱半導體股份有限公司 連續漸近暫存器式類比至數位轉換器之位元錯誤率預測電路
US11206038B2 (en) * 2018-01-12 2021-12-21 Sony Semiconductor Solutions Corporation Successive approximation register analog-to-digital converter
US10432213B1 (en) * 2018-07-08 2019-10-01 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790618A (zh) * 2011-05-18 2012-11-21 财团法人成大研究发展基金会 具窗口预测功能的逐渐逼近式模拟至数字转换器及方法
CN107113003A (zh) * 2014-10-23 2017-08-29 美国莱迪思半导体公司 具有用于数模电容器稳定的增长时间帧的基于逐次逼近寄存器的模数转换器
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Simulink环境下的SAR ADC行为建模行为建模与仿真分析;韩笑 等;《现代电子技术》;20170315;第40卷(第6期);第136-139页 *

Also Published As

Publication number Publication date
CN109644003A (zh) 2019-04-16
EP3613147B1 (en) 2021-10-27
WO2020010779A1 (en) 2020-01-16
US10432213B1 (en) 2019-10-01
EP3613147A4 (en) 2020-02-26
US11070225B2 (en) 2021-07-20
US10742228B2 (en) 2020-08-11
EP3613147A1 (en) 2020-02-26
US20200328754A1 (en) 2020-10-15
US20200014396A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN109644003B (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
CN107493104B (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US9935643B1 (en) Adaptive charging systems and methods for a successive-approximation analog-to-digital converter
US10491232B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US8902092B2 (en) Analog-digital conversion circuit and method
US10727857B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
KR100696945B1 (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
CN109792251B (zh) 具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc)
CN109690954B (zh) 高效逐次逼近寄存器模数转换器
US8957804B2 (en) Successive approximation A/D converter
US10735017B2 (en) Efficient successive approximation register analog to digital converter
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
US8274420B2 (en) Successive approximation analog-to-digital converter
Vohra et al. Ultra low energy reduced switching DAC for SAR ADC
JP2009188736A (ja) Ａｄ変換器
CN118232919A (zh) 模数转换器adc，用于控制所述adc的方法
CN116266756A (zh) 数字斜率式模拟数字转换器与信号转换方法
CN116131855A (zh) 一种sar adc电路、数据处理方法和微处理芯片
CN117335804A (zh) 一种逐次逼近型模数转换器及终端设备
CN111327322A (zh) 连续逼近式模数转化器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant