CN111327322A - 连续逼近式模数转化器及其操作方法 - Google Patents

Abstract

本案披露了一种连续逼近式模数转化器及其操作方法。该连续逼近式模数转化器用来将一模拟输入信号转换为一数字码并且包含一切换电容式数模转化器，且该切换电容式数模转化器包含多个电容。该操作方法包含：在一取样阶段根据一数据切换该些电容中的至少一目标电容的端电压；在该取样阶段取样该模拟输入信号；在该取样阶段之后切换该至少一目标电容的端电压；比较该切换电容式数模转化器的输出以得到多个比较结果，其中该些比较结果构成系该数字码；以及根据该些比较结果切换部分该些电容的端电压。

Description

连续逼近式模数转化器及其操作方法

技术领域

本案是关于连续逼近式(successive approximation register,SAR)模数转化器(analog to digital converter,ADC)，尤其是关于采用切换电容式(switch-capacitor)数模转化器(digital-to-analog converter,DAC)的连续逼近式模数转化器。

背景技术

在以下的说明中，将电容耦接比较器的一端称为上板，非耦接比较器的一端称为下板。如此的定义只是为了方便说明起见，不必然与实际电路中的“上”及“下”有关。

连续逼近式模数转化器通常包含比较器及切换电容式数模转化器，图1显示比较器105及现有的切换电容式DAC 110的内部电路。切换电容式DAC 110包含两个电容阵列，每一电容阵列包含n个电容(C1～Cn或C1'～Cn')及n个开关(SW1～SWn或SW1'～SWn')(n为正整数)，开关SWk(或SWk')根据控制信号GK(或#Gk)切换电容Ck(或Ck')下板的端电压(k为整数且1≦k≦n)。电容C1及C1'对应最高有效位元，而电容Cn及Cn'对应最低有效位元，因此电容值由电容C1及C1'往电容Cn及Cn'递减(例如以2的幂次方递减)。成对的电容(即电容Ck与Ck')具有实质上相同的电容值。控制信号#Gk为控制信号Gk的反相信号，换言之，当开关SWk切换至参考电压Vref1时，开关SWk'切换至参考电压Vref2；当开关SWk切换至参考电压Vref2时，开关SWk'切换至参考电压Vref1。图1显示模拟输入信号Vi为差动信号(由信号Vip及Vin组成)，且开关SWip及开关SWin用来取样模拟输入信号Vi。

在连续逼近式模数转化器进行比较及切换的过程中，参考电压Vref1或参考电压Vref2上的扰动会在比较器105的正输入端及负输入端造成误差，而且此误差量与开关(SW1～SWn及SW1'～SWn')的切换状态有关，即与连续逼近式模数转化器所输出的数字码有关。关于误差的成因及误差量的计算可参考中国专利申请号201510797229.7，此误差会影响连续逼近式模数转化器的表现(例如造成过大的差分非线性特性(differentialnonlinearity,DNL))。再者，因为开关SWk及SWk'通常由反相器实施，而反相器的P型金氧半场效电晶体(P-type MOSFET，或简称为PMOS)及N型金氧半场效电晶体(N-type MOSFET，或简称为NMOS)的等效阻抗通常不匹配，所以比较器105的正输入端及负输入端所看到的阻抗值与连续逼近式模数转化器所输出的数字码有关。阻抗的不匹配造成连续逼近式模数转化器的误差或信号噪声失真比(signal-to-noise and distortion ratio,SNDR)变差。更多关于阻抗匹配的讨论请参考中国专利申请号201710790848.2。

发明内容

鉴于先前技术的不足，本案的一目的在于提供一种连续逼近式模数转化器及其操作方法，以提高连续逼近式模数转化器的表现及准确度。

本案披露一种连续逼近式模数转化器。该连续逼近式模数转化器操作在一取样阶段或一比较与切换阶段，用来将一模拟输入信号转换为一数字码。该连续逼近式模数转化器包含一切换电容式数模转化器、一比较器、一连续逼近暂存器以及一控制电路。该切换电容式数模转化器包含多个电容，用来在该取样阶段取样该模拟输入信号。该比较器耦接该切换电容式数模转化器，用来在该比较与切换阶段比较该切换电容式数模转化器的输出以产生多个比较结果。该连续逼近暂存器耦接该比较器，用来储存该些比较结果，该些比较结果构成系该数字码。该控制电路耦接该连续逼近暂存器，用来在该比较与切换阶段根据该些比较结果切换一部分该些电容的端电压，并且用来在该取样阶段根据一数据切换该些电容中的至少一目标电容的端电压。

本案另披露一种连续逼近式模数转化器的操作方法。该连续逼近式模数转化器用来将一模拟输入信号转换为一数字码并且包含一切换电容式数模转化器，且该切换电容式数模转化器包含多个电容。该方法包含：在一取样阶段根据一数据切换该些电容中的至少一目标电容的端电压；在该取样阶段取样该模拟输入信号；在该取样阶段之后切换该至少一目标电容的端电压；比较该切换电容式数模转化器的输出以得到多个比较结果，其中该些比较结果构成系该数字码；以及根据该些比较结果切换部分该些电容的端电压。

通过预测数字码的至少一位元，并且在取样阶段时根据该预测的位元切换切换电容式DAC，本案可降低比较器两端的阻抗不匹配程度及误差量与数字码的相依性。相较于传统技术，本案的连续逼近式模数转化器及其操作方法可改善阻抗匹配及降低错误量。

有关本案的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

图1显示比较器及现有切换电容式DAC的内部电路；

图2为根据本案的一实施例所示出的连续逼近式模数转化器的功能方块图；

图3为根据本案的一实施例所示出的连续逼近式模数转化器的操作方法的流程图；

图4显示切换电容式DAC在取样阶段的开关状态的其中一示例；

图5显示切换电容式DAC在比较与切换阶段的开关状态的其中一示例；

图6显示切换电容式DAC在取样阶段的开关状态的另一示例；

图7显示切换电容式DAC在比较与切换阶段的开关状态的另一示例；以及

图8为根据本案的另一实施例所示出的连续逼近式模数转化器的功能方块图。

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本案的披露内容包含连续逼近式模数转化器及其操作方法。由于本案的连续逼近式模数转化器所包含的部分元件单独而言可能为已知元件，因此在不影响该装置实施例的充分披露及可实施性的前提下，以下说明对于已知元件的细节将予以省略。

图2为根据本案的一实施例所示出的连续逼近式模数转化器的功能方块图，图3为根据本案的一实施例所示出的连续逼近式模数转化器的操作方法的流程图。连续逼近式模数转化器100包含比较器105、切换电容式DAC 110、连续逼近暂存器120、控制电路130、参考电压产生单元140以及辅助ADC 150。连续逼近式模数转化器100根据系统时脉循环操作在以下阶段：取样阶段、重置阶段以及比较与切换阶段。辅助ADC 150用来将模拟输入信号Vi转换为数字码D'，控制电路130根据数字码D'得到一数据Dp(步骤S310)。举例来说，辅助ADC150可以是一个子范围(sub-range)ADC，而数字码D'的位元数小于数字码D的位元数。在一些实施例中，数字码D'对应数字码D的前x个最高有效位元(x为正整数)，且数据Dp可以等于数字码D'的全部位元或是其中数个位元。在一些实施例中，数据Dp包含数字码D'的最高有效位元。控制电路130可以是由多个逻辑闸所构成的逻辑电路，并且可以用来将数据Dp写入连续逼近暂存器120中。控制电路130以控制信号G(包含G1～Gn及#G1～#Gn)控制切换电容式DAC 110的开关。参考电压产生单元140提供参考电压Vref1及参考电压Vref2。

在接下来的步骤S320中，控制电路130在取样阶段根据数据Dp控制目标电容的端电压。图4显示切换电容式DAC 110在取样阶段的开关状态的其中一示例。此处假设数据Dp的内容为01₂，则控制电路130根据数据Dp切换目标电容C1、C1'、C2及C2'的端电压，以将电容C1、C1'、C2及C2'的下板分别耦接参考电压Vref1、Vref2、Vref2及Vref1。此处Vref1>Vref2，例如Vref1为系统或晶片的电压源，Vref2为接地。表1显示数据Dp为二位元时电容C1、C1'、C2及C2'的端电压。

表1：

数据Dp	电容C1、C1'、C2及C2'的下板的端电压
		00	Vref1/Vref2/Vref1/Vref2
01	Vref1/Vref2/Vref2/Vref1
		10	Vref2/Vref1/Vref1/Vref2
11	Vref2/Vref1/Vref2/Vref1

除了目标电容C1、C1'、C2及C2'之外，图4中其他电容的下板在取样阶段皆耦接预设电压，而预设电压可以是Vref1或Vref2(在图4的例子中预设电压为Vref1)。接下来，控制电路130通过控制开关SWip及SWin导通以使切换电容式DAC 110以图4的状态取样模拟输入信号Vi(步骤S330)。

在一些实施例中，步骤S320和步骤S330可同步进行，举例来说，在根据数据Dp切换目标电容(如目标电容C1、C1'、C2及C2')的端电压时，可同时导通开关SWip及SWin(S330)。在一些实施例中，步骤S320和步骤S330的顺序可交换，举例来说，在导通开关SWip及SWin后，再根据数据Dp切换目标电容(如目标电容C1、C1'、C2及C2')的端电压。

取样阶段结束后(开关SWip及SWin变为不导通)，连续逼近式模数转化器100进入重置阶段，而控制电路130在重置阶段切换目标电容的端电压(步骤S340)，使目标电容的下板皆耦接预设电压(如图5所示)。请注意，在步骤S340中，控制电路130先控制开关SWip及SWin不导通再切换目标电容的下板电压。

重置阶段结束后，连续逼近式模数转化器100进入比较与切换阶段，而比较器105在此阶段比较切换电容式DAC 110的输出(即两电容阵列的电容上板的电压)来产生比较结果(步骤S350)，此比较结果即为数字码D的其中一位元且储存于连续逼近暂存器120中。如果此比较结果为数字码D的最低有效位元(步骤S360为是，代表数字码D已决定)，则流程回到步骤S310，以继续产生下一个数字码D；如果步骤S360为否，则控制电路130在比较与切换阶段根据比较结果(等效于参考数字码D)切换切换电容式DAC 110的部分电容的端电压(步骤S370)，而此部分电容不包含目标电容。请注意，控制电路130执行步骤S370时只切换成对电容(例如电容Ck与Ck')的其中一者的下板的端电压(从Vref1切换成Vref2或是从Vref2切换成Vref1)。步骤S370完成后，切换电容式DAC 110的电容上的电荷重新分配，而比较器105继续在比较与切换阶段根据切换电容式DAC 110的输出产生下一个比较结果(即决定当前数字码D的下一个位元)(步骤S350)。

可以发现，在辅助ADC输出数字码D’后，数字码D的前m个(m为数据Dp的位元数)位元可决定(即控制电路130通过将数据Dp写入连续逼近暂存器120以直接将数据Dp用作当前数字码D的最高有效位元)，在接下来的比较与切换阶段，连续逼近式模数转化器100只需决定数字码D的其他位元。换句话说，目标电容的下板电压在比较与切换阶段维持不变。

图6显示切换电容式DAC 110在取样阶段的开关状态的另一示例。此处假设Vref1>Vref2(参考电压Vcm为Vref1及Vref2的共模电压，也可由参考电压产生单元140产生)，且同样假设数据Dp的内容为01₂，则控制电路130根据数据Dp切换目标电容C1、C1'、C2及C2'的端电压，以将电容C1、C1'、C2及C2'的下板分别耦接参考电压Vref1、Vref2、Vref2及Vref1。表2显示数据Dp为二位元时电容C1、C1'、C2及C2'的端电压。

表2：

数据Dp	电容C1、C1'、C2及C2'的下板的端电压
		00	Vref1/Vref2/Vref1/Vref2
01	Vref1/Vref2/Vref2/Vref1
		10	Vref2/Vref1/Vref1/Vref2
11	Vref2/Vref1/Vref2/Vref1

除了目标电容C1、C1'、C2及C2'之外，图6中其他电容的下板在取样阶段皆耦接预设电压，而此例中的预设电压即为参考电压Vcm。同样的，在步骤S330中，控制电路130通过控制开关SWip及SWin导通以使切换电容式DAC 110以图6的状态取样模拟输入信号Vi。取样阶段结束后(开关SWip及SWin变为不导通)，连续逼近式模数转化器100进入重置阶段，而控制电路130在重置阶段切换目标电容的端电压(步骤S340)，使目标电容的下板皆耦接预设电压(如图7所示，请注意，控制电路130先控制开关SWip及SWin不导通再切换目标电容的下板电压)。在图7的例子中，控制电路130执行步骤S370时是将成对电容的其中一者的下板耦接Vref1及Vref2的其中一者，并且将成对电容的另一者的下板耦接Vref1及Vref2的另一者。

以上的例子以数据Dp为二位元为例，但不以此为限。数据Dp最少可以只包含一位元，且该位元可以对应数字码D的最高有效位元。

图8为根据本案的另一实施例所示出的连续逼近式模数转化器的功能方块图。在此实施例中，控制电路130在步骤S310中是根据先前数字码得到数据Dp，而先前数字码是连续逼近式模数转化器100所产生的前一个数字码；换言之，在步骤S310中，控制电路130从连续逼近暂存器120取得数据Dp。更明确地说，假设连续逼近式模数转化器100依序产生数字码D1、D2、D3、……，则D1为D2的先前数字码、D2为D3的先前数字码、……。以图3的流程而言，若连续逼近式模数转化器100在步骤S350决定数字码D2的最低有效位元，则在下一回合(决定数字码D3的回合)的步骤S310中，先前数字码即为数字码D2。类似地，数据Dp可以是先前数字码或是先前数字码的其中数个位元。在一些实施例中，数据Dp包含先前数字码的最高有效位元。对图8的实施例来说，步骤S320～S370与先前的描述相同，故不再赘述。

在图8的实施例中，数字码D的前m个(m为数据Dp的位元数)位元系取自先前数字码的前m个位元，而数据Dp可以被直接用作当前数字码D的最高有效位元。换言之，在图8的实施例中，当前数字码D的前m个位元与先前数字码的前m个位元相同。

本案的步骤S310可以视为对数字码D的部分位元进行预测，而控制电路130在取样阶段中根据预测结果(即步骤S310所得的数据)调整切换电容式DAC 110的取样组态(步骤S320)，并且在取样完毕后重置切换电容式DAC 110的组态(步骤S340)。如此一来，目标电容的下板电压在比较与切换阶段中变得与当前的数字码D无关，换言之，在比较与切换阶段中成对的目标电容的下板耦接到同一电位(即预设电压)，因此本案可提升比较器105的正输入端及负输入端之间的阻抗匹配，以及减少正输入端及负输入端之间的误差量，此外，相较于传统技术仅对当下的类比信号进行数字化的动作，本案通过辅助ADC输出数字码并前馈(feedforward)到目标电容，对当下的类比信号在取样阶段先进行加(减)数字码对应的类比信号的动作，以预先对输入信号进行需要的处理。

由于本技术领域具有通常知识者可通过本案的装置实施例的披露内容来了解本案的方法实施例的实施细节与变化，因此，为避免赘文，在不影响该方法实施例的披露要求及可实施性的前提下，重复的说明在此予以省略。请注意，前述的图示中，元件的形状、尺寸、比例以及步骤的序等仅为示意，是用于供本技术领域具有通常知识者了解本案，非用以限制本案。

虽然本案的实施例如上所述，然而该些实施例并非用来限定本案，本技术领域具有通常知识者可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的权利要求书所界定者为准。

【符号说明】

105 比较器

110 切换电容式DAC

SW1～SWn、SW1'～SWn'、Swip、Swin 开关

C1～Cn、C1'～Cn' 电容

100 连续逼近式模数转化器

120 连续逼近暂存器

130 控制电路

140 参考电压产生单元

150 辅助ADC

G、Gk、#Gk 控制信号

Vi 模拟输入信号

D、D' 数字码

Dp 数据

S310～S370 步骤。

Claims (10)

1.一种连续逼近式模数转化器，操作在一取样阶段或一比较与切换阶段，用来将一模拟输入信号转换为一数字码，包含：

一切换电容式数模转化器，包含多个电容，用来在该取样阶段取样该模拟输入信号；

一比较器，耦接该切换电容式数模转化器，用来在该比较与切换阶段比较该切换电容式数模转化器的输出以产生多个比较结果；

一连续逼近暂存器，耦接该比较器，用来储存该些比较结果，其中该些比较结果构成系该数字码；以及

一控制电路，耦接该连续逼近暂存器，用来在该比较与切换阶段根据该些比较结果切换一部分该些电容的端电压，并且用来在该取样阶段根据一数据切换该些电容中的至少一目标电容的端电压。

2.根据权利要求1所述的连续逼近式模数转化器，其中该数据是用作该数字码的至少一位元。

3.根据权利要求1所述的连续逼近式模数转化器，其中该数字码是一第一数字码，该连续逼近式模数转化器还包含：

一辅助模数转化器，该辅助模数转化器耦接该控制电路，用来将该模拟输入信号转换为一第二数字码；

其中该数据包含该第二数字码的一部分。

4.根据权利要求1所述的连续逼近式模数转化器，其中该连续逼近式模数转化器在产生该数字码之前产生一先前数字码，而该数据包含该先前数字码的一部分。

5.根据权利要求1所述的连续逼近式模数转化器，其中该连续逼近式模数转化器还操作在一重置阶段，该重置阶段是位于该取样阶段之后及该比较与切换阶段之前，以及该控制电路还用来在该重置阶段切换该目标电容的端电压，以控制全部的该些电容耦接一预设电压。

6.一种连续逼近式模数转化器的操作方法，该连续逼近式模数转化器用来将一模拟输入信号转换为一数字码并且包含一切换电容式数模转化器，且该切换电容式数模转化器包含多个电容，该方法包含：

在一取样阶段根据一数据切换该些电容中的至少一目标电容的端电压；

在该取样阶段取样该模拟输入信号；

在该取样阶段之后切换该至少一目标电容的端电压；

比较该切换电容式数模转化器的输出以得到多个比较结果，其中该些比较结果构成系该数字码；以及

根据该些比较结果切换部分该些电容的端电压。

7.根据权利要求6所述的操作方法，其中该数据是用作该数字码的至少一位元。

8.根据权利要求6所述的操作方法，其中该数字码是一第一数字码，该连续逼近式模数转化器还包含一辅助模数转化器，该辅助模数转化器用来将该模拟输入信号转换为一第二数字码，该方法还包含：

根据该第二数字码得到该数据，其中该数据包含该第二数字码的一部分。

9.根据权利要求6所述的操作方法，其中该连续逼近式模数转化器在产生该数字码之前产生一先前数字码，而该数据包含该先前数字码的一部分。

10.根据权利要求6所述的操作方法，其中在该取样阶段之后切换该目标电容的端电压的步骤是控制全部的该些电容耦接一预设电压。

Images