TWI698091B - 連續逼近式類比數位轉換器及其操作方法 - Google Patents

Abstract

本案揭露了一種連續逼近式類比數位轉換器及其操作方法。該連續逼近式類比數位轉換器用來將一類比輸入訊號轉換為一數位碼並且包含一切換電容式數位類比轉換器，且該切換電容式數位類比轉換器包含複數個電容。該操作方法包含：於一取樣階段根據一資料切換該些電容中的至少一目標電容的端電壓；於該取樣階段取樣該類比輸入訊號；於該取樣階段之後切換該至少一目標電容的端電壓；比較該切換電容式數位類比轉換器的輸出以得到複數個比較結果，其中該些比較結果構成係該數位碼；以及根據該些比較結果切換部分該些電容的端電壓。

Description

連續逼近式類比數位轉換器及其操作方法

本案是關於連續逼近式（successive approximation register, SAR）類比數位轉換器（analog to digital converter, ADC），尤其是關於採用切換電容式（switch-capacitor）數位類比轉換器（digital-to-analog converter, DAC）的連續逼近式類比數位轉換器。

在以下的說明中，將電容耦接比較器的一端稱為上板，非耦接比較器的一端稱為下板。如此的定義只是為了方便說明起見，不必然與實際電路中的「上」及「下」有關。

連續逼近式類比數位轉換器通常包含比較器及切換電容式數位類比轉換器，圖1顯示比較器105及習知的切換電容式DAC 110的內部電路。切換電容式DAC 110包含兩個電容陣列，每一電容陣列包含n個電容（C1~Cn或C1'~Cn'）及n個開關（SW1~SWn或SW1'~SWn'）（n為正整數），開關SWk（或SWk'）根據控制訊號GK（或#Gk）切換電容Ck（或Ck'）下板的端電壓（k為整數且1≦k≦n）。電容C1及C1'對應最高有效位元，而電容Cn及Cn'對應最低有效位元，因此電容值由電容C1及C1'往電容Cn及Cn'遞減（例如以2的冪次方遞減）。成對的電容（即電容Ck與Ck'）具有實質上相同的電容值。控制訊號#Gk為控制訊號Gk的反相訊號，換言之，當開關SWk切換至參考電壓Vref1時，開關SWk'切換至參考電壓Vref2；當開關SWk切換至參考電壓Vref2時，開關SWk'切換至參考電壓Vref1。圖1亦顯示類比輸入訊號Vi為差動訊號（由訊號Vip及Vin組成），且開關SWip及開關SWin用來取樣類比輸入訊號Vi。

在連續逼近式類比數位轉換器進行比較及切換的過程中，參考電壓Vref1或參考電壓Vref2上的擾動會在比較器105的正輸入端及負輸入端造成誤差，而且此誤差量與開關（SW1~SWn及SW1'~SWn'）的切換狀態有關，亦即與連續逼近式類比數位轉換器所輸出的數位碼有關。關於誤差的成因及誤差量的計算可參考中華民國專利公告號I584599，此誤差會影響連續逼近式類比數位轉換器的表現（例如造成過大的差分非線性特性（differential nonlinearity, DNL ））。再者，因為開關SWk及SWk'通常由反相器實作，而反相器的P型金氧半場效電晶體（P-type MOSFET，或簡稱為 PMOS）及N型金氧半場效電晶體（N-type MOSFET，或簡稱為 NMOS）之等效阻抗通常不匹配，所以比較器105的正輸入端及負輸入端所看到的阻抗值與連續逼近式類比數位轉換器所輸出的數位碼有關。阻抗的不匹配造成連續逼近式類比數位轉換器的誤差或訊號雜訊失真比（signal-to-noise and distortion ratio, SNDR）變差。更多關於阻抗匹配的討論請參考中華民國專利公告號I638528。

鑑於先前技術之不足，本案之一目的在於提供一種連續逼近式類比數位轉換器及其操作方法，以提高連續逼近式類比數位轉換器的表現及準確度。

本案揭露一種連續逼近式類比數位轉換器。該連續逼近式類比數位轉換器操作於一取樣階段或一比較與切換階段，用來將一類比輸入訊號轉換為一數位碼。該連續逼近式類比數位轉換器包含一切換電容式數位類比轉換器、一比較器、一連續逼近暫存器以及一控制電路。該切換電容式數位類比轉換器包含複數個電容，用來於該取樣階段取樣該類比輸入訊號。該比較器耦接該切換電容式數位類比轉換器，用來於該比較與切換階段比較該切換電容式數位類比轉換器的輸出以產生複數個比較結果。該連續逼近暫存器耦接該比較器，用來儲存該些比較結果，該些比較結果構成係該數位碼。該控制電路耦接該連續逼近暫存器，用來於該比較與切換階段根據該些比較結果切換一部分該些電容的端電壓，並且用來於該取樣階段根據一資料切換該些電容中的至少一目標電容的端電壓。

本案另揭露一種連續逼近式類比數位轉換器之操作方法。該連續逼近式類比數位轉換器用來將一類比輸入訊號轉換為一數位碼並且包含一切換電容式數位類比轉換器，且該切換電容式數位類比轉換器包含複數個電容。該方法包含：於一取樣階段根據一資料切換該些電容中的至少一目標電容的端電壓；於該取樣階段取樣該類比輸入訊號；於該取樣階段之後切換該至少一目標電容的端電壓；比較該切換電容式數位類比轉換器的輸出以得到複數個比較結果，其中該些比較結果構成係該數位碼；以及根據該些比較結果切換部分該些電容的端電壓。

藉由預測數位碼的至少一位元，並且在取樣階段時根據該預測的位元切換切換電容式DAC，本案可降低比較器兩端的阻抗不匹配程度及誤差量與數位碼的相依性。相較於傳統技術，本案之連續逼近式類比數位轉換器及其操作方法可改善阻抗匹配及降低錯誤量。

有關本案的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本案之揭露內容包含連續逼近式類比數位轉換器及其操作方法。由於本案之連續逼近式類比數位轉換器所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置實施例之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。

圖2為根據本案之一實施例所繪示的連續逼近式類比數位轉換器的功能方塊圖，圖3為根據本案之一實施例所繪示的連續逼近式類比數位轉換器的操作方法的流程圖。連續逼近式類比數位轉換器100包含比較器105、切換電容式DAC 110、連續逼近暫存器120、控制電路130、參考電壓產生單元140以及輔助ADC 150。連續逼近式類比數位轉換器100根據系統時脈循環操作於以下階段：取樣階段、重置階段以及比較與切換階段。輔助ADC 150用來將類比輸入訊號Vi轉換為數位碼 D'，控制電路130根據數位碼 D'得到一資料 Dp（步驟S310）。舉例來說，輔助ADC 150可以是一個子範圍（sub-range）ADC，而數位碼 D'的位元數小於數位碼 D的位元數。在一些實施例中，數位碼 D'對應數位碼 D的前x個最高有效位元（x為正整數），且資料 Dp可以等於數位碼 D'的全部位元或是其中數個位元。在一些實施例中， 資料 Dp包含數位碼 D'的最高有效位元。控制電路130可以是由複數個邏輯閘所構成的邏輯電路，並且可以用來將資料 Dp寫入連續逼近暫存器120中。控制電路130以控制訊號 G（包含G1~Gn及#G1~#Gn）控制切換電容式DAC 110的開關。參考電壓產生單元140提供參考電壓Vref1及參考電壓Vref2。

在接下來的步驟S320中，控制電路130於取樣階段根據資料 Dp控制目標電容的端電壓。圖4顯示切換電容式DAC 110於取樣階段的開關狀態的其中一範例。此處假設資料 Dp的內容為01 ₂，則控制電路130根據資料 Dp切換目標電容C1、C1'、C2及C2'的端電壓，以將電容C1、C1'、C2及C2'的下板分別耦接參考電壓Vref1、Vref2、Vref2及Vref1。此處Vref1＞Vref2，例如Vref1為系統或晶片的電壓源，Vref2為接地。表1顯示資料 Dp為二位元時電容C1、C1'、C2及C2'的端電壓。 表1：

除了目標電容C1、C1'、C2及C2'之外，圖4中其他電容的下板在取樣階段皆耦接預設電壓，而預設電壓可以是Vref1或Vref2（在圖4的例子中預設電壓為Vref1）。接下來，控制電路130藉由控制開關SWip及SWin導通以使切換電容式DAC 110以圖4的狀態取樣類比輸入訊號Vi（步驟S330）。

在一些實施例中，步驟S320和步驟S330可同步進行，舉例來說，在根據資料 Dp切換目標電容（如目標電容C1、C1'、C2及C2'）的端電壓時，可同時導通開關SWip及SWin（S330）。在一些實施例中，步驟S320和步驟S330的順序可交換，舉例來說，在導通開關SWip及SWin 後，再根據資料 Dp切換目標電容（如目標電容C1、C1'、C2及C2'）的端電壓。

取樣階段結束後（開關SWip及SWin變為不導通），連續逼近式類比數位轉換器100進入重置階段，而控制電路130於重置階段切換目標電容的端電壓（步驟S340），使目標電容的下板皆耦接預設電壓（如圖5所示）。請注意，在步驟S340中，控制電路130先控制開關SWip及SWin不導通再切換目標電容的下板電壓。

重置階段結束後，連續逼近式類比數位轉換器100進入比較與切換階段，而比較器105於此階段比較切換電容式DAC 110的輸出（即兩電容陣列的電容上板的電壓）來產生比較結果（步驟S350），此比較結果即為數位碼 D的其中一位元且儲存於連續逼近暫存器120中。如果此比較結果為數位碼 D的最低有效位元（步驟S360為是，代表數位碼 D已決定），則流程回到步驟S310，以繼續產生下一個數位碼 D；如果步驟S360為否，則控制電路130於比較與切換階段根據比較結果（等效於參考數位碼 D）切換切換電容式DAC 110的部分電容的端電壓（步驟S370），而此部分電容不包含目標電容。請注意，控制電路130執行步驟S370時只切換成對電容（例如電容Ck與Ck'）的其中一者的下板的端電壓（從Vref1切換成Vref2或是從Vref2切換成Vref1）。步驟S370完成後，切換電容式DAC 110的電容上的電荷重新分配，而比較器105繼續在比較與切換階段根據切換電容式DAC 110的輸出產生下一個比較結果（即決定當前數位碼 D的下一個位元）（步驟S350）。

可以發現，在輔助ADC輸出數位碼 D’後，數位碼 D的前m個（m為資料 Dp的位元數）位元可決定（亦即控制電路130藉由將資料 Dp寫入連續逼近暫存器120以直接將資料 Dp用作當前數位碼 D的最高有效位元），在接下來的比較與切換階段，連續逼近式類比數位轉換器100只需決定數位碼 D的其他位元。換句話說，目標電容的下板電壓在比較與切換階段維持不變。

圖6顯示切換電容式DAC 110於取樣階段的開關狀態的另一範例。此處假設Vref1＞Vref2（參考電壓Vcm為Vref1及Vref2的共模電壓，亦可由參考電壓產生單元140產生），且同樣假設資料 Dp的內容為01 ₂，則控制電路130根據資料 Dp切換目標電容C1、C1'、C2及C2'的端電壓，以將電容C1、C1'、C2及C2'的下板分別耦接參考電壓Vref1、Vref2、Vref2及Vref1。表2顯示資料 Dp為二位元時電容C1、C1'、C2及C2'的端電壓。 表2：

除了目標電容C1、C1'、C2及C2'之外，圖6中其他電容的下板在取樣階段皆耦接預設電壓，而此例中的預設電壓即為參考電壓Vcm。同樣的，在步驟S330中，控制電路130藉由控制開關SWip及SWin導通以使切換電容式DAC 110以圖6的狀態取樣類比輸入訊號Vi。取樣階段結束後（開關SWip及SWin變為不導通），連續逼近式類比數位轉換器100進入重置階段，而控制電路130於重置階段切換目標電容的端電壓（步驟S340），使目標電容的下板皆耦接預設電壓（如圖7所示，請注意，控制電路130先控制開關SWip及SWin不導通再切換目標電容的下板電壓）。在圖7的例子中，控制電路130執行步驟S370時係將成對電容的其中一者的下板耦接Vref1及Vref2的其中一者，並且將成對電容的另一者的下板耦接Vref1及Vref2的另一者。

以上的例子以資料 Dp為二位元為例，但不以此為限。資料 Dp最少可以只包含一位元，且該位元可以對應數位碼 D的最高有效位元。

圖8為根據本案之另一實施例所繪示的連續逼近式類比數位轉換器的功能方塊圖。在此實施例中，控制電路130在步驟S310中是根據先前數位碼得到資料 Dp，而先前數位碼是連續逼近式類比數位轉換器100所產生的前一個數位碼；換言之，在步驟S310中，控制電路130從連續逼近暫存器120取得資料 Dp。更明確地說，假設連續逼近式類比數位轉換器100依序產生數位碼 D 1、 D2、 D3、……，則 D1為 D2的先前數位碼、 D2為 D3的先前數位碼、……。以圖3的流程而言，若連續逼近式類比數位轉換器100在步驟S350決定數位碼 D 2的最低有效位元，則在下一回合（決定數位碼 D 3的回合）的步驟S310中，先前數位碼即為數位碼 D 2。類似地，資料 Dp可以是先前數位碼或是先前數位碼的其中數個位元。在一些實施例中，資料 Dp包含先前數位碼的最高有效位元。對圖8的實施例來說，步驟S320~S370與先前的描述相同，故不再贅述。

在圖8的實施例中，數位碼 D的前m個（m為資料 Dp的位元數）位元係取自先前數位碼的前m個位元，而資料 Dp可以被直接用作當前數位碼 D的最高有效位元。換言之，在圖8的實施例中，當前數位碼 D的前m個位元與先前數位碼的前m個位元相同。

本案的步驟S310可以視為對數位碼 D的部分位元進行預測，而控制電路130在取樣階段中根據預測結果（即步驟S310所得的資料）調整切換電容式DAC 110的取樣組態（步驟S320），並且在取樣完畢後重置切換電容式DAC 110的組態（步驟S340）。如此一來，目標電容的下板電壓在比較與切換階段中變得與當前的數位碼 D無關，換言之，在比較與切換階段中成對的目標電容的下板耦接到同一電位（即預設電壓），因此本案可提升比較器105的正輸入端及負輸入端之間的阻抗匹配，以及減少正輸入端及負輸入端之間的誤差量，此外，相較於傳統技術僅對當下的類比訊號進行數位化的動作，本案藉由輔助ADC輸出數位碼並前饋（feedforward）到目標電容，對當下的類比訊號於取樣階段先進行加（減） 數位碼對應之類比訊號的動作，以預先對輸入訊號進行需要的處理。

由於本技術領域具有通常知識者可藉由本案之裝置實施例的揭露內容來瞭解本案之方法實施例的實施細節與變化，因此，為避免贅文，在不影響該方法實施例之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本案之用，非用以限制本案。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

105   比較器 110   切換電容式DAC SW1~SWn、SW1'~SWn'、Swip、Swin   開關 C1~Cn、C1'~Cn'   電容 100   連續逼近式類比數位轉換器 120   連續逼近暫存器 130   控制電路 140   參考電壓產生單元 150   輔助ADC G、Gk、#Gk   控制訊號 Vi   類比輸入訊號 D、D'   數位碼 Dp   資料 S310～S370   步驟

［圖1］顯示比較器及習知切換電容式DAC的內部電路； ［圖2］為根據本案之一實施例所繪示的連續逼近式類比數位轉換器的功能方塊圖； ［圖3］為根據本案之一實施例所繪示的連續逼近式類比數位轉換器的操作方法的流程圖； ［圖4］顯示切換電容式DAC於取樣階段的開關狀態的其中一範例； ［圖5］顯示切換電容式DAC於比較與切換階段的開關狀態的其中一範例； ［圖6］顯示切換電容式DAC於取樣階段的開關狀態的另一範例； ［圖7］顯示切換電容式DAC於比較與切換階段的開關狀態的另一範例；以及 ［圖8］為根據本案之另一實施例所繪示的連續逼近式類比數位轉換器的功能方塊圖。

S310~S370   步驟

Claims (8)

1. 一種連續逼近式類比數位轉換器，先後操作於一取樣階段及一比較與切換階段，用來將一類比輸入訊號轉換為一數位碼，包含：一切換電容式數位類比轉換器，包含複數個電容，用來於該取樣階段取樣該類比輸入訊號；一比較器，耦接該切換電容式數位類比轉換器，用來於該比較與切換階段比較該切換電容式數位類比轉換器的輸出以產生複數個比較結果；一連續逼近暫存器，耦接該比較器，用來儲存該些比較結果，其中該些比較結果構成該數位碼；以及一控制電路，耦接該連續逼近暫存器，用來於該比較與切換階段根據該些比較結果切換一部分該些電容的端電壓，並且用來於該取樣階段根據一資料切換該些電容中的至少一目標電容的端電壓；其中該連續逼近式類比數位轉換器更操作於一重置階段，該重置階段係位於該取樣階段之後及該比較與切換階段之前，以及該控制電路更用來於該重置階段切換該目標電容的端電壓，以控制全部的該些電容耦接一預設電壓。
2. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該資料係用作該數位碼之至少一位元。
3. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該數位碼係一第一數位碼，該連續逼近式類比數位轉換器更包含：一輔助類比數位轉換器，耦接該控制電路，用來將該類比輸入訊號轉換為一第二數位碼；其中該資料包含該第二數位碼之一部分。
4. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該連續逼近式類比數位轉換器於產生該數位碼之前係產生一先前數位碼，而該資料包含該先前數位碼之一部分。
5. 一種連續逼近式類比數位轉換器之操作方法，該連續逼近式類比數位轉換器用來將一類比輸入訊號轉換為一數位碼並且包含一切換電容式數位類比轉換器，且該切換電容式數位類比轉換器包含複數個電容，該方法包含：於一取樣階段根據一資料切換該些電容中的至少一目標電容的端電壓；於該取樣階段取樣該類比輸入訊號；於該取樣階段之後切換該至少一目標電容的端電壓，以使全部的該些電容耦接一預設電壓；比較該切換電容式數位類比轉換器的輸出以得到複數個比較結果，其中該些比較結果構成該數位碼；以及根據該些比較結果切換部分該些電容的端電壓。
6. 如申請專利範圍第5項所述之操作方法，其中該資料係用作該數位碼之至少一位元。
7. 如申請專利範圍第5項所述之操作方法，其中該數位碼係一第一數位碼，該連續逼近式類比數位轉換器更包含一輔助類比數位轉換器，該輔助類比數位轉換器用來將該類比輸入訊號轉換為一第二數位碼，該方法更包含：根據該第二數位碼得到該資料，其中該資料包含該第二數位碼之一部分。
8. 如申請專利範圍第5項所述之操作方法，其中該連續逼近式類比數位轉換器於產生該數位碼之前係產生一先前數位碼，而該資料包含該先前數位碼之一部分。

Images