TWI792741B - 逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法 - Google Patents

逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法 Download PDF

Info

Publication number
TWI792741B
TWI792741B TW110145308A TW110145308A TWI792741B TW I792741 B TWI792741 B TW I792741B TW 110145308 A TW110145308 A TW 110145308A TW 110145308 A TW110145308 A TW 110145308A TW I792741 B TWI792741 B TW I792741B
Authority
TW
Taiwan
Prior art keywords
bits
digital
circuit
analog converter
converter circuit
Prior art date
Application number
TW110145308A
Other languages
English (en)
Other versions
TW202316807A (zh
Inventor
楊軍
黃詩雄
吳彥霆
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI792741B publication Critical patent/TWI792741B/zh
Publication of TW202316807A publication Critical patent/TW202316807A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

逐漸逼近暫存器式類比數位轉換裝置包含第一與第二數位類比轉換器(DAC)電路、比較器電路、控制器電路以及動態元件匹配電路。第一與第二DAC電路取樣一輸入訊號。比較器電路與控制器電路根據第一與第二DAC電路之輸出產生多個第一與第二位元。動態元件匹配電路編碼第一位元以產生第三位元，以刷新第一DAC電路。在第一DAC電路刷新後，控制器電路更重置第二位元中之部分位元。在部分位元重置後，比較器電路根據第一與第二DAC電路之輸出產生多個比較結果。控制器電路根據比較結果產生多個第四位元，並根據該些第一、第二以及第四位元產生數位輸出。

Description

逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法
本案是關於類比數位轉換器，尤其是使用動態元件匹配技術與統計運算的逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法。
在逐漸逼近暫存器式類比數位轉換器中，由於電容陣列中的每一電容的電容值可能會因為製程誤差、環境溫度變化等原因產生不匹配，因而造成數位輸出會有誤差，進而影響到逐漸逼近暫存器式類比數位轉換器的線性度。在傳統設計中，為了解決此一問題，通常需要使用較大的電容來降低不匹配。然而，使用較大的電容會使得電路整體面積明顯增加。另一方面，若是在逐漸逼近暫存器式類比數位轉換器中使用超取樣(over sampling)的電路技巧來降低誤差，則會使降低輸入訊號的可使用頻率。
於一些實施態樣中，逐漸逼近暫存器式類比數位轉換裝置包含第一數位類比轉換器電路、第二數位類比轉換器電路、比較器電路、控制器電路以及動態元件匹配電路。第二數位類比轉換器電路用以與該第一數位類比轉 換器電路協同運作以取樣一輸入訊號。比較器電路用以根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第一比較結果。控制器電路用以根據該些第一比較結果產生複數個第一位元以及複數個第二位元，並儲存該些第一位元與該些第二位元，其中該些第二位元用於切換該第二數位類比轉換器電路。動態元件匹配電路用以編碼該些第一位元以產生複數個第三位元，以刷新該第一數位類比轉換器電路。在該第一數位類比轉換器電路刷新後，該控制器電路更用以重置該些第二位元中之一部分位元。該比較器電路更用以在該部分位元重置後根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第二比較結果，且該控制器電路更用以根據該些第二比較結果產生複數個第四位元，並根據該些第一位元、該些第二位元以及該些第四位元產生一數位輸出。
於一些實施態樣中，訊號轉換方法包含下列操作：藉由一第一數位類比轉換器電路以及一第二數位類比轉換器電路協同運作以取樣一輸入訊號，以根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第一比較結果；根據該些第一比較結果產生複數個第一位元以及複數個第二位元，並儲存該些第一位元與該些第二位元，其中該些第二位元用於切換該第二數位類比轉換器電路；編碼該些第一位元以產生複數個第三位元，以刷新該第一數位類比轉換器電路；在該第一數位類比轉換器電路刷新後，重置該些第二位元中之一部分位元；在該部分位元重置後，根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第二比較結果；根據該些第二比較結果產生複數個第四位元；以及根據該些第一位元、該些第二位元以及該些第四位元產生一數位輸出。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100:逐漸逼近暫存器式類比數位轉換裝置
110,115,120,125:數位類比轉換器電路
130:比較器電路
140:控制器電路
150:動態元件匹配電路
211,213,221,223:控制邏輯電路
212,214,222,224:切換電路
300:訊號轉換方法
C1,C2,CL1~CLY,CM1~CMY:電容
Cdu1~Cdu3,Cmu1~Cmu3:電容
Cm:單位電容
D1~D14,Db4~Db14,EB,EB’:位元
DOUT:數位輸出
N1,N2:節點
S310,S320,S330,S340,S350:操作
S31,S32:步驟
SW1,SW2:開關
VIN,VIP:輸入訊號
VON,VOP:決策訊號
Vn,Vp:參考電壓
〔圖1〕為根據本案一些實施例繪製的一種逐漸逼近暫存器式類比數位轉換裝置；〔圖2〕為根據本案一些實施例繪製圖1中的多個數位類比轉換器電路之示意圖；以及〔圖3〕為根據本案一些實施例繪製的一種訊號轉換方法的流程圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統』可為由至少一電路形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例繪製的一種逐漸逼近暫存器式(successive approximation register,SAR)類比數位轉換裝置100(後簡稱為SAR類比數位轉換裝置100)的示意圖。SAR類比數位轉換裝置100可根據輸入訊號VIP與輸入訊號VIN產生數位輸出DOUT。
SAR類比數位轉換裝置100包含開關SW1、開關SW2、數位類比轉換器電路110、數位類比轉換器電路115、數位類比轉換器電路120以及數位類比轉換器電路125、比較器電路130、控制器電路140以及動態元件匹配電路150。
開關SW1與開關SW2在取樣階段導通。如此，輸入訊號VIP與輸入訊號VIN可分別傳送至節點N1以及節點N2。於此條件下，數位類比轉換器電路110可與數位類比轉換器電路115協同運作以取樣輸入訊號VIP，且數位類比轉換器電路120可與數位類比轉換器電路125協同運作以取樣輸入訊號VIN。
數位類比轉換器電路110與數位類比轉換器電路120對應於數位輸出DOUT中的高權重位元(例如為最高有效位元)，且數位類比轉換器電路115與數位類比轉換器電路125對應於數位輸出DOUT中的低權重位元(例如為最低有效位元)。換言之，數位類比轉換器電路110對應的權重高於數位類比轉換器電路115對應的權重，且數位類比轉換器電路120對應的權重高於數位類比 轉換器電路125對應的權重。關於多個數位類比轉換器電路110、115、120以及125的設置方式將於後參照圖2說明。
在類比數位轉換階段，開關SW1與開關SW2不導通。於此階段中，數位類比轉換器電路110可根據該些高權重位元於節點N1產生對應的輸出，且數位類比轉換器電路115可根據該些低權重位元於節點N1產生對應的輸出。換言之，多個數位類比轉換器電路110以及115之輸出可用來調整節點N1的位準。類似地，數位類比轉換器電路120可於節點N2產生對應的輸出，且數位類比轉換器電路125可於節點N2產生對應的輸出。換言之，多個數位類比轉換器電路120以及125之輸出可用來調整節點N2的位準。
比較器電路130用以根據多個數位類比轉換器電路110、115、120以及125中每一者的輸出產生決策訊號VOP以及決策訊號VON。例如，若節點N1的位準高於節點N2的位準，決策訊號VOP具有邏輯值1，且決策訊號VON具有邏輯值0，但不以此為限。或者，若節點N1的位準低於節點N2的位準，決策訊號VOP具有邏輯值0，且決策訊號VON具有邏輯值1，但不以此為限。在類比數位轉換階段中，比較器電路130可依序產生多個比較結果(即多組決策訊號VOP與決策訊號VON)。控制器電路140可以根據這些比較結果依序產生多個位元D1~D14，並儲存該些多個位元D1~D14。於此例中，多個位元D1~D3為多個最高有效位元，且多個位元D4~D14為多個最低有效位元，其可用來切換數位類比轉換器電路115。於一些實施例中，控制器電路140更輸出多個位元Db4~Db14來切換數位類比轉換器電路125，其中多個位元D4~D14中一對應者與多個位元Db4~Db14中一對應者具有相反邏輯值。例如，當位元D4具有邏輯 值1時，位元Db4具有邏輯值0。依此類推，當位元D14具有邏輯值0時，位元Db14具有邏輯值1。
於一些實施例中，控制器電路140可執行具有冗餘(redundancy)運算的逐漸逼近演算法來產生多個位元D1~D14，但本案並不以此為限。於一些實施例中，根據多個數位類比轉換器電路110、115、120以及125的設置方式，逐漸逼近演算法可為二元搜索演算法，也可為非二元搜索演算法。
動態元件匹配電路150用以編碼多個位元D1~D3以產生多個位元EB，以刷新數位類比轉換器電路110。於一些實施例中，動態元件匹配電路150更用以編碼多個位元D1~D3以產生多個位元EB’，以刷新數位類比轉換器電路120。於一些實施例中，控制器電路140與動態元件匹配電路150中每一者可由一數位訊號處理電路實施。於一些實施例中，控制器電路140與動態元件匹配電路150可整合為一數位控制邏輯電路系統。
在多個數位類比轉換器電路110與120被刷新後，控制器電路140更重置多個位元D4~D14中之部分位元與多個位元D4b~D14b中之部分位元，且比較器電路130更在該些部分位元重置後根據多個數位類比轉換器電路110、115、120以及125之輸出與產生多個比較結果，且控制器電路140更用以根據該些比較結果產生多個位元，並根據多個位元D1~D14以及多個位元(例如為後述的多個位元D10_F~D14_F)產生數位輸出DOUT。關於此處之詳細說明將於後參照圖3說明。
圖2為根據本案一些實施例繪製圖1中的多個數位類比轉換器電路110、115、120以及125之示意圖。於此例中，多個數位類比轉換器電路110、115、120以及125中每一者可為電容式數位類比轉換器電路。
數位類比轉換器電路110包含控制邏輯電路211、切換電路212以及多個電容Cmu1~Cmu3。多個電容Cmu1~Cmu3是基於溫度計碼設置。例如，電容Cmu1包含4個單位電容Cm(即電容Cmu1對應的權重為4)，電容Cmu2包含2個單位電容Cm(即電容Cmu2對應的權重為2)，電容Cmu3包含1個單位電容Cm(即電容Cmu3對應的權重為1)。在數位類比轉換器電路110中，多個單位電容Cm之一端耦接至節點N1，且多個單位電容Cm之另一端耦接至切換電路212。控制邏輯電路211根據多個位元EB控制切換電路212。切換電路212基於控制邏輯電路211的控制傳輸參考電壓Vp或參考電壓Vn至對應的單位電容Cm。
類似地，數位類比轉換器電路120包含控制邏輯電路221、切換電路222以及多個電容Cdu1~Cdu3。多個電容Cdu1~Cdu3是基於溫度計碼設置。例如，電容Cdu1包含4個單位電容Cm(即電容Cdu1對應的權重為4)，電容Cdu2包含2個單位電容Cm(即電容Cdu2對應的權重為2)，電容Cdu3包含1個單位電容Cm(即電容Cdu3對應的權重為1)。在數位類比轉換器電路120中，多個單位電容Cm之一端耦接至節點N2，且多個單位電容Cm之另一端耦接至切換電路222。控制邏輯電路221根據多個位元EB’控制切換電路222。切換電路222基於控制邏輯電路221的控制傳輸參考電壓Vp或參考電壓Vn至對應的單位電容Cm。
數位類比轉換器電路115包含控制邏輯電路213、切換電路214以及多個電容CM1~CMY(圖中有若干省略)。多個電容CM1~CMY的電容值彼此不同，以對應到不同的權重。例如，在多個電容CM1~CMY中，電容CMY對應至最 大的權重故具有最大的容值，且電容CM1對應至最小的權重故具有最小的容值。控制邏輯電路213根據多個位元D4~D14控制切換電路214。切換電路214基於控制邏輯電路213的控制傳輸參考電壓Vp或參考電壓Vn至多個電容CM1~CMY。
類似地，數位類比轉換器電路125包含控制邏輯電路223、切換電路224以及多個電容CL1~CLY(圖中有若干省略)。多個電容CL1~CLY的電容值彼此不同，以對應到不同的權重。例如，在多個電容CL1~CLY中，電容CLY對應至最大的權重故具有最大的容值，且電容CL1對應至最小的權重故具有最小的容值。控制邏輯電路223根據多個位元Db4~Db14控制切換電路224。切換電路224基於控制邏輯電路223的控制傳輸參考電壓Vp或參考電壓Vn至多個電容CL1~CLY。
於一些實施例中，圖1的SAR類比數位轉換裝置100更包含電容C1以及電容C2。電容C1耦接於節點N1並用以接收參考電壓Vn。電容C2耦接於節點N2並用以接收參考電壓Vn。於一些實施例中，電容C1以及電容C2是用以衰減參考電壓Vp及參考電壓Vn在電容切換時對節點N1以及節點N2產生之影響，亦即用以衰減參考電壓Vp及參考電壓Vn等效到比較器電路130的輸入訊號之增益，此設置可使用更高的參考電壓Vp及參考電壓Vn。於一些實施例中，電容C1以及電容C2可視為節點N1以及節點N2總和的對接地端的寄生電容。於一些實施例中，電容C1的容值可相同於電容CM1的容值，且電容C2的容值可相同於電容CL1的容值。
圖2僅以二進位制的數位類比轉換器為例，但本案並不以此為限。於一些實施例中，圖2中的多個電容可由非二進位編碼的方式或是分段式編碼方式實施。於一些實施例中，控制邏輯電路(例如為控制邏輯電路211、 213、221或223)以及切換電路(例如為切換電路212、214、222或224)可由數位電路與/或開關電路實施。
圖3為根據本案一些實施例繪製的一種訊號轉換方法300的流程圖。於一些實施例中，訊號轉換方法300可由圖1的SAR類比數位轉換裝置100執行。為易於理解，以下將以訊號轉換方法300說明SAR類比數位轉換裝置100的相關操作。
於操作S310，執行初次SAR類比數位轉換，以產生多個第一位元(例如為多個位元D1~D3)以及多個第二位元(例如為多個位元D4~D14)。操作S310包含步驟S31與步驟S32。
於步驟S31，對輸入訊號取樣。例如，開關SW1與開關SW2導通，多個數位類比轉換器電路110、115、120以及125中的所有電容皆接收參考電壓Vp。於此條件下，數位類比轉換器電路110可與數位類比轉換器電路115協同運作以取樣輸入訊號VIP，且數位類比轉換器電路120可與數位類比轉換器電路125協同運作以取樣輸入訊號VIN。在取樣完成後，開關SW1與開關SW2不導通，且多個數位類比轉換器電路110、115、120以及125中的所有電容繼續接收參考電壓Vp。於步驟S32，根據多個數位類比轉換器電路之輸出產生多個第一比較結果(即對應於初次SAR類比數位轉換的多組決策訊號VOP以及VON)，並根據該些第一比較結果產生多個第一位元(例如為多個位元D1~D3)以及多個第二位元(例如為多個位元D4~D14)。
於操作S320，編碼多個第一位元以產生多個第三位元(例如為多個位元EB)，以刷新對應於高權重位元的數位類比轉換器電路。
於一些實施例中，動態元件匹配電路150可以將多個位元D1~D3編碼為對應於溫度計碼的多個位元，並根據這些位元執行一隨機化(或偽隨機化)演算法以產生多個位元EB，並根據多個位元EB產生對應的多個位元EB’，其中多個位元EB可用來刷新數位類比轉換器電路110，且多個位元EB’可用來刷新數位類比轉換器電路120。一般而言，位元EB’的定義方式取決於位元EB用以控制電容Cm耦接至參考電壓Vn或參考電壓Vp的邏輯，但不以此為限。於一些實施例中，多個位元EB可為(但不限於)多個位元EB’的邏輯補數(logical complement)。
例如，若多個位元D1~D3為100，多個位元D1~D3的數位碼為+1(即+4-2-1=+1)，其對應於一個單位電容Cm。假設在初次SAR類比數位轉換中，數位類比轉換器電路110是利用電容Cmu1中的第1個單位電容Cm來產生對應於上述數位碼之輸出。例如，該第1個單位電容Cm接收參考電壓Vn，且數位類比轉換器電路110中的剩餘單位電容Cm以及數位類比轉換器電路120中的所有單位電容Cm皆接收參考電壓Vp，以產生對應於上述數位碼之輸出。經動態元件匹配電路150處理後，數位類比轉換器電路110可根據多個位元EB利用另一個單位電容Cm(例如為電容Cmu1中的第2個單位電容Cm)來產生對應於上述數位碼之輸出。例如，該第2個單位電容Cm接收參考電壓Vn，且數位類比轉換器電路110中的剩餘單位電容Cm以及數位類比轉換器電路120中的所有單位電容Cm皆接收參考電壓Vp，以產生對應於上述數位碼之輸出。
換言之，在初次SAR類比數位轉換中，數位類比轉換器電路110可利用多個單位電容Cm中的至少一第一電容(例如為前述的第1個單位電容Cm)來產生對應於多個第一比較結果的輸出。藉由動態元件匹配電路150，數 位類比轉換器電路110可根據多個位元EB利用多個單位電容Cm中的至少一第二電容(例如為前述的第2個單位電容Cm)來產生對應於多個第一比較結果的輸出，其中至少一第一電容不完全相同於至少一第二電容。等效而言，數位類比轉換器電路110可響應多個位元EB被刷新，以選擇不同的單位電容Cm來產生相同輸出。如此一來，可以降低多個單位電容Cm之間的不匹配造成的影響，以提高數位類比轉換器電路110的線性度。
於操作S330，在對應於高權重位元的數位類比轉換器電路刷新後，重置該些第二位元中之一部分位元。於操作S340，在部分位元重置後，根據多個數位類比轉換器電路之輸出產生複數個第二比較結果。於操作S350，根據該些第二比較結果產生複數個第四位元，並根據該些第一位元、該些第二位元以及該些第四位元產生數位輸出。
例如，在數位類比轉換器電路110刷新後，控制器電路140可以重置多個位元D4~D14的部分位元，並維持多個位元D4~D14的剩餘位元與多個位元D1~D3保持不變。於一些實施例中，剩餘位元對應之權重高於部分位元對應之權重。例如，部分位元可為多個位元D4~D14中對應於較低權重的多個位元D10~D14，且剩餘位元可為多個位元D4~D14中對應於較高權重的多個位元D4~D9。應當理解，由於剩餘位元D4~D9保持不變，故多個位元Db4~Db14中的對應位元Db4~Db9也保持不變。多個數位類比轉換器電路110、115、120以及125可響應於該些多個位元進行切換，以產生對應的輸出。據此，在多個位元D10~D14(以及多個位元Db10~Db14)重置後，比較器電路130可根據多個數位類比轉換器電路110、115、120以及125之輸出產生多個第二比較結果(即多組決策訊號VOP以及決策訊號VON)。控制器電路140可根據這些 第二比較結果產生多個第四位元(如後所述的多個位元D10_F~D14_F)，並根據多個位元D1~D3、多個位元D4~D14以及這些第四位元產生數位輸出DOUT。
於一例子中，SAR類比數位轉換裝置100為12位元的SAR類比轉換器，且在產生多個最高有效位元(例如為多個位元D1~D3)後產生2個冗餘位元。如此一來，在類比數位轉換中，SAR類比數位轉換裝置100可產生14個位元(例如為多個位元D1~D14)。於此條件下，藉由前述多個操作，控制器電路140產生的多個位元可整理為下表：
Figure 110145308-A0305-02-0014-1
其中，第一比較結果對應於初次SAR類比數位轉換，且第二比較結果是在數位類比轉換器電路110重置後產生。藉由上述操作，控制器電路140可得到多組位元(例如為第一組位元D1~D14以及第二組位元D1~D9與D10_F~D14_F)。如此一來，控制器電路140可根據該些組位元進行統計運算，以產生數位輸出DOUT。
例如，控制器電路140可平均部分位元(例如為多個位元D10~D14)以及多個第四位元(例如為多個位元D10_F~D14_F)以產生多個第五位元(例如為多個位元D10~D14與多個位元D10_F~D14_F的平均結果)，並組合多個位元D1~D3、前述的剩餘位元D4~D9與這些第五位元為數位輸出DOUT。或者，控制器電路140可直接平均上表中的該些組位元，以產生數位輸出DOUT。藉由動態元件匹配電路150以及上述的統計運算，可以降低元件(例 如為電容)不匹配所造成的影響。如此一來，可在不增加元件面積下提升SAR類比數位轉換裝置100的線性度。於一些實施例中，統計運算可為平均運算或是權重平均運算，但本案並不以此為限。此外，由於上述多個操作沒有使用到超取樣(over sampling)，輸入訊號VIN的頻率不會受限於取樣頻率，故不會降低輸入訊號VIN的可使用頻率。
上述訊號轉換方法300的多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在訊號轉換方法300下的各種操作當可適當地增加、替換、省略或以不同順序執行(例如可以是同時執行或是部分同時執行)。
上述說明僅為示例，且本案並不以此為限。例如，在其他實施例中，多個操作S320、S330以及S340可重複執行多次以取得更多組位元(例如為更多組的位元D10_F~D14_F)，以產生更準確的數位輸出DOUT。例如，在得到上表後的第二組位元後，動態元件匹配電路150可再編碼多個位元D1~D3來產生多個位元EB與EB’，以刷新多個數位類比轉換器電路110與120。接著，控制器電路140可重置多個位元D10_F~D14_F與Db10~Db14。在多個位元D10~D14(以及多個位元Db10~Db14)重置後，比較器電路130可重複比較數位類比轉換器電路110(與數位類比轉換器電路115)的輸出以及數位類比轉換器電路120(與數位類比轉換器電路125)的輸出以產生更多的第二比較結果。控制器電路140可根據這些第二比較結果產生多個位元(例如為位元D10_F1~D14_F1)，並將該些位元儲存為第三組位元(例如為多個位元D1~D9與D10_F1~D14_F1)。如此一來，控制器電路140可根據前述的第一組位元、第二組位元以及第三組位元產生數位輸出DOUT。例如，控制器電路140可平均上 述多組位元以產生數位輸出DOUT。於一些實施例中，前述重複比較的次數與/或前述位元的組數越多，數位輸出DOUT可越準確。
另外，上述多個實施例僅以差動式的設置方式為例說明，但本案並不以此為限。於一些實施例中，上述各實施例可由單端式的設置方式實施。在一些實施例中，在單端式的設置方式中，SAR類比轉換裝置100可採用多個數位類比轉換器電路110、115、120與125中耦接至比較器電路130之一輸入端(例如為節點N1或節點N2)的部份數位類比轉換器電路進行操作。例如，SAR類比轉換裝置100可為基於共模電壓(VCM-based)切換的單端式裝置，其可僅包含多個數位類比轉換器電路110以及115。
綜上所述，本案一些實施例中的SAR類比數位轉換裝置與訊號轉換方法可利用動態元件匹配技術來刷新對應於高權重位元的數位類比轉換器電路，並利用統計運算來產生最終的數位輸出。如此一來，可以降低裝置中元件不匹配的影響，以在不增加元件面積下改善線性度。另外，上述的相關操作並未使用超取樣的技術，故不會降低輸入訊號的可使用頻率。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:逐漸逼近暫存器式類比數位轉換裝置
110,115,120,125:數位類比轉換器電路
130:比較器電路
140:控制器電路
150:動態元件匹配電路
DOUT:數位輸出
D1~D14,Db4~Db14,EB,EB’:位元
N1,N2:節點
SW1,SW2:開關
VIN,VIP:輸入訊號
VON,VOP:決策訊號
Vn,Vp:參考電壓

Claims (10)

  1. 一種逐漸逼近暫存器式類比數位轉換裝置，包含： 一第一數位類比轉換器電路； 一第二數位類比轉換器電路，用以與該第一數位類比轉換器電路協同運作以取樣一輸入訊號； 一比較器電路，用以根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第一比較結果； 一控制器電路，用以根據該些第一比較結果產生複數個第一位元以及複數個第二位元，並儲存該些第一位元與該些第二位元，其中該些第二位元用於切換該第二數位類比轉換器電路；以及 一動態元件匹配電路，用以編碼該些第一位元以產生複數個第三位元，以刷新該第一數位類比轉換器電路， 其中在該第一數位類比轉換器電路刷新後，該控制器電路更用以重置該些第二位元中之一部分位元，該比較器電路更用以在該部分位元重置後根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第二比較結果，且該控制器電路更用以根據該些第二比較結果產生複數個第四位元，並根據該些第一位元、該些第二位元以及該些第四位元產生一數位輸出。
  2. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該些第一位元為複數個最高有效位元，且該些第二位元為複數個最低有效位元。
  3. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該第一數位類比轉換器電路更用以被重複地刷新以重置該部分位元，且該比較器電路更在該部分位元重置後重複比較該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出以產生該些第二比較結果。
  4. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該第一數位類比轉換器電路對應之權重高於該第二數位類比轉換器電路對應之權重。
  5. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該控制器電路用以對該部分位元與該些第四位元進行一統計運算以產生複數個第五位元，並組合該些第一位元、該些第二位元中之剩餘位元以及該些第五位元為該數位輸出。
  6. 如請求項5之逐漸逼近暫存器式類比數位轉換裝置，其中該剩餘位元對應之權重高於該部分位元對應之權重。
  7. 如請求項5之逐漸逼近暫存器式類比數位轉換裝置，其中該控制器電路用以平均該部分位元以及該些第四位元以產生該些第五位元。
  8. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該動態元件匹配電路用以編碼該些第一位元為一溫度計碼，並根據該溫度計碼產生該些第三位元。
  9. 如請求項1之逐漸逼近暫存器式類比數位轉換裝置，其中該第一數位類比轉換器電路包含複數個電容，且該第一數位類比轉換器電路根據該些第三位元產生對應於該些第一比較結果之一輸出。
  10. 一種訊號轉換方法，包含： 藉由一第一數位類比轉換器電路以及一第二數位類比轉換器電路協同運作以取樣一輸入訊號，以根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第一比較結果； 根據該些第一比較結果產生複數個第一位元以及複數個第二位元，並儲存該些第一位元與該些第二位元，其中該些第二位元用於切換該第二數位類比轉換器電路； 編碼該些第一位元以產生複數個第三位元，以刷新該第一數位類比轉換器電路； 在該第一數位類比轉換器電路刷新後，重置該些第二位元中之一部分位元； 在該部分位元重置後，根據該第一數位類比轉換器電路之輸出與該第二數位類比轉換器電路之輸出產生複數個第二比較結果； 根據該些第二比較結果產生複數個第四位元；以及 根據該些第一位元、該些第二位元以及該些第四位元產生一數位輸出。
TW110145308A 2021-10-13 2021-12-03 逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法 TWI792741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111191315.5A CN115967403A (zh) 2021-10-13 2021-10-13 逐渐逼近寄存器式模拟数字转换装置与信号转换方法
CN202111191315.5 2021-10-13

Publications (2)

Publication Number Publication Date
TWI792741B true TWI792741B (zh) 2023-02-11
TW202316807A TW202316807A (zh) 2023-04-16

Family

ID=85797356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145308A TWI792741B (zh) 2021-10-13 2021-12-03 逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法

Country Status (3)

Country Link
US (1) US20230116785A1 (zh)
CN (1) CN115967403A (zh)
TW (1) TWI792741B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
TW201320615A (zh) * 2011-11-01 2013-05-16 Himax Tech Inc 逐次逼近類比至數位轉換器及轉換方法
TW201427286A (zh) * 2012-12-28 2014-07-01 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
US8791846B2 (en) * 2012-07-17 2014-07-29 Electronics And Telecommunications Research Institute Apparatus and method for calibrating offset voltage and continuous time delta-sigma modulation apparatus including the same
TW201444298A (zh) * 2013-05-03 2014-11-16 Realtek Semiconductor Corp 連續逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
TW201526552A (zh) * 2013-12-31 2015-07-01 Realtek Semiconductor Corp 連續逼近暫存式類比數位轉換器及其控制方法
US10050639B1 (en) * 2017-11-29 2018-08-14 Nxp Usa, Inc. Partially asynchronous clock scheme for SAR ADC
US20180274975A1 (en) * 2016-06-07 2018-09-27 Semiconductor Components Industries, Llc Charge packet signal processing using pinned photodiode devices
EP2930849B1 (en) * 2014-04-07 2019-05-01 Analog Devices Global Unlimited Company Estimation of digital-to-analog converter static mismatch errors
TWI672006B (zh) * 2018-09-28 2019-09-11 新唐科技股份有限公司 連續漸近式類比數位轉換器及控制方法
TW202027425A (zh) * 2019-01-11 2020-07-16 瑞昱半導體股份有限公司 類比轉數位轉換裝置
TW202046646A (zh) * 2019-06-14 2020-12-16 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
TW202127803A (zh) * 2019-12-31 2021-07-16 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法
US20210297087A1 (en) * 2018-12-10 2021-09-23 Analog Devices, Inc. Method to compensate for metastability of asynchronous sar within delta sigma modulator loop

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
TW201320615A (zh) * 2011-11-01 2013-05-16 Himax Tech Inc 逐次逼近類比至數位轉換器及轉換方法
US8791846B2 (en) * 2012-07-17 2014-07-29 Electronics And Telecommunications Research Institute Apparatus and method for calibrating offset voltage and continuous time delta-sigma modulation apparatus including the same
TW201427286A (zh) * 2012-12-28 2014-07-01 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
TW201444298A (zh) * 2013-05-03 2014-11-16 Realtek Semiconductor Corp 連續逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
TW201526552A (zh) * 2013-12-31 2015-07-01 Realtek Semiconductor Corp 連續逼近暫存式類比數位轉換器及其控制方法
EP2930849B1 (en) * 2014-04-07 2019-05-01 Analog Devices Global Unlimited Company Estimation of digital-to-analog converter static mismatch errors
US20180274975A1 (en) * 2016-06-07 2018-09-27 Semiconductor Components Industries, Llc Charge packet signal processing using pinned photodiode devices
US10050639B1 (en) * 2017-11-29 2018-08-14 Nxp Usa, Inc. Partially asynchronous clock scheme for SAR ADC
TWI672006B (zh) * 2018-09-28 2019-09-11 新唐科技股份有限公司 連續漸近式類比數位轉換器及控制方法
US20210297087A1 (en) * 2018-12-10 2021-09-23 Analog Devices, Inc. Method to compensate for metastability of asynchronous sar within delta sigma modulator loop
TW202027425A (zh) * 2019-01-11 2020-07-16 瑞昱半導體股份有限公司 類比轉數位轉換裝置
TW202046646A (zh) * 2019-06-14 2020-12-16 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
TW202127803A (zh) * 2019-12-31 2021-07-16 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法

Also Published As

Publication number Publication date
CN115967403A (zh) 2023-04-14
US20230116785A1 (en) 2023-04-13
TW202316807A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US9106246B2 (en) Successive approximation register analog-to-digital converter and associated control method
TWI452846B (zh) 分段式類比數位轉換器及其方法
US8896478B2 (en) Successive approximation analog-to-digital converter using capacitor array with sub-capacitors configured by capacitor disassembling and related method thereof
TWI521888B (zh) 連續逼近暫存式類比數位轉換器及其控制方法
US8514123B2 (en) Compact SAR ADC
US8362938B2 (en) Analog digital converting device
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN106899300B (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
TWI672006B (zh) 連續漸近式類比數位轉換器及控制方法
TWI792741B (zh) 逐漸逼近暫存器式類比數位轉換裝置與訊號轉換方法
TW201644204A (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
US10938401B1 (en) Analog-to-digital converter, resistive digital-to-analog converter circuit, and method of operating an analog-to-digital converter
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
TWI736103B (zh) 類比數位轉換器裝置與電容權重修正方法
TWI739722B (zh) 類比數位轉換器及其操作方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN113141182B (zh) 模拟数字转换器装置与电容权重修正方法
CN111435835A (zh) 开关电容电路以及模拟转数字转换装置
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
TW202114357A (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
CN111327322B (zh) 连续逼近式模数转化器及其操作方法
TW202316809A (zh) 逐漸逼近暫存器式類比數位轉換器與訊號轉換方法
US11637559B2 (en) Method of operating analog-to-digital converter by reversed switching technique and analog-to-digital converter utilizing same