TWI792438B - 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 - Google Patents

訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 Download PDF

Info

Publication number
TWI792438B
TWI792438B TW110127029A TW110127029A TWI792438B TW I792438 B TWI792438 B TW I792438B TW 110127029 A TW110127029 A TW 110127029A TW 110127029 A TW110127029 A TW 110127029A TW I792438 B TWI792438 B TW I792438B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
bits
digital
previous period
Prior art date
Application number
TW110127029A
Other languages
English (en)
Other versions
TW202306324A (zh
Inventor
林聖雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110127029A priority Critical patent/TWI792438B/zh
Priority to US17/720,754 priority patent/US11799490B2/en
Publication of TW202306324A publication Critical patent/TW202306324A/zh
Application granted granted Critical
Publication of TWI792438B publication Critical patent/TWI792438B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/067—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using different permutation circuits for different parts of the digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code

Abstract

動態元件匹配方法包含下列操作：加總一數位碼於一前一期間具有的複數個最高有效位元以及在該前一期間的一指標訊號，以產生一第一訊號；根據一時脈訊號輸出該第一訊號為一調整後指標訊號；以及解碼該調整後指標訊號為複數個控制訊號，其中該些控制訊號用以設定一第一數位類比轉換器電路的複數個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。

Description

訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
本案是關於訊號轉換裝置，尤其是關於利用動態元件匹配技術之類比數位轉換器與/或數位類比轉換器以及其動態元件匹配電路與方法。
在實際應用中，數位類比轉換器中的多個元件可能會因為製程變異產生不匹配，導致該數位類比轉換器的線性度不佳。於一些相關技術中，動態元件匹配的技巧被用來改善該數位類比轉換器的線性度。然而，在該些相關技術中，動態元件匹配的相關操作是基於一溫度計碼模式執行。如此，系統中的控制電路還需要使用額外的溫度計碼解碼器電路，造成硬體成本增加。另外，在一些相關技術中，若在類比數位轉換器中使用動態元件匹配的技巧，在類比數位轉換器每產生一個位元時需要進行一次動態元件匹配的操作，導致類比數位轉換器的取樣速率下降。
於一些實施態樣中，訊號轉換裝置包含第一數位類比轉換器電路、第二數位類比轉換器電路以及動態元件匹配電路。第一數位類比轉換器電 路包含複數個元件，其中該第一數位類比轉換器電路用以響應複數個第一位元利用該些元件產生一第一訊號中之一第一訊號成分。第二數位類比轉換器電路用以響應一第二位元產生該第一訊號中之一第二訊號成分，其中該些第一位元對應之權重高於該第二位元對應之權重。動態元件匹配電路用以響應在一前一期間的一指標訊號與該些第一位元產生一調整後指標訊號，以設定該些元件與該些第一位元之間的對應關係。
於一些實施態樣中，動態元件匹配電路包含算術邏輯單元電路、暫存器電路以及解碼器電路。算術邏輯單元電路用以加總一數位碼於一前一期間具有的複數個最高有效位元以及在該前一期間的一指標訊號，以產生一第一訊號。暫存器電路用以根據一時脈訊號輸出該第一訊號為一調整後指標訊號。解碼器電路用以解碼該調整後指標訊號為複數個控制訊號。該些控制訊號用以設定一第一數位類比轉換器電路的複數個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。
於一些實施態樣中，動態元件匹配方法包含下列操作：加總一數位碼於一前一期間具有的複數個最高有效位元以及在該前一期間的一指標訊號，以產生一第一訊號；根據一時脈訊號輸出該第一訊號為一調整後指標訊號；以及解碼該調整後指標訊號為複數個控制訊號，其中該些控制訊號用以設定一第一數位類比轉換器電路的複數個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
0~6:元件
100:動態元件匹配電路
105:動態元件匹配方法
110:算術邏輯單元電路
120:暫存器電路
130:解碼器電路
200:訊號轉換裝置
210:數位類比轉換器電路
220:數位類比轉換器電路
230:比較器電路
240:逐漸逼近暫存器式控制邏輯電路
250:動態元件匹配電路
300:訊號轉換裝置
B[0]~B[2]:最高有效位元
C[0]~C[1]:最低有效位元
CL,CM:電容
CLK1,CLK2:時脈訊號
4C,2C,1C:容值
DC,D[n-1],D[n],D[n+1],D[n+2]:數位碼
P[n-1],P[n],P[n+1],P[n+2]:指標訊號
P1,P2:期間
S1,SS:訊號
S105-1~S105-3:操作
S11,S12:訊號成分
SD:決策訊號
SW,SW_0~SW_2:開關
SW1[0]~SW1[6],SW2[0]~SW2[6],SW3[0]~SW3[1]:開關電路
T1,T2:時間點
TC:比較期間
TS:取樣期間
VCM:共模電壓
VIN:輸入訊號
VREFP,VREFN:參考電壓
〔圖1A〕為根據本案一些實施例繪製一種動態元件匹配電路的示意圖；〔圖1B〕為根據本案一些實施例繪製一種動態元件匹配方法的流程圖；〔圖2A〕為根據本案一些實施例繪製一種訊號轉換裝置的示意圖；〔圖2B〕為根據本案一些實施例繪製圖2A中的開關電路的示意圖；〔圖2C〕為根據本案一些實施例繪製圖2A中的訊號轉換裝置之操作時序圖；〔圖2D〕為根據本案一些實施例繪製圖2A中的動態元件匹配電路之操作示意圖；以及〔圖3〕為根據本案一些實施例繪製一種訊號轉換裝置的示意圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述 並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1A為根據本案一些實施例繪製一種動態元件匹配(dynamic element matching)電路100的示意圖。圖1B為根據本案一些實施例繪製一種動態元件匹配方法105的流程圖。於一些實施例中，動態元件匹配方法105可由(但不限於)動態元件匹配電路100執行。於一些實施例中，動態元件匹配方法105可由軟體實施。於不同實施例中，動態元件匹配電路100可應用於訊號轉換裝置(例如為類比數位轉換器或是數位類比轉換器)，以改善該訊號轉換裝置的線性度。為方便說明，以下將參照動態元件匹配方法105說明動態元件匹配電路100之相關操作。
於操作S105-1，加總數位碼於前一期間具有的多個最高有效位元以及在該前一期間的指標訊號，以產生第一訊號(例如為訊號SS)。例如，如圖1A所示，動態元件匹配電路100包含算術邏輯單元電路110、暫存器電路120以及解碼器電路130。算術邏輯單元電路110用以加總一數位碼(例如為圖2A或圖3中的數位碼DC)在前一期間(例如為期間T[n-1])中的多個高權重位元(例如為最高有效位元B[0]~B[2])以及在前一期間的指標訊號(標示為P[n-1])，以產生訊號SS。於一些實施例中，算術邏輯單元電路110可由一或多個加法器電路以及處理溢位(overflow)操作的計算電路實施。
於操作S105-2，根據時脈訊號輸出第一訊號為調整後指標訊號。例如，如圖1A所示，暫存器電路120用以儲存訊號SS，並根據時脈訊號CLK1將訊號SS輸出為調整後指標訊號(標註為P[n])。應當理解，在下一期間(例如為期間T[n+1])時，暫存器電路120會輸出指標訊號P[n]給算術邏輯單元 電路110，以繼續調整指標訊號。於一些實施例中，暫存器電路120可由(但不限於)D型正反器電路實施。
於操作S105-3，解碼調整後指標訊號，以產生多個控制訊號，其中該些控制訊號用以設定一數位類比轉換器電路中的多個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。例如，如圖1A所示，解碼器電路130可對調整後的指標訊號P[n]進行解碼，以產生多個控制訊號S0[0]~S0[2]、S1[0]~S1[2]、S2[0]~S2[2]、S3[0]~S3[2]、S4[0]~S4[2]、S5[0]~S5[2]以及S6[0]~S6[2](圖中有若干省略)。如此，數位類比轉換器電路可根據多個控制訊號S0[0]~S0[2]、S1[0]~S1[2]、S2[0]~S2[2]、S3[0]~S3[2]、S4[0]~S4[2]、S5[0]~S5[2]以及S6[0]~S6[2]選擇一或多個元件(例如為被動元件的電阻、電容或主動元件的電晶體、電流胞元等等)，並利用被選擇的元件來轉換該些最高有效位元B[0]~B[2]。關於設定多個元件與該些最高有效位元之間的對應關係將於後參照圖2D說明。解碼器電路130可基於圖2D所示之例子設定解碼操作。
上述多個操作之說明可參照前述各個實施例，故不重複贅述。上述動態元件匹配方法105的多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在動態元件匹配方法105下的各種操作當可適當地增加、替換、省略或以不同順序執行(例如可以是同時執行或是部分同時執行)。
圖2A為根據本案一些實施例繪製一種訊號轉換裝置200的示意圖。於此例中，訊號轉換裝置200為逐漸逼近暫存器式(successive approximation register,SAR)類比數位轉換器，其用以轉換輸入訊號VIN為數位 碼DC，其中數位碼DC包含多個高權重位元(例如為最高有效位元B[0]~B[2])以及多個低權重位元(例如，最低有效位元C[0]~C[1])。
訊號轉換裝置200包含開關SW、數位類比轉換器電路210、數位類比轉換器電路220、比較器電路230、逐漸逼近暫存器式控制邏輯電路240以及動態元件匹配電路250。
開關SW用以根據時脈訊號CLK2選擇性導通。當開關SW導通時，數位類比轉換器電路210以及數位類比轉換器電路220可對輸入訊號VIN取樣。當開關SW不導通時，數位類比轉換器電路210、數位類比轉換器電路220、比較器電路230以及逐漸逼近暫存器式控制邏輯電路240可基於取樣到的輸入訊號VIN執行類比數位轉換，以產生數位碼DC。
數位類比轉換器電路210用以處理高權重位元，且數位類比轉換器電路220用以處理低權重位元。數位類比轉換器電路210用以響應該些最高有效位元B[0]~B[2]利用多個元件(例如為多個電容CM)以產生訊號成分S11。詳細而言，數位類比轉換器電路210包含多個開關電路SW1[0]~SW1[6]、多個開關電路SW2[0]~SW2[6]以及多個電容CM。開關電路SW1[0]耦接至開關電路SW2[0]，並經由開關電路SW2[0]耦接至一個電容CM。開關電路SW1[0]用以根據數位碼DC選擇性地接收參考電壓VREFP、參考電壓VREFN或共模電壓VCM，並將所接收到的電壓傳輸給開關電路SW2[0]。開關電路SW2[0]耦接於電容CM的第一端以及開關電路SW1[0]之間，並用以根據多個控制訊號S0[0]~S0[2]選擇性地導通。
類似地，開關電路SW1[1]耦接至開關電路SW2[1]，並經由開關電路SW2[1]耦接至另一個電容CM。開關電路SW1[1]用以根據數位碼DC選擇性 地接收參考電壓VREFP、參考電壓VREFN或共模電壓VCM，並將所接收到的電壓傳輸給開關電路SW2[1]。開關電路SW2[1]耦接於電容CM的第一端以及開關電路SW1[0]之間，並用以根據多個控制訊號S1[0]~S1[2]選擇性地導通。剩餘的多個開關電路SW1[2]~SW1[6]、多個開關電路SW2[2]~SW2[6]以及電容CM之間的設置方式可參照圖2A類推，故於此不再重複贅述。詳細而言，多個開關電路SW1[0]~SW1[6]是基於數位碼DC中的多個高權重位元(例如為最高有效位元B[0]~B[2])控制，且多個開關電路SW3[0]~SW3[1]是基於數位碼DC中的多個低權重位元(例如為最低有效位元C[0]~C[1])控制。於一些實施例中，逐漸逼近暫存器式控制邏輯電路240可對前述的多個高權重位元進行編碼，以產生用於控制多個開關電路SW1[0]~SW1[6]的多個訊號。多個電容CM的第二端耦接至開關SW以及比較器電路230的一輸入端。基於逐漸逼近暫存器式控制邏輯電路240以及動態元件匹配電路250的控制，數位類比轉換器電路210可經由多個電容CM的第二端輸出對應的訊號成分S11。
數位類比轉換器電路220用以響應該些最低有效位元C[0]~C[1]產生訊號成分S12。數位類比轉換器電路220包含多個開關電路SW3[0]~SW3[1]以及多個電容CL。開關電路SW3[0]耦接至一個電容CL(其容值為2C)。開關電路SW3[0]用以選擇性地接收參考電壓VREFP、參考電壓VREFN或共模電壓VCM，並將所接收到的電壓傳輸給對應的電容CL。類似地，開關電路SW3[1]耦接至另一個電容CL(其容值為1C)。剩餘的一個電容CL(其容值為1C)的一端接收共模電壓VCM。開關電路SW3[1]用以選擇性地接收參考電壓VREFP、參考電壓VREFN或共模電壓VCM，並將所接收到的電壓傳輸給對應的電容CL。
多個電容CL的第二端耦接至開關SW以及比較器電路230的該輸入端。基於逐漸逼近暫存器式控制邏輯電路240的控制，數位類比轉換器電路220可經由多個電容CL的第二端輸出對應的訊號成分S12。訊號成分S11與訊號成分S12可於比較器電路230的該輸入端上加總，以產生訊號S1。
於一些實施例中，數位類比轉換器電路210與數位類比轉換器電路220中每一者可為一非溫度計碼(non-thermometer code)數位類比轉換器。於一些實施例中，前述的非溫度計碼可包含(但不限於)二進位碼、非二進位碼等等。在圖2A的例子中，前述的非溫度計碼為二位元碼。在數位類比轉換器電路210中，多個電容CM之權重是基於二位元碼編碼，故各電容CM之容值設定為4C。類似地，在數位類比轉換器電路220中，多個電容CL之權重是基於二位元碼編碼，故多個電容CL之容值分別設定為2C、1C以及1C。
比較器電路230用以根據訊號S1產生決策訊號SD。逐漸逼近暫存器式控制邏輯電路240用以根據決策訊號SD執行類比數位轉換，以依序產生數位碼DC中的最高有效位元B[0]~B[2]以及最低有效位元C[0]~C[1]。動態元件匹配電路250的實施方式可參照圖1A的動態元件匹配電路100。動態元件匹配電路250用以在逐漸逼近暫存器式控制邏輯電路240產生最低有效位元C[0]~C[1]的期間調整訊號SS(即執行圖1B的操作S105-1)。關於此處之操作將參照圖2C說明。
圖2B為根據本案一些實施例繪製圖2A中的開關電路SW2[0]的示意圖。開關電路SW2[0]包含多個開關SW_0~SW_2。多個開關SW_0~SW_2的第一端耦接至圖2A的開關電路SW1[0]，且多個開關SW_0~SW_2的第二端耦接至圖2A的電容CM的第一端。開關SW_0根據控制訊號S0[0]選擇性導通，開關 SW_1根據控制訊號S0[1]選擇性導通，且開關SW_2根據控制訊號S0[2]選擇性導通。開關電路SW2[1]~SW2[6]之設置方式相同於開關電路SW2[0]之設置方式，故於此不再重複贅述。
一併參照圖2A與圖2C，圖2C為根據本案一些實施例繪製圖2A中的訊號轉換裝置200之操作時序圖。在取樣期間TS中，開關SW導通。如此，數位類比轉換器電路210與數位類比轉換器電路220對輸入訊號VIN取樣。接著，於比較期間TC中，數位類比轉換器電路210根據一期間(例如為期間T[n-1])的指標訊號P[n-1]以及多個最高有效位元B[0]~B[2]選擇對應的電容CM，並根據逐漸逼近暫存器式控制邏輯電路240的切換利用選出的電容CM產生訊號成分S11。同時，數位類比轉換器電路220根據逐漸逼近暫存器式控制邏輯電路240的切換來產生訊號成分S12。
為易於理解，在圖2C中，以虛線繪製的多個脈波表示決定多個位元的操作時序。在比較期間TC中，逐漸逼近暫存器式控制邏輯電路240可根據決策訊號SD決定數位碼DC的第1個位元(例如為最高有效位元B[2])，並據此切換數位類比轉換器電路210。響應於數位類比轉換器電路210的切換，比較器電路230再次比較更新後的訊號S1與共模電壓VCM以產生次一個決策訊號SD。逐漸逼近暫存器式控制邏輯電路240根據此決策訊號SD決定數位碼DC的第2個位元(例如為最高有效位元B[1])，並切換數位類比轉換器電路210。依照同樣操作，逐漸逼近暫存器式控制邏輯電路240根據次一決策訊號SD決定數位碼DC的第3個位元(例如為最高有效位元B[0])，並切換數位類比轉換器電路220。響應數位類比轉換器電路220的切換，比較器電路230再次比較更新後的訊號S1與共模電壓VCM以產生次一個決策訊號SD。逐漸逼近暫存器式控制邏輯電 路240根據此決策訊號SD決定數位碼DC的第4個位元(例如為最低有效位元C[1])。依照同樣操作，逐漸逼近暫存器式控制邏輯電路240根據次一決策訊號SD決定數位碼DC的第5個位元(例如為最低有效位元C[0])。
另外，在時間點T1(即逐漸逼近暫存器式控制邏輯電路240產生在該期間(例如為期間T[n-1])中的最高有效位元B[0]~B[2]之後)，動態元件匹配電路250開始調整訊號SS。例如，圖1A的算術邏輯單元電路110可於時間點T1開始執行圖1B的操作S105-1以產生訊號SS。在時間點T2(即逐漸逼近暫存器式控制邏輯電路240產生該期間(例如為期間T[n-1])中的最低有效位元C[0]~C[1]之後)，動態元件匹配電路250可根據調整後指標訊號P[n]輸出多個控制訊號S0[0]~S0[2]、S1[0]~S1[2]、S2[0]~S2[2]、S3[0]~S3[2]、S4[0]~S4[2]、S5[0]~S5[2]以及S6[0]~S6[2]。例如，在時間點T2，時脈訊號CLK1具有高位準。響應此時脈訊號CLK1，圖1A的暫存器電路120可輸出訊號SS為調整後指標訊號P[n]，且解碼器電路130可解碼調整後指標訊號P[n]，以輸出多個控制訊號S0[0]~S0[2]、S1[0]~S1[2]、S2[0]~S2[2]、S3[0]~S3[2]、S4[0]~S4[2]、S5[0]~S5[2]以及S6[0]~S6[2]。
如圖2C所示，動態元件匹配電路250的運作期間P1與逐漸逼近暫存器式控制邏輯電路240產生最低有效位元C[0]~C[1]之期間P2有重疊。動態元件匹配電路250可在逐漸逼近暫存器式控制邏輯電路240產生在該期間(例如為期間T[n-1])中的最低有效位元C[0]~C[1]之期間P2調整訊號SS，以產生調整後指標訊號P[n]。換句話說，動態元件匹配電路250可在數位類比轉換器電路220處理在該期間(例如為期間T[n-1])中最低有效位元C[0]~C[1]的過程(即為圖2C的時間點T1到時間點T2之間)中執行圖1B的操作S105-1，並在該過程結 束(例如為時間點T2)時執行圖1B的操作S105-2。如此一來，在下一期間(例如為期間T[n])中，數位類比轉換器電路210可根據調整後指標訊號P[n]以及在該下一期間基於調整後指標訊號P[n]所產生的最高有效位元B[0]~B[2]選取對應的電容CM來產生訊號成分S11。藉由上述設置方式，動態元件匹配電路250之操作不會明顯降低訊號轉換裝置200的操作速度。
圖2D為根據本案一些實施例繪製圖2A中之動態元件匹配電路250的操作示意圖。於一些實施例中，動態元件匹配電路250用以基於非溫度計碼模式調整指標訊號P[n]。於一些實施例中，該非溫度計碼模式可以是二進位制模式(如圖2D所示)。於另一些實施例中，該非溫度計碼模式可以是具有數位碼錯誤校正(digital code error correction)機制的非二進位模式。如前所述，在期間T[n]的多個最高有效位元B[0]~B[2]標示為數位碼D[n]。換句話說，數位碼D[n]可表示為D[n]=(B[2],B[1],B[0])2。於一些實施例中，指標訊號P[n]用以指示一特定的高權重位元(於此例中，為最高有效位元B[0])與電容CM的對應關係，以定義該高權重位元所對應的元件為二進位制模式位元權重的參考起始點。多個元件0~6分別對應於數位類比轉換器電路210中的7個電容CM。例如，元件0對應於耦接至開關電路SW2[0]的電容CM，元件1對應於耦接至開關電路SW2[1]的電容CM。依此類推，應可理解多個元件0~6與圖2A中的7個電容CM之間的對應關係。基於二進位制模式的位元權重，最高有效位元B[2]對應於4個電容CM，最高有效位元B[1]對應於2個電容CM，且最高有效位元B[0]對應於1個電容CM。
於期間T[n-1](例如為用於產生數位碼D[n-1]之比較期間TC)，指標訊號P[n-1]指向元件6，且逐漸逼近暫存器式控制邏輯電路240決定 最高有效位元B[2]、B[1]以及B[0]依序為邏輯值0、邏輯值1以及邏輯值1。換言之，數位碼D[n-1]為(011)2，且數位碼D[n-1]對應之訊號值為3。
於期間T[n-1]，算術邏輯單元電路110加總在期間T[n-1]中的多個最高有效位元B[0]~B[2]以及指標訊號P[n-1]，以產生調整後指標訊號P[n]。例如，由於指標訊號P[n-1]指向元件6(即指標訊號P[n-1]為最大值)，算術邏輯單元電路110可透過加總指標訊號P[n-1]與數位碼D[n-1]以及溢位運算，以決定調整後指標訊號P[n]為2(即P[n]=P[n-1]+D[n-1]-7=6+3-7=2)。由於數位碼D[n-1]為3，代表指標訊號P[n-1]之移動量為3。因此，調整後指標訊號P[n]改為指向元件2。如此一來，由於調整後指標訊號P[n]指示最高有效位元B[0]對應於元件2，按照二進位制的位元次序，元件0以及元件1對應於最高有效位元B[1]，且剩餘的多個元件3~6對應於最高有效位元B[2]。
再者，於期間T[n](例如為用於產生數位碼D[n]之比較期間TC)，逐漸逼近暫存器式控制邏輯電路240決定最高有效位元B[2]、B[1]以及B[0]依序為邏輯值1、邏輯值0以及邏輯值0。換言之，數位碼D[n]為(100)2，其對應之訊號值為4。由於最高有效位元B[2]為邏輯值1，對應於最高有效位元B[2]的多個元件3~6將被選取(以虛線繪製)，以根據多個最高有效位元B[0]~B[2]產生訊號成分S11。
於期間T[n]，算術邏輯單元電路110加總在期間T[n]中的多個最高有效位元B[0]~B[2]以及指標訊號P[n]，以產生調整後指標訊號P[n+1]。例如，由於指標訊號P[n]指向元件2(即指標訊號P[n]為2)，算術邏輯單元電路110可加總指標訊號P[n]與數位碼D[n]，以決定調整後指標訊號P[n+1]為6(即P[n+1]=P[n]+D[n]=2+4=6)。由於數位碼D[n]為4，代表指標訊號之移動量為4。 因此，調整後指標訊號P[n+1]將改為指向元件6。如此一來，由於調整後指標訊號P[n+1]指示最高有效位元B[0]對應於元件6，按照二進位制的位元次序，多個元件4~5對應於最高有效位元B[1]，且剩餘的多個元件0~3對應於最高有效位元B[2]。
再者，於期間T[n+1](例如為用於產生數位碼D[n+1]之比較期間TC)，逐漸逼近暫存器式控制邏輯電路240決定最高有效位元B[2]、B[1]以及B[0]依序為邏輯值1、邏輯值0以及邏輯值1。換言之，數位碼D[n+1]為(101)2，其對應之訊號值為5。由於最高有效位元B[2]以及最高有效位元B[0]皆為邏輯值1，對應於最高有效位元B[2]的多個元件0~3以及對應於最高有效位元B[0]的元件6將被選取(以虛線繪製)，以根據多個最高有效位元B[0]~B[2]產生訊號成分S11。
於期間T[n+1]，算術邏輯單元電路110加總在期間T[n+1]中的多個最高有效位元B[0]~B[2]以及指標訊號P[n+1]，以產生調整後指標訊號P[n+2]。例如，由於先前期間的指標訊號P[n+1]指向元件6(即指標訊號P[n+1]為最大值)，算術邏輯單元電路110可透過加總指標訊號P[n+1]與數位碼D[n+1]以及溢位運算，以決定調整後指標訊號P[n+2]為4(即P[n+2]=P[n+1]+D[n+1]-7=6+5-7=4)。由於數位碼D[n+1]為5，代表指標訊號P[n+1]之移動量為5。因此，調整後指標訊號P[n+2]將改為指向元件4。如此一來，由於調整後指標訊號P[n+2]指示最高有效位元B[0]對應於元件4，按照二進位制的位元次序，多個元件2~3對應於最高有效位元B[1]，且剩餘的多個元件0~1以及元件5~6對應於最高有效位元B[2]。
再者，於期間T[n+2](例如為用於產生數位碼D[n+2]之比較期間TC)，逐漸逼近暫存器式控制邏輯電路240決定最高有效位元B[2]、B[1]以及B[0]依序為邏輯值0、邏輯值1以及邏輯值0。換言之，數位碼D[n+2]為(010)2，其對應之訊號值為2。由於最高有效位元B[1]為邏輯值1，對應於最高有效位元B[1]的多個元件2~3將被選取(以虛線繪製)，以根據多個最高有效位元B[0]~B[2]產生訊號成分S11。
藉由上述設置方式，動態元件匹配電路250可依據在前一期間(例如為期間T[n-1])的最高有效位元B[0]~B[2]以及指標訊號P[n-1]產生調整後指標訊號P[n]，並根據此調整後指標訊號P[n]以及當前期間(例如為期間T[n])的數位碼D[n]產生訊號成分S11。如此一來，數位類比轉換器電路210可以利用不同的電容CM來產生訊號成分S11，以降低電容CM的不匹配所造成的影響。另外，由於指標訊號P[n]是透過加總前一期間的最高有效位元B[0]~B[2]進行更新，訊號轉換裝置200的電容CM不匹配所造成的影響可具有一階整形之效果。
以上操作僅以逐漸逼近暫存器式類比數位轉換器為例進行說明，但本案並不以此為限。各種可應用圖1A的動態元件匹配電路100之類比數位轉換器皆為本案的訊號轉換裝置所涵蓋之範圍。
圖3為根據本案一些實施例繪製一種訊號轉換裝置300的示意圖。於此例中，訊號轉換裝置300為數位類比轉換裝置，其可用以轉換數位碼DC為對應的類比訊號(例如為訊號S1)。訊號轉換裝置300包含數位類比轉換器電路210、數位類比轉換器電路220以及動態元件匹配電路250。數位類比轉換 器電路210、數位類比轉換器電路220以及動態元件匹配電路250之相關設置方式可參考圖2A、圖2D與圖1A之說明，於此不再重複贅述。
類似於圖2D的例子，動態元件匹配電路250可在數位類比轉換器電路220轉換多個最低有效位元C[0]~C[1]為訊號成分S12的過程中開始調整訊號SS並在時間點T2更新指標訊號P[n]。舉例而言，在期間T[n-1]中，數位碼DC中的最高有效位元值B[2]、B[1]以及B[0]依序為邏輯值0、邏輯值1以及邏輯值1(即對應之訊號值為3)，且指標訊號P[n-1]為最大值(即為6，其指向元件6)。在多個最低有效位元C[0]~C[1]被轉換為訊號成分S12的過程中，動態元件匹配電路250可加總訊號值3與指標訊號P[n-1]並執行溢位運算，以調整訊號SS。在該過程結束時，動態元件匹配電路250可根據訊號SS產生調整後指標訊號P[n]為2。如此一來，根據下一筆數位碼DC中的多個最高有效位元B[0]~B[2]以及調整後的指標訊號P[n]，數位類比轉換器電路210可選出對應的多個電容CM轉換多個最高有效位元B[0]~B[2]以產生訊號成分S11。
以上例子僅以電容式數位類比轉換器進行說明，但本案並不以此為限。各種可應用圖1A的動態元件匹配電路100之數位類比轉換器(例如包含電阻式數位類比轉換器、電流導向式電阻式數位類比轉換器等等)皆為本案的訊號轉換裝置所涵蓋之範圍。另外，上述的訊號轉換裝置200或300僅以單端訊號應用的設置方式為例說明，但本案並不以此為限。於另一些實施例中，訊號轉換裝置200或300亦可改由差動訊號應用的設置方式實施。
另外，上述的例子僅以操作於二進位碼模式的動態元件匹配電路250為例。如前所述，動態元件匹配電路250可以操作於非溫度計碼模式。應當理解，在不同實施例中，若動態元件匹配電路250操作於非溫度計碼模式(例 如為非二進位制模式)，數位類比轉換器電路210(與/或數位類比轉換器電路220)中的元件之權重可根據對應之數位碼(例如為非二進位碼)編碼。
上述各例子中的電路數量、位元數量、指標訊號與高權重位元之間的對應關係皆用以示例，且本案並不以此為限。依據實際應用需求，各例子中的電路數量、位元數量、指標訊號與高權重位元之間的對應關係皆可相應進行調整。
綜上所述，本案一些實施例中的動態元件匹配電路、動態元件匹配方法以及訊號轉換裝置可利用前一期間的高權重位元以及指標訊號來更新指標訊號。如此，可改善訊號轉換裝置的線性度，並對訊號轉換裝置帶來一階整形的效果。此外，若訊號轉換裝置為逐漸逼近式暫存器式類比數位轉換器，動態元件匹配電路可在處理低權重位元的期間進行運作。如此，動態元件匹配電路不會明顯降低逐漸逼近式暫存器式類比數位轉換器的操作速度。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
105:動態元件匹配方法 S105-1~S105-3:操作

Claims (10)

  1. 一種訊號轉換裝置，包含：一第一數位類比轉換器電路，包含複數個元件，其中該第一數位類比轉換器電路用以響應複數個第一位元利用該些元件產生一第一訊號中之一第一訊號成分；一第二數位類比轉換器電路，用以響應一第二位元產生該第一訊號中之一第二訊號成分，其中該些第一位元對應之權重高於該第二位元對應之權重；以及一動態元件匹配電路，用以響應在一前一期間的一指標訊號與該些第一位元產生一調整後指標訊號，以設定該些元件與該些第一位元之間的對應關係。
  2. 如請求項1之訊號轉換裝置，其中該動態元件匹配電路用以加總在該前一期間的該指標訊號與在該前一期間的該些第一位元，以調整該指標訊號來產生該調整後指標訊號。
  3. 如請求項1之訊號轉換裝置，其中該動態元件匹配電路包含：一算術邏輯單元電路，用以加總該前一期間的該些第一位元與在該前一期間的該指標訊號，以產生一第二訊號；一暫存器電路，用以根據一時脈訊號輸出該第二訊號為該調整後指標訊號；以及一解碼器電路，用以解碼該指標訊號為複數個控制訊號，其中該第一數位類比轉換器電路更用以根據該些控制訊號選擇該些元件。
  4. 如請求項1之訊號轉換裝置，更包含：一比較器電路，用以根據該第一訊號產生一決策訊號；以及一逐漸逼近暫存器式控制邏輯電路，用以根據該決策訊號產生該些第一位元與該第二位元。
  5. 如請求項4之訊號轉換裝置，其中該動態元件匹配電路在該逐漸逼近暫存器式控制邏輯電路產生在該前一期間的該第二位元的一過程中加總在該前一期間的該指標訊號與該些第一位元，並在該過程結束時輸出該調整後指標訊號。
  6. 如請求項4之訊號轉換裝置，其中該動態元件匹配電路在該逐漸逼近暫存器式控制邏輯電路產生在該前一期間的該些第一位元後開始加總在該前一期間的該指標訊號與該些第一位元。
  7. 如請求項1之訊號轉換裝置，其中該動態元件匹配電路用以在該第二數位類比轉換器電路處理在該前一期間的該第二位元的一過程中加總在該前一期間的該指標訊號與該些第一位元，並在該過程結束時輸出該調整後指標訊號。
  8. 如請求項1之訊號轉換裝置，其中該動態元件匹配電路用以基於一非溫度計碼模式調整該指標訊號。
  9. 一種動態元件匹配電路，包含：一算術邏輯單元電路，用以加總一數位碼於一前一期間具有的複數個最高有效位元以及在該前一期間的一指標訊號，以產生一第一訊號，其中該第一訊號僅為在該前一期間的該些最高有效位元與該指標訊號之一總和； 一暫存器電路，用以根據一時脈訊號輸出該第一訊號為一調整後指標訊號；以及一解碼器電路，用以解碼該調整後指標訊號為複數個控制訊號，其中該些控制訊號用以設定一第一數位類比轉換器電路的複數個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。
  10. 一種動態元件匹配方法，包含：加總一數位碼於一前一期間的複數個最高有效位元以及在該前一期間的一指標訊號，以產生一第一訊號，其中該第一訊號僅為在該前一期間的該些最高有效位元與該指標訊號之一總和；根據一時脈訊號輸出該第一訊號為一調整後指標訊號；以及解碼該調整後指標訊號為複數個控制訊號，其中該些控制訊號用以設定一第一數位類比轉換器電路的複數個元件與該些最高有效位元之間的對應關係，以利用該些元件轉換該些最高有效位元。
TW110127029A 2021-07-22 2021-07-22 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 TWI792438B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110127029A TWI792438B (zh) 2021-07-22 2021-07-22 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US17/720,754 US11799490B2 (en) 2021-07-22 2022-04-14 Signal converter device, dynamic element matching circuit, and dynamic element matching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127029A TWI792438B (zh) 2021-07-22 2021-07-22 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法

Publications (2)

Publication Number Publication Date
TW202306324A TW202306324A (zh) 2023-02-01
TWI792438B true TWI792438B (zh) 2023-02-11

Family

ID=84976610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127029A TWI792438B (zh) 2021-07-22 2021-07-22 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法

Country Status (2)

Country Link
US (1) US11799490B2 (zh)
TW (1) TWI792438B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826259A (zh) * 2022-04-13 2022-07-29 中国电子科技集团公司第三十八研究所 一种高速低功耗逐次逼近型模数转换器及模数转换方法
CN116633358B (zh) * 2023-07-25 2023-09-29 浙江大学 高速高线性数模转换器编码方法、系统、终端及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425774B (en) * 1998-11-04 2001-03-11 Guo Tai Hau Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
TW200908564A (en) * 2007-08-10 2009-02-16 Realtek Semiconductor Corp Look-up table type data weighted average circuit and method of dynamic element matching
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法
US20190280704A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of linearizing the transfer characteristic by dynamic element matching

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958722B1 (en) * 2004-06-11 2005-10-25 Texas Instruments Incorporated SAR ADC providing digital codes with high accuracy and high throughput performance
US8525720B2 (en) * 2011-07-22 2013-09-03 Texas Instruments Incorporated Non-binary successive approximation analog to digital converter
US9197231B1 (en) * 2014-04-30 2015-11-24 Freescale Semiconductor, Inc. Systems and methods for data conversion
TWI594579B (zh) * 2016-06-13 2017-08-01 瑞昱半導體股份有限公司 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法
WO2018041332A1 (en) * 2016-08-30 2018-03-08 Huawei Technologies Co., Ltd. Analogue to digital converter
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
CN108134608B (zh) * 2016-12-01 2021-06-18 瑞昱半导体股份有限公司 三角积分调变器与信号转换方法
US10020816B1 (en) * 2017-08-23 2018-07-10 Intel IP Corporation Hybrid successive approximation register analog to digital converter
TWI650956B (zh) * 2017-12-12 2019-02-11 瑞昱半導體股份有限公司 連續漸近暫存器式量化器與連續時間三角積分調變器
TWI645684B (zh) * 2017-12-29 2018-12-21 瑞昱半導體股份有限公司 三角積分調變器
CN109995367B (zh) * 2017-12-29 2022-12-06 瑞昱半导体股份有限公司 数模转换器装置
US10763884B2 (en) * 2018-07-23 2020-09-01 Mediatek Inc. High linearity digital-to-analog converter with ISI-suppressing method
TWI660585B (zh) * 2018-07-31 2019-05-21 瑞昱半導體股份有限公司 鎖存器電路
US10630304B1 (en) * 2019-04-01 2020-04-21 Nxp B.V. Sub-ranging analog-to-digital converter
TWI719809B (zh) * 2020-01-20 2021-02-21 瑞昱半導體股份有限公司 溫度感測電路
TWI736223B (zh) * 2020-04-16 2021-08-11 瑞昱半導體股份有限公司 數位斜率式類比數位轉換器裝置與訊號轉換方法
TWI768549B (zh) * 2020-11-19 2022-06-21 瑞昱半導體股份有限公司 管線式類比數位轉換器與類比數位轉換方法
TWI763228B (zh) * 2020-12-31 2022-05-01 瑞昱半導體股份有限公司 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
CN115967403A (zh) * 2021-10-13 2023-04-14 瑞昱半导体股份有限公司 逐渐逼近寄存器式模拟数字转换装置与信号转换方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425774B (en) * 1998-11-04 2001-03-11 Guo Tai Hau Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
TW200908564A (en) * 2007-08-10 2009-02-16 Realtek Semiconductor Corp Look-up table type data weighted average circuit and method of dynamic element matching
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法
US20190280704A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of linearizing the transfer characteristic by dynamic element matching

Also Published As

Publication number Publication date
TW202306324A (zh) 2023-02-01
US11799490B2 (en) 2023-10-24
US20230024276A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
TWI452846B (zh) 分段式類比數位轉換器及其方法
US9432046B1 (en) Successive approximation analog-to-digital converter
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
EP3447921B1 (en) Hybrid successive approximation register analog to digital converter
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
TWI792438B (zh) 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US8525720B2 (en) Non-binary successive approximation analog to digital converter
US8514123B2 (en) Compact SAR ADC
US20160373124A1 (en) Analog-Digital Converter and Control Method
US20080024346A1 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
EP1391994B1 (en) Comparator array having means for fast metastability resolution
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN113794475A (zh) 电容阵列型逐次逼近模数转换器的校准方法
TW202141934A (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
US9197231B1 (en) Systems and methods for data conversion
TWI777464B (zh) 訊號轉換裝置與訊號轉換方法
WO2019113772A1 (zh) 用于模数转换的方法和模数转换器
CN112583406B (zh) 模拟数字转换器装置与模拟数字转换器电路系统
CN115694504A (zh) 讯号转换装置、动态元件匹配电路与动态元件匹配方法
CN111697968A (zh) 信号处理系统及方法
CN113556127B (zh) 数字斜率式模拟数字转换器装置与信号转换方法
CN116318161B (zh) 用于图像传感器的多步式单斜模数转换电路及控制方法
US20230336184A1 (en) High-Speed and Low-Power Successive Approximation Register Analog-to-Digital Converter (SAR ADC) and Analog-to-Digital Conversion Method
Chatterjee et al. An Adaptive Gain Tuner Based Fore-ground Calibration Algorithm of a Pipeline ADC
Ghoshal et al. Realization of a variable resolution modified semiflash ADC based on bit segmentation scheme