CN113556127B - 数字斜率式模拟数字转换器装置与信号转换方法 - Google Patents

Abstract

本公开涉及数字斜率式模拟数字转换器装置与信号转换方法。该装置包含电容阵列电路、切换电路系统、多个比较器电路、多个编码器电路系统以及控制逻辑电路。电容阵列电路根据输入信号与多个切换信号产生第一信号。切换电路系统根据致能信号与多个生效信号中的第一生效信号产生这些切换信号。每一比较器电路比较该第一信号与预定电压以产生这些生效信号中之一对应者。每一编码器电路系统根据这些生效信号中之一对应者接收这些切换信号，以产生多组第一数字码中之一对应者。控制逻辑电路根据这些多组第一数字码执行统计运算，以产生第二数字码。

Description

数字斜率式模拟数字转换器装置与信号转换方法

技术领域

本公开涉及模拟数字转换器，尤其是涉及使用多组比较器的数字斜率式模拟数字转换器与信号转换方法。

背景技术

模拟数字转换器已广泛地应用于各种电子装置，以产生数字信号来进行后续的信号处理。在实际应用上，通常需要在模拟数字转换器的效能(分辨率、低噪声、带宽等等)与功率消耗之间进行取舍。然而，现有的模拟转换器电路架构已不足以符合当前对于高效能与低功率的严格要求。

发明内容

在一些实施例中，数字斜率式模拟数字转换器装置包含电容阵列电路、切换电路系统、多个比较器电路、多个编码器电路系统以及控制逻辑电路。电容阵列电路用以根据输入信号与多个切换信号产生第一信号。切换电路系统用以根据致能信号与多个生效信号中的第一生效信号产生这些切换信号。每一比较器电路用以比较该第一信号与预定电压以产生这些生效信号中之一对应者。每一编码器电路系统用以根据这些生效信号中之一对应者接收这些切换信号，以产生多组第一数字码中之一对应者。控制逻辑电路用以根据这些多组第一数字码执行统计运算，以产生第二数字码。

在一些实施例中，信号转换方法包含下列操作：根据输入信号与多个切换信号产生第一信号；根据多个生效信号中的第一生效信号与致能信号产生这些切换信号；藉由多个比较器电路产生这些生效信号，其中这些比较器电路中每一者用以比较该第一信号与预定电压以产生这些生效信号中之一对应者；藉由多个编码器电路系统根据这些生效信号产生多组第一数字码；以及根据这些多组第一数字码执行统计运算，以产生第二数字码。

有关本公开的特征、实际操作与效果，兹配合图式作优选实施例详细说明如下。

附图说明

图1为根据本公开一些实施例绘制的一种数字斜率式模拟数字转换器装置的示意图；

图2为根据本公开一些实施例绘制图1中的电容阵列电路、切换电路系统以及编码器电路系统的示意图；

图3为根据本公开一些实施例绘制图1的控制逻辑电路的示意图；

图4为根据本公开一些实施例绘制图1中的部分波形的示意图；以及

图5为根据本公开一些实施例绘制一种信号转换方法的流程图。

具体实施方式

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本公开的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本公开的范围与含义。同样地，本公开亦不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用的『耦接』或『连接』，均可指两或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两或多个组件相互操作或动作。如本文所用，用语『电路系统(circuitry)』可为由至少一电路(circuit)所形成的单一系统，且用语『电路』可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。

如本文所用，用语『与/或』包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本公开的本意。为易于理解，在各图式中的类似组件将被指定为相同标号。

图1为根据本公开一些实施例绘制的一种数字斜率式模拟数字转换器(analog todigital converter,ADC)装置100的示意图。在一些实施例中，数字斜率式ADC装置100可将输入信号SIN转换为对应的数字码D4。

数字斜率式ADC装置100包含电容阵列电路110、切换电路系统120、多个比较器电路130-1、130-2与130-3、多个编码器电路系统140-1、140-2与140-3以及控制逻辑电路150。电容阵列电路110根据输入信号SIN以及多个切换信号S₁～S_m产生信号SS。在一些实施例中，电容阵列电路110是基于数字电路(例如为后述的多个延迟单元DU₁～DU_m-1以及多个反相器电路I₁～I₂)的控制逐渐调整(例如为增加或降低)信号SS的电平(即调整信号SS的斜率)。

切换电路系统120根据致能信号EN与多个生效信号SV1～SV3中的第一生效信号产生多个切换信号S₁～S_m。例如，信号SC为根据多个生效信号SV1～SV3中的第一生效信号产生的，其中第一生效信号可用以控制数字斜率式ADC装置100结束进行模拟数字转换。切换电路系统120可响应于致能信号EN与信号SC产生多个切换信号S₁～S_m。在一些实施例中，第一生效信号可为多个生效信号SV1～SV3中在模拟数字转换阶段中最晚转态(即电平出现变化)的一信号。在一些实施例中，第一生效信号为致能信号EN由第一逻辑值(例如为逻辑值0)切换至第二逻辑值(例如为逻辑值1)后最晚转态的一信号。关于此处的说明将于后参照图4进行说明。

多个比较器电路130-1、130-2以及130-3中每一者用以比较信号SS与预定电压VREF1(例如可为，但不限于，交流的电压)以产生多个生效信号SV1～SV3中之一对应者。以比较器电路130-1为例，比较器电路130-1的一输入端耦接至电容阵列电路110以接收信号SS，且比较器电路130-1的另一输入端接收预定电压VREF1。如此，比较器电路130-1可比较信号SS与预定电压VREF1以检测此两个信号电压大小。当比较器电路130-1的两个输入端的极性(或比较器电路130-1的输出端的极性)改变时，代表信号SS出现零交越(zerocrossing)点，比较器电路130-1可据此输出生效信号SV1。依此类推，应可理解比较器电路130-2比较信号SS与预定电压VREF1以输出生效信号SV2，且比较器电路130-3比较信号SS与预定电压VREF1以输出生效信号SV3。在一些实施例中，多个比较器电路130-1、130-2以及130-3是在未校正直流偏移(offset)电压下分别产生多个生效信号SV1～SV3。

多个编码器电路系统140-1、140-2以及140-3中每一者用以根据多个生效信号SV1～SV3中之一对应者产生多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m中之一对应者。以编码器电路系统140-1为例，编码器电路系统140-1接收生效信号SV1，并根据生效信号SV1产生数字码D1₁～D1_m。依此类推，编码器电路系统140-2根据生效信号SV2产生数字码D2₁～D2_m。编码器电路系统140-3根据生效信号SV3产生数字码D3₁～D3_m。

控制逻辑电路150耦接至多个编码器电路系统140-1、140-2以及140-3，以接收多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m。控制逻辑电路150可根据多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m执行一统计运算，以产生数字码D4。在一些实施例中，统计运算可为多数票决(majority vote)、平均运算、权重运算等。例如，控制逻辑电路150可平均多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m以产生数字码D4。藉由考虑多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m，可降低模拟数字转换阶段中的噪声(例如：量化噪声、电路噪声)影响，以产生更为精确的数字码D4。

在一些相关技术中，ADC装置使用单一转换电路对同一取样信号重复执行多次模拟数字转换以产生多组数字码。在此些技术中，由于需重复执行多次模拟数字转换，操作速度会明显地下降而不足以适用于当前的应用需求。在又一些相关技术中，为了提升操作速度，ADC装置使用多套转换电路来对同一取样信号同时执行多个模拟数字转换以产生多组数字码。然而，由于使用多套转换电路，将造成电路面积以及功率消耗大幅增加。另外，在此些技术中，需要额外机制来校正多套转换电路中的多个离散时间式比较器的直流偏移(offset)电压，以产生具有适当线性度的多组数字码。如此，此额外机制亦会造成电路面积与功率消耗增加。

相较于上述技术，在本公开中，多个比较器电路130-1、130-2与130-3以及多个编码器电路系统140-1、140-2以及140-3可共享电容阵列电路110以及切换电路系统120。如此，可在维持一定的操作速度下，让电路面积与功率消耗的增加量较低。此外，由于数字斜率式ADC装置100的模拟数字转换是利用连续时间式的多个比较器电路130-1、130-2与130-3来检测零交越点，故可在未校正直流偏移电压下产生具有适当线性度的多组数字码。换言之，在一些实施例中，数字斜率式ADC装置100可在未具有用于校正直流偏移电压的额外机制下进行模拟数字转换。如此，可进一步节省更多的电路面积与功率消耗。

图2为根据本公开一些实施例绘制图1中的电容阵列电路110、切换电路系统120以及编码器电路系统140-1的示意图。电容阵列电路110包含多个电容C1～Cm、多个反相器电路I1～Im以及开关SW1。开关SW1的第一端用以接收输入信号SIN，且开关SW1的第二端耦接至多个电容C1～Cm的第一端。开关SW1根据频率信号CLK导通，以传输输入信号SIN至多个电容C1～Cm。

多个电容C1～Cm的第二端分别接收多个控制信号S_D1～S_Dm。多个反相器电路I1～Im中每一者根据多个切换信号S₁～S_m中之一对应者产生多个控制信号S_D1～S_Dm中之一对应者。以反相器电路I1为例，反相器电路I1根据切换信号S₁输出控制信号S_D1至电容C1的第二端。依此类推，应可理解多个切换信号S₂～S_m、多个控制信号S_D2～S_Dm、多个反相器电路I2～Im以及多个电容C2～Cm之间的对应关系。

多个反相器电路I1～Im接收参考电压VREF以及地电压GND，以设定多个控制信号S_D1～S_Dm的高电平与低电平，其中参考电压VREF高于地电压GND。例如，若切换信号S₁具有逻辑值0(即具有低电平)，反相器电路I1输出具有逻辑值1(即具有参考电压VREF之电平)的控制信号S_D1。或者，若切换信号S₁具有逻辑值1(即具有高电平)，反相器电路I1输出具有逻辑值0(即具有地电压GND之电平)的控制信号S_D1。在进行模拟数字转换前，致能信号EN设定以具有逻辑值0，故多个控制信号S_D1～S_Dm具有参考电压VREF的电平。如此，多个电容C1～Cm的第一端的电平会被移位至一高电平，以确保信号SS在初始时位于数字斜率式ADC装置100的合适工作范围。

切换电路系统120包含逻辑门电路CQ以及多个延迟单元DU₁～DU_m-1。逻辑门电路CQ用以在致能信号EN具有第一逻辑值(例如为逻辑值1)与信号SC(或为第一生效信号)具有第二逻辑值(例如为逻辑值0)时产生具有第一逻辑值的切换信号S₁，其中第一逻辑值不同于第二逻辑值。例如，逻辑门电路CQ可为具有一非反相输入端以及一反相输入端的与(AND)门。非反相输入端接收致能信号EN，且反相输入端接收信号SC(或为与第一生效信号相关的信号)。如此，当致能信号EN具有逻辑值1且信号SC具有逻辑值0时，逻辑门电路CQ输出具有逻辑值1的切换信号S₁。

多个延迟单元DU₁～DU_m-1串联耦接，以延迟切换信号S₁来依序产生剩余的切换信号S₂～S_m。延迟单元DU₁根据切换信号S₁产生切换信号S₂。依此类推，延迟单元DU_m-1根据切换信号S_m-1(未绘示)产生切换信号S_m。在一些实施例中，多个延迟单元DU₁～DU_m-1每一者可由串接的多个逻辑门电路(例如可为与门、反相器等)实施，以延迟所接收到的切换信号一预定延迟时间以产生次一切换信号。

编码器电路系统140-1包含多个正反器电路DF₁～DF_m与编码器电路142。多个正反器电路DF₁～DF_m用以根据生效信号SV1分别接收多个切换信号S₁～S_m以输出多个信号D[1]～D[m]。编码器电路142编码多个信号D[1]～D[m]以产生一组数字码D1₁～D1_m。在一些实施例中，多个信号D[1]～D[m]为温度计码(thermometer code)，且数位码D1₁～D1_m可为二进制码(binary code)。在一些实施例中，编码器电路系统140-2与140-3的结构相同于编码器电路系统140-1。例如，在编码器电路系统140-2中，多个正反器电路DF₁～DF_m是根据生效信号SV2分别接收多个切换信号S₁～S_m，以提供多个信号给编码器电路142来产生一组数字码D2₁～D2_m。同样地，在编码器电路系统140-3中，多个正反器电路DF₁～DF_m是根据生效信号SV3分别接收多个切换信号S₁～S_m，以提供多个信号给编码器电路142来产生一组数字码D3₁～D3_m。

上述的电路设定方式以及各个电路组件/信号/位的数量用于示例，且本公开并不以此为限。例如，在一些实施例中，编码器电路系统140-1可包含更多正反器电路(未绘示)。这些正反器电路可根据生效信号SV1而自多个延迟单元DU₁～DU_m-1中接收与切换信号有关的信号，以产生更多位至编码器电路142。如此，编码器电路142可根据更多的位信息产生更精确的一组数字码D1₁～D1_m。

图3为根据本公开一些实施例绘制图1的控制逻辑电路150的示意图。在一些实施例中，控制逻辑电路150用以根据多个生效信号SV1～SV3产生计数值CV，并在计数值CV相同于默认值n时输出信号SC。例如，控制逻辑电路150包含控制电路152以及计数器电路154。控制电路152用以对多组数字码D1₁～D1_m、D2₁～D2_m以及D3₁～D3_m执行统计运算，以产生数字码D4。在一些实施例中，控制电路152可由具有运算能力的至少一数字逻辑电路实施。计数器电路154用以接收多个生效信号SV1、SV2以及SV3，并根据多个生效信号SV1、SV2以及SV3进行计数以产生计数值CV，并在计数值CV相同于默认值n时输出信号SC。

在一些实施例中，默认值n可设定为多个比较器电路130-1、130-2与130-3的个数(在此例中，默认值n为3)。计数器电路154可为一上数计数器电路，并根据具有逻辑值1的生效信号SV1、SV2或SV3触发以增加计数值CV。当计数值CV小于默认值n时，计数器电路154输出具有逻辑值0的信号SC。响应于此信号SC，切换电路系统120持续更新多个切换信号S₁～S_m，以_-持续进行模拟数字转换。当计数值CV相同于默认值n时，计数器电路154输出具有逻辑值1的信号SC。响应于此信号SC，切换电路系统120重置多个切换信号S₁～S_m，以_-结束模拟数字转换并进入下次的取样阶段。

图4为根据本公开一些实施例绘制图1中的部分波形的示意图。在期间P1之前，致能信号EN与信号SC皆具有逻辑值0(即低电平)。在此条件下，多个切换信号S₁～S_m皆为逻辑值0，故多个控制信号S_D1～S_Dm皆具有参考电压VREF的电平。如此一来，电容阵列电路110可被重置，以对输入信号SIN进行取样。在期间P1，信号SS会经由一额外电路(未示出)移位至一合适电平。在一些实施例中，前述的合适电平可为数字斜率式ADC装置100的默认全刻度范围(full scale range)内的电平)。

在期间P2，致能信号EN具有逻辑值1(即高电平)且信号SC具有逻辑值0。在此条件下，数字斜率式ADC装置100开始执行模拟数字转换。响应此致能信号EN，多个切换信号S₁～S_m依序由逻辑值0切换至逻辑值1。以切换信号S₁为例，当切换信号S₁由逻辑值0切换至逻辑值1时，控制信号S_D1切换为地电压GND的电平。如此，信号SS的电平会被电容C1拉低。藉由多个延迟单元DU₁～DU_m-1的操作，切换信号S₂～S_m会依序被切换至逻辑值1，故信号SS的电平会依序被电容C2～Cm拉低。

比较器电路130-1在时间T0检测到信号SS的电平小于预定电压VREF1(即出现零交越点)，故输出具有逻辑值1的信号SV1。响应于此信号SV1，图3的计数值CV增加1。由于噪声的影响，比较器电路130-2在时间T1(其早于时间T0)检测到信号SS的电平小于预定电压VREF1，故输出具有逻辑值1的信号SV2。响应于此信号SV2，图3的计数值CV增加1。类似地，比较器电路130-3在时间T2(其晚于时间T0)检测到信号SS的电平小于预定电压VREF1，故输出具有逻辑值1的信号SV3。响应于此信号SV3，计数值CV再增加1。据此，在时间T2，计数值CV为3并相同于默认值n，故控制逻辑电路150输出具有逻辑值1的信号SC。响应于此信号SC，多个编码器电路系统140-1、140-2以及140-3分别产生多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m。如此，控制逻辑电路150可根据多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m-产生数字码D4。

在此例中，生效信号SV3为前述的第一生效信号。例如，在致能信号EN由逻辑值0切换至逻辑值1后(即进入模拟数字转换阶段后)，生效信号SV3为多个生效信号SV1～SV3中最晚转态的信号。藉由使用生效信号SV3来控制模拟数字转换的结束时间，可确保信号SS的电平变化能够让多个比较器电路130-1、130-2以及130-3中每一者检测到零交越点。如此，多组数字码D1₁～D1_m、D2₁～D2_m与D3₁～D3_m足以反映多个比较器电路130-1、130-2以及130-3所受到噪声的影响。藉由统计运算，控制逻辑电路150可平均(即降低)这些噪声的影响以产生更为精确的数字码D4。

在另一些实施例中，在图4的例子中，生效信号SV2亦可作为多个生效信号SV1～SV3中的第一生效信号。在此条件下，由于比较器电路130-3尚未检测到零交越点，故对应的该组数字码D3₁～D3_m可能不准确。因此，控制逻辑电路150可只平均多组数字码D1₁～D1_m与D2₁～D2_m来产生数字码D4。

上述的例子仅以3个编码器电路系统(即默认值n等于3)以及3个比较器电路为例说明，但本公开并不以此为限。在各个实施例中，编码器电路系统的个数可大于或等于2，且比较器电路的个数可大于或等于2。

上述各实施例仅以单端式电路为例说明，但本公开并不以此为限。应当理解，上述各实施例亦可由差动式电路实施(例如设置两个电容阵列电路110来取样差动输入信号以产生两个信号至比较器电路)。

图5为根据本公开一些实施例绘制的一种信号转换方法500的流程图。在一些实施例中，信号转换方法500可由(但不限于)图1的数字斜率式ADC装置100执行。

在操作S510，根据输入信号与多个切换信号产生第一信号。在操作S520，根据多个生效信号中的第一生效信号与致能信号产生这些切换信号。在操作S530，藉由多个比较器电路产生这些生效信号，其中这些比较器电路中每一者用以比较第一信号与一预定电压以产生这些生效信号中之一对应者。在操作S540，藉由多个编码器电路系统根据这些生效信号产生多组第一数字码。在操作S550，根据这些多组第一数字码执行统计运算，以产生第二数字码。

上述信号转换方法500的多个操作的说明可参考前述多个实施例，故于此不再赘述。上述多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本公开的各实施例的操作方式与范围下，在信号转换方法500下的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在信号转换方法500下的一个或多个操作可以是同时或部分同时执行。

综上所述，本公开一些实施例中的数字斜率式ADC装置与信号转换方法采用共享一电容阵列电路的多个比较器电路来进行模拟数字转换。如此一来，可以在提升ADC装置的分辨率并维持较低的电路面积与功率消耗。

虽然本公开的实施例如上所述，然而这些实施例并非用来限定本公开，本技术领域具有通常知识者可依据本公开的明示或隐含的内容对本公开的技术特征施以变化，凡此种种变化均可能属于本公开所寻求的专利保护范畴，换言之，本公开的专利保护范围须视本说明书的权利要求范围所界定者为准。

【符号说明】

100:数字斜率式模拟数字转换器(analog to digital converter,ADC)装置

120:切换电路系统

130-1,130-2,130-3:比较器电路

140-1,140-2,140-3:编码器电路系统

150:控制逻辑电路

D1₁～D1_m,D2₁～D2_m,D3₁～D3_m,D4:数字码

EN:致能信号

S₁～S_m:切换信号

SS,SC:信号

SIN:输入信号

SV1,SV2,SV3:生效信号

VREF1:预定电压

C1～Cm:电容

CQ:逻辑门电路

D[1]～D[m]:信号

DU₁～DU_m-1:延迟单元

DF₁～DF_m:正反器电路

GND:地电压

I1～Im:反相器电路

S_D1～S_Dm:控制信号

SW1:开关

VREF:参考电压

152:控制电路

154:计数器电路

CV:计数值

n:默认值

P1,P2:期间

T0,T1,T2:时间

500:信号转换方法

S510,S520,S530,S540,S550:操作。

Claims (10)

1.一种数字斜率式模拟数字转换器装置，包含：

一电容阵列电路，用以根据一输入信号与多个切换信号产生一第一信号；

一切换电路系统，用以根据一致能信号与多个生效信号中的一第一生效信号产生所述多个切换信号；

多个比较器电路，其中，所述多个比较器电路中每一者用以比较该第一信号与一预定电压以产生所述多个生效信号中的一对应者；

多个编码器电路系统，其中，所述多个编码器电路系统中每一者用以根据所述多个生效信号中的一对应者接收所述多个切换信号，以产生多组第一数字码中的一对应者；以及

一控制逻辑电路，用以根据所述多组第一数字码执行一统计运算，以产生一第二数字码。

2.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，所述多个比较器电路在未校正一直流偏移电压下产生所述多个生效信号中的该对应者。

3.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，该第一生效信号为所述多个生效信号中在该致能信号由一第一逻辑值切换至一第二逻辑值后最晚转态的一信号。

4.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，该切换电路系统用以根据该致能信号与该第一生效信号产生所述多个切换信号的一第一切换信号，并依序延迟该第一切换信号以产生所述多个切换信号中的剩余切换信号。

5.根据权利要求4的所述数字斜率式模拟数字转换器装置，其中，该切换电路系统包含：

一第一逻辑门电路，用以在该致能信号具有一第一逻辑值与该第一生效信号具有一第二逻辑值时产生具有该第一逻辑值的该第一切换信号，其中该第一逻辑值不同于该第二逻辑值；以及

多个延迟单元，其中所述多个延迟单元串联耦接以延迟该第一切换信号，以依序产生所述剩余切换信号。

6.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，该电容阵列电路包含：

多个反相器电路，其中所述多个反相器电路中每一者用以根据所述多个切换信号中的一对应者产生多个控制信号中的一对应者；以及

多个电容，其中，所述多个电容的第一端用以接收该输入信号，且所述多个电容的第二端分别接收所述多个控制信号。

7.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，所述多个编码器电路系统中每一者包含：

多个正反器电路，用以根据所述多个生效信号中的一对应者分别接收所述多个切换信号，以输出多个第二信号；以及

一编码器电路，用以编码所述多个第二信号以产生所述多组第一数字码中的一对应者。

8.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，该控制逻辑电路用以平均所述多组第一数字码以产生该第二数字码。

9.根据权利要求1的所述数字斜率式模拟数字转换器装置，其中，该控制逻辑电路用以根据所述多个生效信号进行计数以产生一计数值，并在该计数值相等于一默认值时输出一第三信号，且该切换电路系统还用以根据该第三信号与该致能信号产生所述多个切换信号。

10.一种信号转换方法，包含：

根据一输入信号与多个切换信号产生一第一信号；

根据多个生效信号中的一第一生效信号与一致能信号产生所述多个切换信号；

藉由多个比较器电路产生所述多个生效信号，其中，所述多个比较器电路中每一者用以比较该第一信号与一预定电压以产生所述多个生效信号中的一对应者；

藉由多个编码器电路系统根据所述多个生效信号产生多组第一数字码；以及

根据所述多组第一数字码执行一统计运算，以产生一第二数字码。