TWI650952B

TWI650952B - 連續漸近式類比數位轉換器

Info

Publication number: TWI650952B
Application number: TW107129971A
Authority: TW
Inventors: 江哲豪; 張斯緯
Original assignee: 新唐科技股份有限公司
Priority date: 2018-08-28
Filing date: 2018-08-28
Publication date: 2019-02-11
Also published as: US20200076444A1; CN110868217A; US10965306B2; CN110868217B; TW202010267A

Abstract

一種連續漸近式類比數位轉換器，包括一比較電路、一電容群組、一額外電容以及一控制電路。比較電路比較一第一輸入端及一第二輸入端的電壓，用以產生一比較結果。電容群組具有複數電容。所有電容耦接第一輸入端。控制電路根據比較結果控制所有電容的電壓。在一第一期間，控制電路提供一第一電壓予第一輸入端及額外電容，並提供一類比信號予電容群組的所有電容。在一第二期間，控制電路停止提供第一電壓予第一輸入端，並讓電容群組中的一特定電容進入一浮接狀態。在一第三期間，控制電路提供一第二電壓予額外電容。第二電壓小於第一電壓。

Description

連續漸近式類比數位轉換器

本發明係有關於一種類比數位轉換器，特別是有關於一種連續漸近式類比數位轉換器(Successive approximation register analog-to-digital converter；SAR ADC)。

隨著科技的進步，電子產品的種類及功能愈來愈多。在大部分的電子產品中，具有一類比數位轉換器(ADC)，用以將一類比信號轉換成一數位信號，以供其它元件使用。

本發明提供一種連續漸近式類比數位轉換器(Successive approximation register analog-to-digital converter；SAR ADC)，包括一比較電路、一電容群組、一額外電容以及一控制電路。比較電路具有一第一輸入端以及一第二輸入端，並比較第一及第二輸入端的電壓，用以產生一比較結果。電容群組具有複數電容，其中每一電容耦接第一輸入端。額外電容耦接第一輸入端。控制電路根據比較結果控制該等電容的電壓。在一第一期間，控制電路提供一第一電壓予第一輸入端及額外電容，並提供一類比信號予電容群組的所有電容。在一第二期間，控制電路停止提供第一電壓予第一輸入端，並控制電容群組中的一特定電容進入一浮接狀態。在一第三期間，控制電路提供一第二電壓予額外電容。第二電壓小於第一電壓。

100、400、500、600‧‧‧連續漸近式類比數位轉換器

C_A、C_C‧‧‧電容群組

C_B、C_E、C_D、C_F‧‧‧額外電容

120、520‧‧‧控制電路

130、530‧‧‧比較電路

111~115、511~515、541~545‧‧‧電容

131、132、531、532‧‧‧輸入端

SO‧‧‧比較結果

Vcm‧‧‧共模電壓

133‧‧‧比較器

VDD_L、gnd‧‧‧操作電壓

121~127‧‧‧開關

128‧‧‧邏輯電路

S₁~S₇‧‧‧切換信號

V₁~V₃‧‧‧電壓

Vref1、Vref2‧‧‧參考電壓

Vin、Vin1、Vin2‧‧‧類比信號

Dout‧‧‧數位信號

第1圖為本發明之連續漸近式類比數位轉換器的示意圖。

第2A~2F圖為本發明之連續漸近式類比數位轉換器的操作示意圖。

第3A~3F圖為本發明之連續漸近式類比數位轉換器的另一操作示意圖。

第4圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。

第5圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。

第6圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之連續漸近式類比數位轉換器的示意圖。連續漸近式類比數位轉換器(Successive approximation register analog-to-digital converter；SAR ADC)100用以將一類比信號Vin轉換成一數位信號Dout。如圖所示，連續漸近式類比數位轉換器100包括一電容群組C_A、一額外電容C_B、一控制電路120以及一比較電路130。

在本實施例中，電容群組C_A具有電容111~115，但並非用以限制本發明。在其它實施例中，電容群組C_A具有更多或更少的電容。電容111~115的第一端耦接比較電路130的輸入端131。電容111~115的第二端耦接控制電路120。在本實施例中，電容111~115的容值具有倍數關係。舉例而言，電容111的容值係為電容112的容值的2倍，電容112的容值係為電容113的容值的2倍，電容113的容值係為電容114的容值的2倍，電容114的容值係為電容115的容值的2倍。

額外電容C_B的第一端耦接輸入端131，其第二端耦接控制電路120。在本實施例中，額外電容C_B的容值小於電容111~115的總容值。在一可能實施例中，額外電容C_B的容值小於電容111的容值，其中在電容群組C_A中，電容111具有最大的容值。在其它實施例中，額外電容C_B的容值約等於電容113~115的容值總和。

比較電路130具有輸入端131與132，並比較輸入端131與132的電壓，用以產生一比較結果SO。在本實施例中，輸入端132接收一共模電壓Vcm，但並非用以限制本發明。在其它實施例中，輸入端132接收一接地電壓。在本實施例中，比較電路130係為一比較器133。比較器133的非反相輸入端作為輸入端131。比較器133的反相輸入端作為輸入端132。當比較器133接收到操作電壓VDD_L與gnd時，比較器133開始比較輸入端131與132的電壓。在一可能實施例中，操作電壓VDD_L大於操作電壓gnd。在其它實施例中，操作電壓VDD_L約為1.2V、1.5V或是1.8V，操作電壓gnd係為一接地電壓。

控制電路120根據比較結果SO，控制電容111~115及額外電容C_B的第二端的電壓。在本實施例中，控制電路120更控制輸入端131的電壓。本發明並不限定控制電路120的架構。在一可能實施例中，控制電路120包括開關121~127以及一邏輯電路128。

開關121耦接輸入端131，並根據一切換信號S₁，傳送電壓V₁至輸入端131。開關122串聯電容111，並根據切換信號S₂，傳送參考電壓Vref1、Vref2或是類比信號Vin予電容111。在一可能實施例中，參考電壓Vref1高於參考電壓Vref2。舉例而言，參考電壓Vref1約為3V或5V。在其它實施例中，參考電壓Vref2約等於操作電壓gnd。

開關123串聯電容112，並根據切換信號S₃，傳送參考電壓Vref1、Vref2或是類比信號Vin予電容112。開關124串聯電容113，並根據切換信號S₄，傳送參考電壓Vref1、Vref2或是類比信號Vin予電容113。開關125串聯電容114，並根據切換信號S₅，傳送參考電壓Vref1、Vref2或是類比信號Vin予電容114。開關126串聯電容115，並根據切換信號S₆，傳送參考電壓Vref1、Vref2或是類比信號Vin予電容115。開關127串聯額外電容C_B，並根據切換信號S₇，傳送電壓V₁或是V₂予額外電容C_B。

邏輯電路128根據比較結果SO，產生切換信號 S₁~S₇以及數位信號Dout。數位信號Dout具有複數位元。數位信號Dout的位元的數量愈多時，連續漸近式類比數位轉換器100的解析度愈高。在一可能實施例中，數位信號Dout的位元的數量與電容群組C_A的電容的數量有關。舉例而言，數位信號Dout的位元的數量等於電容群組C_A的電容的數量。本發明並不限定邏輯電路128的電路架構。在一可能實施例中，邏輯電路128係根據一外部信號(未顯示)操作於一取樣模式或是一資料轉換模式。

第2A~2F圖為連續漸近式類比數位轉換器100的操作示意圖。為方便說明，第2A~2F圖僅顯示控制電路120內部的開關121~127以及電容111~115、額外電容C_B。請參考第2A圖，當控制電路120操作於一取樣模式時，在一第一期間，控制電路120提供電壓V₁予輸入端131及額外電容C_B，並提供一類比信號Vin予電容111~115。在本實施例中，開關121傳送電壓V₁予輸入端131，並且開關122~126傳送類比信號Vin予電容111~115。在第一期間，開關127傳送電壓V₁予額外電容C_B。在一可能實施例中，電壓V₁約等於操作電壓VDD_L。在另一可能實施例中，類比信號Vin的最大振幅可能達3V或5V。

請參考第2B圖，在取樣模式的一第二期間，控制電路120停止提供電壓V₁予輸入端131，並控制電容111~115中之一第一特定電容進入一浮接狀態。在一可能實施例中，控制電路120繼續提供類比信號Vin予電容111~115中第一特定電容以外的所有電容。為方便說明，假設控制電路120令電容111(或稱第一特定電容)進入一浮接狀態。在此例中，開關122不提供任何電壓予電容111。因此，電容111進入一電性浮接狀態。此時，開關123~126繼續傳送類比信號Vin予電容112~115，並且開關121停止提供電壓V₁予輸入端131。在其它實施例中，在第二期間，控制電路120可能令多個電容進入一浮接狀態，如111及112。稍後將透過第3A~3F圖說明控制電路120控制多個電容進入一浮接狀態的實施例。

在一些實施例中，額外電容C_B的容值小於等於未電性浮接的電容中的最大電容值。舉例而言，當控制電路120控制電容111進入一浮接狀態時，額外電容C_B的容值小於等於電容112的容值。在其它實施例中，當控制電路120控制電容111及112進入一浮接狀態時，額外電容C_B的容值小於等於電容113的容值。

請參考第2C圖，在取樣模式的一第三期間，控制電路120提供電壓V₂予額外電容C_B。在此期間，控制電路120繼續提供類比信號Vin予電容111~115中未浮接的電容，即112~115。然而，控制電路120仍不傳送電壓V₁予輸入端131，並持續控制電容111進入浮接狀態。在本實施例中，開關121不傳送電壓V₁予輸入端131，開關122不傳送任何電壓予電容111，開關123~126傳送類比信號Vin予電容112~115，開關127傳送電壓V₂予額外電容C_B。

請參考第2D圖，當控制電路120離開取樣模式並進入一資料轉換模式時(或稱一第四期間)，控制電路120根據未浮接的電容的電壓，估測進入浮接狀態的電容的電壓。本發明並不限定控制電路120如何估測進入浮接狀態的電容的電壓。在一可能實施例中，控制電路120提供參考電壓Vref1予一未被浮接的電容，並提供參考電壓Vref2予其餘未被浮接的電容。

舉例而言，假設控制電路120控制電容111進入一浮接狀態。在此例中，控制電路120提供參考電壓Vref1予電容112(或稱第二特定電容)，並提供參考電壓Vref2予電容113~115。接著，比較電路(未顯示)根據輸入端131及132的電壓，產生一比較結果(或稱第一比較信號)。本發明並不限定比較電路如何輸入端131及132的電壓，產生一比較結果。在一可能實施例中，當輸入端131的電壓大於輸入端132的電壓，比較電路輸出具有第一位準(如高位準)的比較結果。當輸入端131的電壓小於輸入端132的電壓，比較電路輸出具有第二位準(如低位準)的比較結果。

請參考第2E圖，控制電路120根據第一比較信號提供參考電壓Vref1或Vref2予電容111(或稱第一特定電容)。舉例而言，當第一比較信號係為第一位準時，控制電路120提供參考電壓Vref1予電容111。當第一比較信號係為第二位準時，控制電路120提供參考電壓Vref2予電容111。為方便說明，假設第一比較信號係為第一位準。因此，控制電路120提供參考電壓Vref1予電容111。

接著，控制電路120依序讀取電容112~115所儲存的電壓。在一可能實施例中，控制電路120先提供參考電壓Vref1予電容112(或稱第二特定電容)，並提供參考電壓Vref2予第一及第二特定電容以外的所有電容(如113~115)。比較電路根據輸入端131及132的電壓，產生一第二比較信號。

控制電路120再根據第二比較信號提供參考電壓Vref1或Vref2予電容112。假設，第二比較信號係為第二位準。因此，控制電路120提供參考電壓Vref2予電容112。接著，控制電路120提供參考電壓Vref1予電容113(或稱第三特定電容)，並提供參考電壓Vref2予第一、第二及第三特定電容以外的所有電容(如114及115)，用以判斷電容113的電壓。比較電路再根據輸入端131及132的電壓，產生一第三比較信號。控制電路120根據第三比較信號提供參考電壓Vref1或Vref2予電容113，再繼續讀取電容114及115所儲存的電壓。由於控制電路120讀取電容114及115所儲存的電壓的方式相同於控制電路120讀取電容112所儲存的電壓的方式，故不再贅述。

由於控制電路120在取樣期間適當地控制輸入端131以及額外電容C_B的電壓，故不需額外設置一參考電壓產生器，便可產生一共模電壓予輸入端131。再者，藉由額外電容C_B，減少輸入端131的電壓，故不需使用高壓元件。另外，由於控制電路120在取樣期間控制具有最大容值的電容進入一浮接狀態，故可維持連續漸近式類比數位轉換器100的解析度。

第3A~3F圖為本發明之連續漸近式類比數位轉換器的另一操作示意圖。在第3A~3C圖中，連續漸近式類比數位轉換器100係操作在一取樣模式。請參考第3A圖中，在第一期間，控制電路120提供電壓V₁予輸入端131及額外電容C_B，並提供一類比信號Vin予電容111~115。

請參考第3B圖，在一第二期間，控制電路120停止提供電壓V₁予輸入端131。此時，控制電路120控制電容111~115 中之多個電容進入一浮接狀態，並繼續提供類比信號Vin予電容111~115中未進入浮接狀態的電容。假設控制電路120控制電容111及112進入一浮接狀態。在此例中，開關122及123不提供任何電壓予電容111及112。因此，電容111及112為電性浮接狀態。此時，開關124~126繼續傳送類比信號Vin予電容113~115，並且開關121停止提供電壓V₁予輸入端131。在一可能實施例中，控制電路120繼續提供電壓V₁予額外電容C_B。

請參考第3C圖，在一第三期間，控制電路120提供電壓V₂予額外電容C_B。此時，控制電路120仍不提供電壓V₁予輸入端131，並繼續控制電容111及112進入一浮接狀態。在本實施例中，開關124~126提供類比信號Vin予電容113~115。

在第3D~3F圖中，控制電路120操作於一資料轉換模式。在資料轉換模式下，控制電路120根據未被浮接的電容的電壓，估測被浮接的電容的電壓。在本實施例中，由於控制電路120浮接兩電容(111及112)，故控制電路120根據兩未被浮接的電容的電壓，估測電容111及112的電壓。在其它實施例中，當控制電路120僅浮接一電容時，控制電路120只需根據一未被浮接的電容的電壓，估測被浮接的電容的電壓。

請參考第3D圖，控制電路120提供參考電壓Vref1予電容113，並提供參考電壓Vref2予電容114及115。在此例中，比較電路(未顯示)根據輸入端131及132的電壓，產生一比較結果(如稱第一比較信號)。控制電路120根據比較結果提供參考電壓Vref1或Vref2予電容113。

請參考第3E圖，假設，第一比較信號為第一位準 (如高位準)。因此，控制電路120提供參考電壓Vref1予電容113。在此例中，控制電路120提供參考電壓Vref1予電容114，並提供參考電壓Vref2予電容115。在此例中，比較電路(未顯示)再次根據輸入端131及132的電壓，產生一新的比較結果(如稱第二比較信號)。

控制電路120根據第一及第二比較信號，提供適當的電壓予電容111及112。請參考第3F圖，假設，第一比較信號為第一位準(如高位準)，第二比較信號為第二位準(如低位準)。因此，控制電路120提供參考電壓Vref1予電容111，並提供參考電壓Vref2予電容112。

在估測出被浮接的電容的電壓後，控制電路120開始讀取未被浮接的電容的電壓。在本實施例中，控制電路120先讀取電容113的電壓。因此，控制電路120提供參考電壓Vref1予電容113，並提供參考電壓Vref2予電容114及115。比較電路根據輸入端131及132的電壓，產生一比較結果(如稱第三比較信號)。控制電路120再根據第三比較信號提供參考電壓Vref1或Vref2予電容113，並依序讀取電容114及115的電壓。由於電容114及115的電壓讀取方法相同於電容113的電壓讀取方法，故不再贅述。

第4圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。第4圖相似第1圖，不同之處在於，第4圖的連續漸近式類比數位轉換器400更包括一額外電容C_E。額外電容C_E耦接輸入端131，並接收一電壓V₃。在一可能實施例中，電壓V₃約等於電壓V₂。在本實施例中，額外電容C_E係用以改變輸入端131的電壓。

第5圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。第5圖相似第1圖，不同之處在於，第5圖的連續漸近式類比數位轉換器500更包括一電容群組C_C以及一額外電容C_D。在本實施例中，電容群組C_C具有電容541~545，但並非用以限制本發明。在一可能實施例中，電容群組C_C的電容數量相同於電容群組C_A的電容數量。由於電容群組C_C的特性與第1圖的電容群組C_A的特性相似，故不再贅述。

額外電容C_D耦接於控制電路520與比較電路530的輸入端532之間。由於額外電容C_D的特性與第1圖的額外電容C_B的特性相同，故不再贅述。比較電路530根據輸入端531及532的電壓，產生一比較結果SO。由於比較電路530的特性與第1圖的比較電路130的特性相似，故不再贅述。

控制電路520根據比較結果SO，提供適當的電壓予電容群組C_C與額外電容C_D。在取樣模式下，控制電路520提供相同的電壓予輸入端531及532。舉例而言，當控制電路520提供電壓V₁予輸入端531的同時，控制電路520也提供電壓V₁予輸入端532。當控制電路520停止提供電壓V₁予輸入端531時，控制電路520也停止提供電壓V₁予輸入端532。

另外，在取樣模式下，控制電路520提供相同的電壓予額外電容C_B及C_D。舉例而言，當控制電路520提供電壓V₁予額外電容C_B的同時，控制電路520也提供電壓V₁予額外電容C_D。在此例中，當控制電路520提供電壓V₂予額外電容C_B的同時，控制電路520也提供電壓V₂予額外電容C_D。

在取樣模式下，控制電路520提供一類比信號Vin1予電容群組C_A，並提供另一類比信號Vin2予電容群組C_C。在一可能實施例中，類比信號Vin1與類比信號Vin2構成一差動信號對。

在資料轉換模式下，控制電路520控制電容群組C_A的至少一電容以及電容群組C_C的至少一電容進入一浮接狀態。舉例而言，控制電路520同時令電容511及541進入一浮接狀態。在另一可能實施例中，控制電路520同時讓電容511、512、541及542進入一浮接狀態。在一些實施例中，當控制電路520令電容群組C_A的至少一電容以及電容群組C_C的至少一電容進入一浮接狀態時，控制電路520繼續提供類比信號Vin1予電容群組C_A的其它電容(如512~515)，並繼續提供類比信號Vin2予電容群組C_C的其它電容(如542~545)。

為了估測進入浮接狀態的電容的電壓，控制電路520提供適當的電壓予電容群組C_A與C_C裡未進入浮接狀態的電容。由於控制電路520估測進入浮接狀態的電容的電壓的方式已敍述於第2D~2E圖以及第3D~3E圖中，故不再贅述。

在估測出進入浮接狀態的電容的電壓後，控制電路520開始依序讀取其它電容(如未進入浮接狀態的電容)的電壓。此時，控制電路520提供予電容群組C_A的電壓相反於提供予電容群組C_C的電壓。以電容群組C_A的電容513及電容群組C_C的電容543為例，當控制電路520提供參考電壓Vref1予電容513時，控制電路520提供參考電壓Vref2予電容543。當控制電路520提供參考電壓Vref2予電容513時，控制電路520提供參考電壓Vref1予電容543。

本發明並不限定控制電路520的電路架構。只要能夠提供適當的電壓予電容群組C_A、C_C、額外電容C_B、C_D以及輸入端531、532的電路架構，均可作為控制電路520。在一可能實施例中，控制電路520的電路架構相似於第1圖的控制電路120的電路架構，不同之處在於，控制電路520具有更多的開關，用以控制電容群組C_C、額外電容C_B、以及輸入端532的電壓。

第6圖為本發明之連續漸近式類比數位轉換器的另一可能實施例。第6圖相似第5圖，不同之處在於，第6圖的連續漸近式類比數位轉換器600更包括額外電容C_E及C_F。額外電容C_E耦接輸入端531，並接收一電壓V₃。額外電容C_F耦接輸入端532，並接收電壓V₃。在一可能實施例中，電壓V₃約等於電壓V₂。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種連續漸近式類比數位轉換器，包括：一比較電路，具有一第一輸入端以及一第二輸入端，並比較該第一及第二輸入端的電壓，用以產生一比較結果；一第一電容群組，具有複數電容，該等電容耦接該第一輸入端；一第一額外電容，耦接該第一輸入端；以及一控制電路，根據該比較結果控制該等電容及該第一額外電容的電壓；其中在一第一期間，該控制電路提供一第一電壓予該第一輸入端及該第一額外電容，並提供一第一類比信號予該第一電容群組的該等電容；在一第二期間，該控制電路停止提供該第一電壓予該第一輸入端，並控制該第一電容群組中的一第一特定電容進入一浮接狀態；在一第三期間，該控制電路提供一第二電壓予該第一額外電容，該第二電壓小於該第一電壓。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中在該第二及該第三期間，該控制電路提供該第一類比信號予該第一電容群組中該第一特定電容以外的所有電容。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中在一第四期間，該控制電路提供一第一參考電壓予該第一電容群組中一第二特定電容，並提供一第二參考電壓予該第一電容群組中該第一及第二特定電容以外的所有電容，該比較電路根據該第一及第二輸入端的電壓，產生一第一比較信號。
如申請專利範圍第3項所述之連續漸近式類比數位轉換器，其中該控制電路根據該第一比較信號提供該第一或第二參考電壓予該第一特定電容，並提供該第一參考電壓予該第二特定電容，並提供該第二參考電壓予該第一電容群組中該第一及第二特定電容以外的所有電容，該比較電路根據該第一及第二輸入端的電壓，產生一第二比較信號。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中該控制電路根據該第二比較信號提供該第一或第二參考電壓予該第二特定電容，並提供該第一參考電壓予該第一電容群組中的一第三特定電容，並提供該第二參考電壓予該第一電容群組中該第一、第二及該第三特定電容以外的所有電容。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中在該第二期間，該控制電路更控制該第一電容群組中的一第二特定電容進入該浮接狀態。
如申請專利範圍第6項所述之連續漸近式類比數位轉換器，其中在該第二及該第三期間，該控制電路提供該第一類比信號予該第一電容群組中該第一及第二特定電容以外的所有電容。
如申請專利範圍第7項所述之連續漸近式類比數位轉換器，其中在一第四期間，該控制電路提供一第一參考電壓予該第一電容群組中的一第三特定電容，並提供一第二參考電壓予該第一電容群組中該第一、第二及第三特定電容以外的所有電容，該比較電路根據該第一及第二輸入端的電壓，產生一第一比較信號。
如申請專利範圍第8項所述之連續漸近式類比數位轉換器，其中，該控制電路根據該第一比較信號提供該第一或第二參考電壓予該第三特定電容，並提供該第一參考電壓予該第一電容群組中的一第四特定電容，並提供該第二參考電壓予該第一電容群組中該第一、第二、第三及第四特定電容以外的所有電容，該比較電路根據該第一及第二輸入端的電壓，產生一第二比較信號。
如申請專利範圍第9項所述之連續漸近式類比數位轉換器，其中該控制電路根據該第一比較信號，提供該第一或第二參考電壓予該第一特定電容，並根據該第二比較信號，提供該第一或第二參考電壓予該第二特定電容。
如申請專利範圍第10項所述之連續漸近式類比數位轉換器，更包括：一第二電容群組，具有複數電容，該第二電容群組的所有電容耦接該第二輸入端；以及一第二額外電容，耦接該第二輸入端；其中在該第一期間，該控制電路提供該第一電壓予該第二輸入端及該第二額外電容，並提供一第二類比信號予該第二電容群組的該等電容；在該第二期間，該控制電路停止提供該第一電壓予該第二輸入端，並控制該第二電容群組中的一第五特定電容進入該浮接狀態；在該第三期間，該控制電路提供該第二電壓予該第二額外電容。
如申請專利範圍第11項所述之連續漸近式類比數位轉換器，其中在該第二及該第三期間，該控制電路提供該第二類比信號予該第二電容群組中該第五特定電容以外的所有電容。
如申請專利範圍第11項所述之連續漸近式類比數位轉換器，其中在該第二期間，該控制電路更控制該第二電容群組中的一第六特定電容進入該浮接狀態。
如申請專利範圍第13項所述之連續漸近式類比數位轉換器，其中在該第二及該第三期間，該控制電路提供該第二類比信號予該第二電容群組中該第五及第六特定電容以外的所有電容。
如申請專利範圍第14項所述之連續漸近式類比數位轉換器，其中在該第四期間，該控制電路提供該第一參考電壓予該第二電容群組中的一第七特定電容，並提供該第二參考電壓予該第二電容群組中該第五、第六及第七特定電容以外的所有電容。
如申請專利範圍第15項所述之連續漸近式類比數位轉換器，其中該控制電路根據該第一比較信號提供該第一或第二參考電壓予該第七特定電容，並提供該第一參考電壓予該第二電容群組中的一第八特定電容，並提供該第二參考電壓予該第二電容群組中該第五、第六、第七及第八特定電容以外的所有電容。
如申請專利範圍第16項所述之連續漸近式類比數位轉換器，其中該控制電路根據該第一比較信號，提供該第一或第二參考電壓予該第五特定電容，並根據該第二比較信號，提供該第一或第二參考電壓予該第六特定電容。