JP2007324834A - パイプライン型a/dコンバータ - Google Patents
パイプライン型a/dコンバータ Download PDFInfo
- Publication number
- JP2007324834A JP2007324834A JP2006151603A JP2006151603A JP2007324834A JP 2007324834 A JP2007324834 A JP 2007324834A JP 2006151603 A JP2006151603 A JP 2006151603A JP 2006151603 A JP2006151603 A JP 2006151603A JP 2007324834 A JP2007324834 A JP 2007324834A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- level
- signal
- analog signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 111
- 238000012937 correction Methods 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 43
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 12
- NPOJQCVWMSKXDN-UHFFFAOYSA-N Dacthal Chemical compound COC(=O)C1=C(Cl)C(Cl)=C(C(=O)OC)C(Cl)=C1Cl NPOJQCVWMSKXDN-UHFFFAOYSA-N 0.000 description 6
- 101000797092 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) Probable acetoacetate decarboxylase 3 Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】このパイプライン型A/Dコンバータの初段ステージST1は、入力アナログ信号ΔVinのレベルが予め定められた入力電圧範囲を超えた場合でも、予め定められた出力電圧範囲内のレベルの副アナログ信号ΔVoutを出力するように構成されている。したがって、各ステージの入力側にリミッタ回路を設ける場合に比べ、面積が小さく、消費電力が低く、誤差が小さなパイプライン型A/Dコンバータを実現することができる。
【選択図】図1
Description
図1は、この発明の実施の形態1によるパイプライン型A/Dコンバータの構成を示すブロック図である。図1において、このパイプライン型A/Dコンバータは、縦列接続された8つのステージST1〜ST8と、エラー補正回路1とを備える。
図17は、この発明の実施の形態2によるパイプライン型A/Dコンバータの構成を示すブロック図である。図17において、このパイプライン型A/Dコンバータは、縦列接続された5つのステージST1,ST23,ST45,ST67,ST8と、エラー補正回路1とを備える。
[実施の形態3]
図21は、この発明の実施の形態3によるパイプライン型A/Dコンバータの構成を示すブロック図である。図21において、このパイプライン型A/Dコンバータが図1のパイプライン型A/Dコンバータと異なる点は、3.25ビットの初段ステージST1が2.5ビットの初段ステージST11で置換されている点である。
Claims (16)
- アナログ信号をデジタル信号に変換するパイプライン型A/Dコンバータであって、
縦列接続された第1〜第N(ただし、Nは2以上の整数である)のステージと、該第1〜第Nのステージから出力される副デジタル信号に基づいて前記デジタル信号を生成するエラー補正回路とを備え、
前記第1のステージは、前記アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第1のサブADCと、前記アナログ信号と前記第1のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を前記第2のステージに出力する第1のサブDACとを含み、
前記第2〜第N−1のステージの各々は、前段から与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第2のサブADCと、前段のステージから与えられた副アナログ信号と前記第2のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を後段に出力する第2のサブDACとを含み、
前記第Nのステージは、前段から与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第3のサブADCを含み、
前記第1のサブDACは、前記アナログ信号のレベルが予め定められた入力電圧範囲を超えた場合でも、予め定められた出力電圧範囲内のレベルの副アナログ信号を出力するように構成されている、パイプライン型A/Dコンバータ。 - 前記第1のステージは、さらに、前記アナログ信号のレベルが前記予め定められた入力電圧範囲を超えたことに応じてオーバーフロー検出信号を出力するオーバーフロー検出回路を含み、
前記第1のサブDACは、前記オーバーフロー検出信号に応答して、前記予め定められた出力電圧範囲内の一定レベルの副アナログ信号を出力する、請求項1に記載のパイプライン型A/Dコンバータ。 - 前記オーバーフロー検出回路は、
第1の電圧を分圧して複数の第2の電圧を生成する分圧回路と、
前記アナログ信号に対応する第1のレベルと、前記第1の電圧に前記第2の電圧を加算したものに対応する第2のレベルとを比較し、前記第1のレベルが前記第2のレベルを超えたことに応じて前記オーバーフロー検出信号を出力するコンパレータとを含む、請求項2に記載のパイプライン型A/Dコンバータ。 - 前記第1のサブADCは、
第1および第2の電圧の差の電圧を分圧して第1〜第n(ただし、nは2以上の整数である)の参照電圧を発生する参照電圧発生回路と、
前記アナログ信号のレベルと前記第1〜第nの参照電圧をそれぞれ比較する第1〜第nのコンパレータと、
前記第1〜第nのコンパレータの比較結果に基づいて副デジタル信号を出力するエンコーダとを含み、
前記第nの参照電圧は前記予め定められた入力電圧範囲の上限値であり、
前記第1のサブDACは前記アナログ信号のレベルと前記第1〜第nのコンパレータの比較結果とに基づいて副アナログ信号を出力し、
前記第1のステージの伝達関数はn個の折り返し点を有する、請求項1に記載のパイプライン型A/Dコンバータ。 - 前記第1のサブDACは、
それぞれ前記第1〜第nのコンパレータに対応して設けられた第1〜第nのキャパシタと、
各キャパシタに対応して設けられ、第1の期間に前記アナログ信号を対応のキャパシタの一方端子に与える第1のスイッチと、
各キャパシタに対応して設けられ、第2の期間に対応のコンパレータの比較結果に基づいて前記第1および第2の電圧のうちのいずれか一方の電圧を対応のキャパシタの一方端子に選択的に与える第2のスイッチと、
その入力端子が前記第1〜第nのキャパシタの他方端子に接続され、前記副アナログ信号を出力する増幅器とを含む、請求項4に記載のパイプライン型A/Dコンバータ。 - 前記第1のステージは、さらに、前記アナログ信号のレベルが前記第1〜第nの参照電圧よりも高い第n+1の参照電圧を超えたことに応じてオーバーフロー検出信号を出力するオーバーフロー検出回路を含み、
前記第1のサブDACは、前記オーバーフロー検出信号に応答して、前記予め定められた出力電圧範囲内の一定レベルの副アナログ信号を出力する、請求項4または請求項5に記載のパイプライン型A/Dコンバータ。 - 前記オーバーフロー検出回路は、前記アナログ信号に対応する第1のレベルと、前記第1および第2の電圧と前記参照電圧発生回路の出力電圧とに基づいた第2のレベルとを比較し、前記第1のレベルが前記第2のレベルを超えたことに応じて前記オーバーフロー検出信号を出力するコンパレータを含む、請求項6に記載のパイプライン型A/Dコンバータ。
- 前記nは8である、請求項4から請求項7までのいずれかに記載のパイプライン型A/Dコンバータ。
- 前記nは4である、請求項4から請求項7までのいずれかに記載のパイプライン型A/Dコンバータ。
- 前記第1のステージの伝達関数は、
前記第1のサブADCから出力される副デジタル信号のうちの2.75ビットの信号を生成するための第1〜第6の参照電圧に対応する6つの第1の折り返し点と、
前記第1のサブADCから出力される副デジタル信号のうちの0.25ビットの信号を生成するための前記第1〜第6の参照電圧よりも高い第7の参照電圧に対応する第2の折り返し点とを有する、請求項1に記載のパイプライン型A/Dコンバータ。 - 前記第1のステージの伝達関数は、
さらに、前記第7の参照電圧よりも高い第8の参照電圧に対応する第3の折り返し点を有し、
前記アナログ信号のレベルが前記第8の参照電圧よりも高い場合は前記第1のサブDACから出力される副アナログ信号を0レベルにする、請求項10に記載のパイプライン型A/Dコンバータ。 - 前記第1のステージの伝達関数は、
前記第1のサブADCから出力される副デジタル信号のうちの1.5ビットの信号を生成するための第1および第2の参照電圧に対応する2つの第1の折り返し点と、
前記第1のサブADCから出力される副デジタル信号のうちの0.5ビットの信号を生成するための前記第1および第2の参照電圧よりも高い第3の参照電圧に対応する第2の折り返し点とを有する、請求項1に記載のパイプライン型A/Dコンバータ。 - 前記第1のステージの伝達関数は、
さらに、前記第3の参照電圧よりも高い第4の参照電圧に対応する第3の折り返し点を有し、
前記アナログ信号のレベルが前記第4の参照電圧よりも高い場合は前記第1のサブDACから出力される副アナログ信号を0レベルにする、請求項12に記載のパイプライン型A/Dコンバータ。 - 前記第2〜第N−1のステージの各々は、横型シェアードアンプ構成であって、さらに、前段から与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第4のサブADCを含み、
前記第2のサブDACは、ある期間は、前段のステージから与えられた副アナログ信号と前記第2のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を後段に出力し、次の期間は、前段のステージから与えられた副アナログ信号と前記第4のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を後段に出力する、請求項1から請求項13までのいずれかに記載のパイプライン型A/Dコンバータ。 - 前記第2〜第N−1のステージの各々は、縦型シェアードアンプ構成であって、さらに、前記第2のサブDACから与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第4のサブADCを含み、
前記第2のサブDACは、ある期間は、前段のステージから与えられた副アナログ信号と前記第2のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を前記第4のサブADCに出力し、次の期間は、生成した副アナログ信号と前記第4のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を後段に出力する、請求項1から請求項13までのいずれかに記載のパイプライン型A/Dコンバータ。 - 前記アナログ信号および前記副アナログ信号の各々は差動信号である、請求項1から請求項15までのいずれかに記載のパイプライン型A/Dコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006151603A JP4836670B2 (ja) | 2006-05-31 | 2006-05-31 | パイプライン型a/dコンバータ |
US11/806,422 US7576677B2 (en) | 2006-05-31 | 2007-05-31 | Pipeline A/D converter converting analog signal to digital signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006151603A JP4836670B2 (ja) | 2006-05-31 | 2006-05-31 | パイプライン型a/dコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324834A true JP2007324834A (ja) | 2007-12-13 |
JP4836670B2 JP4836670B2 (ja) | 2011-12-14 |
Family
ID=38857254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006151603A Expired - Fee Related JP4836670B2 (ja) | 2006-05-31 | 2006-05-31 | パイプライン型a/dコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7576677B2 (ja) |
JP (1) | JP4836670B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008228247A (ja) * | 2007-03-16 | 2008-09-25 | Renesas Technology Corp | パイプライン型a/d変換器およびそれを内蔵した半導体集積回路 |
US7812756B2 (en) | 2008-03-07 | 2010-10-12 | Panasonic Corporation | Pipeline A/D converter and digital camera |
JP2011259219A (ja) * | 2010-06-09 | 2011-12-22 | Handotai Rikougaku Kenkyu Center:Kk | パイプライン・ad変換回路 |
JP2021051094A (ja) * | 2015-11-04 | 2021-04-01 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 信号処理装置及び信号処理方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5334366B2 (ja) * | 2006-12-15 | 2013-11-06 | 三菱電機株式会社 | 半導体集積回路 |
US7579975B2 (en) * | 2007-12-11 | 2009-08-25 | Texas Instruments Incorporated | DAC architecture for an ADC pipeline |
WO2010004456A1 (en) * | 2008-06-16 | 2010-01-14 | Nxp B.V. | Digital-to-analogue converter |
US8279144B2 (en) * | 2008-07-31 | 2012-10-02 | Freescale Semiconductor, Inc. | LED driver with frame-based dynamic power management |
US7924204B2 (en) * | 2008-10-07 | 2011-04-12 | Himax Media Solutions, Inc. | Stage-resolution scalable opamp-sharing technique for pipelined/cyclic ADC |
CN101771411B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 模数/数模转换器 |
US8493003B2 (en) * | 2009-02-09 | 2013-07-23 | Freescale Semiconductor, Inc. | Serial cascade of minimium tail voltages of subsets of LED strings for dynamic power control in LED displays |
US8305007B2 (en) * | 2009-07-17 | 2012-11-06 | Freescale Semiconductor, Inc. | Analog-to-digital converter with non-uniform accuracy |
KR101162719B1 (ko) * | 2011-05-25 | 2012-07-05 | 서강대학교산학협력단 | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 |
US9154091B2 (en) * | 2012-10-09 | 2015-10-06 | Microchip Technologies, Inc. | OP-AMP sharing technique to remove memory effect in pipelined circuit |
CN106100638B (zh) * | 2016-06-14 | 2019-09-03 | 中国电子科技集团公司第二十四研究所 | 流水线模数转换器的误差补偿校正装置 |
KR102153925B1 (ko) * | 2019-07-26 | 2020-09-09 | 국민대학교산학협력단 | 아날로그-디지털변환기 동작 방법, 이를 이용하는 아날로그-디지털 변환기, 및 멀티채널 아날로그-디지털 변환 장치 |
US10972113B1 (en) * | 2019-12-31 | 2021-04-06 | Semiconductor Components Industries, Llc | Systems with ADC circuitry and associated methods |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152542A (ja) * | 2001-11-13 | 2003-05-23 | Asahi Kasei Microsystems Kk | パイプライン型a/dコンバータ |
JP2004343292A (ja) * | 2003-05-14 | 2004-12-02 | Oki Electric Ind Co Ltd | パイプライン型アナログ・ディジタル変換器 |
JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型a/d変換器 |
JP2005286910A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Corp | 多入力a/d変換装置及びこれを用いた無線受信機 |
JP2007312195A (ja) * | 2006-05-19 | 2007-11-29 | New Japan Radio Co Ltd | パイプライン型a/d変換器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187310B2 (en) * | 2005-03-04 | 2007-03-06 | Kamal El-Sankary | Circuit calibration using voltage injection |
TWI278185B (en) * | 2005-10-24 | 2007-04-01 | Via Tech Inc | Cyclic pipeline analog to digital converter |
US7656327B2 (en) * | 2006-07-24 | 2010-02-02 | Qualcomm, Incorporated | Saturation detection for analog-to-digital converter |
-
2006
- 2006-05-31 JP JP2006151603A patent/JP4836670B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-31 US US11/806,422 patent/US7576677B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152542A (ja) * | 2001-11-13 | 2003-05-23 | Asahi Kasei Microsystems Kk | パイプライン型a/dコンバータ |
JP2004343292A (ja) * | 2003-05-14 | 2004-12-02 | Oki Electric Ind Co Ltd | パイプライン型アナログ・ディジタル変換器 |
JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型a/d変換器 |
JP2005286910A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Corp | 多入力a/d変換装置及びこれを用いた無線受信機 |
JP2007312195A (ja) * | 2006-05-19 | 2007-11-29 | New Japan Radio Co Ltd | パイプライン型a/d変換器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008228247A (ja) * | 2007-03-16 | 2008-09-25 | Renesas Technology Corp | パイプライン型a/d変換器およびそれを内蔵した半導体集積回路 |
US7812756B2 (en) | 2008-03-07 | 2010-10-12 | Panasonic Corporation | Pipeline A/D converter and digital camera |
JP2011259219A (ja) * | 2010-06-09 | 2011-12-22 | Handotai Rikougaku Kenkyu Center:Kk | パイプライン・ad変換回路 |
JP2021051094A (ja) * | 2015-11-04 | 2021-04-01 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 信号処理装置及び信号処理方法 |
JP7130071B2 (ja) | 2015-11-04 | 2022-09-02 | 三星電子株式会社 | 信号処理装置及び信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070290915A1 (en) | 2007-12-20 |
JP4836670B2 (ja) | 2011-12-14 |
US7576677B2 (en) | 2009-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4836670B2 (ja) | パイプライン型a/dコンバータ | |
US8390501B2 (en) | Successive approximation register ADC with a window predictive function | |
TWI559687B (zh) | 逐次逼進型類比至數位轉換器 | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US8854243B2 (en) | AD converter circuit and ad conversion method | |
US8570206B1 (en) | Multi-bit per cycle successive approximation register ADC | |
JP2007174288A (ja) | A/d変換器 | |
JP2011120011A (ja) | アナログ−デジタル変換器 | |
JP2001177410A (ja) | 高精度da変換回路 | |
KR20110088093A (ko) | 폴딩 아날로그 디지털 컨버터 | |
US6229472B1 (en) | A/D converter | |
WO2014061117A1 (ja) | Ad変換器 | |
US20070115162A1 (en) | Folding and interpolating analog-to-digital converter and method of converting analog signal to digital signal | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
US8487801B2 (en) | Analog-to-digital converter and signal processing system | |
KR100294787B1 (ko) | 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터 | |
TWI489788B (zh) | 多位元週期的逐漸逼近式類比至數位轉換器 | |
US7075472B1 (en) | Averaging analog-to-digital converter with shared capacitor network | |
US9048857B2 (en) | Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit | |
JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
Yeh et al. | A novel flash analog-to-digital converter | |
JP4858962B2 (ja) | 半導体集積回路装置 | |
US7652612B2 (en) | Cyclic pipeline analog-to-digital converter | |
JP6618701B2 (ja) | 高分解能アナログ・デジタル変換器 | |
JP2010021918A (ja) | パイプライン型a/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4836670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |