TWI489788B - 多位元週期的逐漸逼近式類比至數位轉換器 - Google Patents

Description

多位元週期的逐漸逼近式類比至數位轉換器

本發明係有關一種類比至數位轉換器(ADC)，特別是關於一種多位元週期(multi-bit per cycle)的逐漸逼近式(successive approximation register)類比至數位轉換器。

逐漸逼近式(successive approximation register，SAR)類比至數位轉換器(ADC)為類比至數位轉換器的一種，用以將類比信號轉換為相當的數位碼。第一圖顯示傳統逐漸逼近式類比至數位轉換器的示意圖，其藉由比較與(二位元)搜尋所有可能量化位準，以進行轉換而得到數位輸出。逐漸逼近式類比至數位轉換器比其他類比至數位轉換器使用較少晶片面積及相關的成本。然而，第一圖所示的傳統逐漸逼近式類比至數位轉換器於每一週期僅轉換一位元，因此不適於高速應用。

為了加速逐漸逼近式類比至數位轉換器的操作，因而有二位元週期(2b/cycle)之逐漸逼近式類比至數位轉換器的提出。第二圖顯示傳統二位元週期之逐漸逼近式類比至數位轉換器的方塊圖。相較於第一圖所示的一位元週 期(1b/cycle)之逐漸逼近式類比至數位轉換器，第二圖所示的二位元週期之逐漸逼近式類比至數位轉換器使用三倍的電容式數位至類比轉換器(C-net)，因而造成前一級電路(例如電流源11及p型電晶體12所組成的源極隨耦器)的三倍負載量。再者，第二圖所示電路較第一圖所示電路使用更多的比較器13，因此需要解決比較器13之間的不匹配(mismatch)問題。

因此，亟需提出一種新穎的多位元週期之逐漸逼近式類比至數位轉換器，用以克服前述的缺點。

鑑於上述，本發明實施例的目的之一在於提出一種多位元週期(multi-bit per cycle)之逐漸逼近式類比至數位轉換器(SAR ADC)，用以獲得較高的速度，僅需簡單的切換機制且可使用偏移量(offset)準確度較低的比較器，因而大幅降低晶片面積、相關成本與功率消耗。

根據本發明實施例，多位元週期之逐漸逼近式類比至數位轉換器(SAR ADC)包含主數位至類比轉換器(DAC)、比較單元、逐漸逼近(SAR)單元及參考電壓產生器。主數位至類比轉換器接收至少一輸入，且主數位至類比轉換器的至少一輸出節點產生一調整輸入。比較單元包含複數比較器，用以接收調整輸入。逐漸逼近單元根據比較單元的比較輸出以產生一編碼，用以控制主數位至類比轉換器以產生調整輸入。參考電壓產生器受控於編碼以產生至少一參考電壓，該參考電壓於每一相應週期被饋至比較單元，用以定義該週期的搜尋範圍。其中，後一週期的參考電壓之絕對值小於前一週期的參考電壓之 絕對值，使得後一週期的搜尋範圍小於前一週期的搜尋範圍，且所有搜尋範圍均中跨於一基準電壓。

11‧‧‧電流源

12‧‧‧p型電晶體

13‧‧‧比較器

30‧‧‧主數位至類比轉換器(DAC)

31‧‧‧比較單元

32‧‧‧逐漸逼近單元

33‧‧‧參考電壓產生器

C1‧‧‧第一比較器

C2‧‧‧第二比較器

C3‧‧‧第三比較器

Vip‧‧‧正輸入

Vin‧‧‧負輸入

Vap‧‧‧正調整輸入

Van‧‧‧負調整輸入

Vrp‧‧‧正參考電壓

Vrn‧‧‧負參考電壓

Vcm‧‧‧基準電壓

Vrefp‧‧‧頂參考電壓

Vrefp‧‧‧底參考電壓

n1~n5‧‧‧電容器的節點

第一圖顯示傳統一位元週期的逐漸逼近式類比至數位轉換器的示意圖。

第二圖顯示傳統二位元週期之逐漸逼近式類比至數位轉換器的方塊圖。

第三圖顯示本發明實施例的多位元週期之逐漸逼近式類比至數位轉換器(SAR ADC)的方塊圖。

第四A圖列示三連續相位的相應正/負參考電壓。

第四B圖標示第四A圖的各個正/負參考電壓。

第五圖顯示第三圖所示二位元週期之逐漸逼近式類比至數位轉換器的操作。

第六A圖至第六D圖顯示以電容式數位至類比轉換器來實施參考電壓產生器及其連接的示意圖。

第七圖顯示本發明另一實施例以轉換八位元輸入的例子。

第三圖顯示本發明實施例的多位元週期(multi-bit per cycle)之逐漸逼近式類比至數位轉換器(SAR ADC)的方塊圖。為了便於說明，以二位元週期(2b/cycle)之逐漸逼近式類比至數位轉換器作為例示。然而，本發明可適用於多位元週期之逐漸逼近式類比至數位轉換器。

在本實施例中，主數位至類比轉換器(DAC)30接收正輸入Vip及負輸入Vin。雖然本實施例例示具差動(differential)輸入對Vip/Vin之差動逐漸逼近式類比至數位轉換器，然而本發明同樣可適用於具單端(single-ended)輸入之單端逐漸逼近式類比至數位轉換器。主數位至類比轉換器30包含二電容式數位至類比轉換器(亦即，第一電容式數位至類比轉換器及第二電容式數位至類比轉換器)，其可類似於第一圖所示電路的電容式數位至類比轉換器。第一/第二電容式數位至類比轉換器的輸入節點藉由開關以分別接收正/負輸入Vip/Vin，且第一/第二電容式數位至類比轉換器於輸出節點分別產生正調整輸入Vap及負調整輸入Van，其再饋至比較單元31。在本實施例所示的二位元週期之逐漸逼近式類比至數位轉換器，比較單元31包含三個(類比)比較器，亦即，第一比較器C1、第二比較器C2及第三比較器C3。一般來說，對於m位元週期之逐漸逼近式類比至數位轉換器，其比較單元31包含(2^m-1)個比較器。

逐漸逼近(SAR)單元32根據比較單元31的比較結果以產生(數位)編碼，據以切換主數位至類比轉換器30的電容式數位至類比轉換器。逐漸逼近單元32所產生的編碼同時提供以控制參考電壓產生器33，其產生正參考電壓Vrp及負參考電壓Vrn，該些參考電壓會於每一轉換週期(或相位)饋至比較單元31。第四A圖列示三連續相位(或週期)(亦即，p1、p2及p3)的相應正/負參考電壓Vrp/Vrn。其中，下一相位之正/負參考電壓Vrp/Vrn的絕對值小於前一相位之正/負參考電壓Vrp/Vrn的絕對值。一般來說，相位p的正參考電壓Vrp可表示為Vcm+△V/2^2p-1，而相位p的負參考 電壓Vrn可表示為Vcm-△V/2^2p-1，其中Vcm為參考電壓範圍(或搜尋範圍)之基準電壓(例如中央電壓)。第四B圖標示第四A圖的各個正/負參考電壓Vrp/Vrn，其參考電壓範圍從頂參考電壓Vrefp(=Vcm+△V)至底參考電壓Vrefn(=Vcm-△V)，且Vcm位於中央。

參閱第三圖，第一比較器C1及第三比較器C3各具有四輸入節點。對於第一比較器C1而言，其執行以下的四輸入比較：(Vap-Van)-(Vrp-Vrn)。換句話說，正調整輸入Vap與負調整輸入Van相比較，產生(第一)差動調整輸入；正參考電壓Vrp與負參考電壓Vrn相比較，產生(第一)差動參考電壓。最後，(第一)差動調整輸入與(第一)差動參考電壓相比較。對於第三比較器C3而言，其執行以下的四輸入比較：(Vap-Van)-(Vrn-Vrp)。換句話說，正調整輸入Vap與負調整輸入Van相比較，產生(第三)差動調整輸入；負參考電壓Vrn與正參考電壓Vrp相比較，產生(第三)差動參考電壓。最後，(第三)差動調整輸入與(第三)差動參考電壓相比較。對於第二比較器C2而言，其執行以下的二輸入比較：(Vap-Van)。換句話說，正調整輸入Vap與負調整輸入Van相比較，產生(第二)差動調整輸入。

第五圖顯示第三圖所示二位元週期之逐漸逼近式類比至數位轉換器的操作。第五圖例示六位元電路，因此需要三週期(或相位)來完成轉換以得到六位元編碼B₆B₅B₄B₃B₂B₁。於相位1，參考電壓產生器33提供正參考電壓(Vcm+△V/2)及負參考電壓(Vcm-△V/2)。電壓(Vcm+△V/2)、Vcm及(Vcm-△V/2)因此將整個參考電壓範圍2△V均分為四個區段：00、01、 10及11。於整個參考電壓範圍2△V內對輸入Vi進行二位元搜尋(binary search)。根據搜尋結果，由於輸入Vi位於區段10內，因此得到二最高有效位元(=B₆B₅)為“10”。

接著，於相位2，參考電壓產生器33提供正參考電壓(Vcm+△V/8)及負參考電壓(Vcm-△V/8)。電壓(Vcm+△V/8)、Vcm及(Vcm-△V/8)因此將中跨於Vcm的參考電壓範圍△V/2均分為四個區段：00、01、10及11。在對輸入Vi進行二位元搜尋之前，必需根據前一相位(亦即相位1)的搜尋結果來調整輸入Vi如下：Vi’=Vi-B_m△V/2-B_m-1△V/4，其中B_m、B_m-1為前一相位所得到的最高有效位元。接著，於減縮參考電壓範圍△V/2內對調整輸入Vi’進行二位元搜尋。根據搜尋結果，由於調整輸入Vi’位於區段10內，因此得到二次最高有效位元(=B₄B₃)為“10”。

於相位3(未顯示於第五圖)，參考電壓產生器33提供正參考電壓(Vcm+△V/32)及負參考電壓(Vcm-△V/32)。電壓(Vcm+△V/32)、Vcm及(Vcm-△V/32)因此將中跨於Vcm的參考電壓範圍△V/8均分為四個區段：00、01、10及11。接著，於減縮參考電壓範圍△V/8內對調整輸入Vi’進行二位元搜尋。根據搜尋結果，因此得到二最低有效位元(=B₂B₁)。

上述之參考電壓產生器33可使用數位至類比轉換器(例如電容式數位至類比轉換器)來實施。第六A圖顯示於取樣相位以電容式數位至類比轉換器來實施參考電壓產生器33的示意圖，其中電容器的所有自由節點n1~n5都連接至Vcm。第六B圖顯示於轉換相位p1~p3以電容式數位至類比轉換器來實施參考電壓產生器33的示意圖，其中自由節點n1~n5根據第 六C圖所示表格進行連接，用以產生正參考電壓Vrp。並根據第六D圖所示表格進行連接，用以產生負參考電壓Vrn。

根據本發明實施例的特徵之一，可降低比較器C1~C3的偏移量(offset)準確度，而不會影響逐漸逼近式類比至數位轉換器的效能。第七圖顯示本發明另一實施例以轉換八位元輸入B₈B₇B₆B₅B₄B₃B₂B₁的例子。於前三週期中，每一週期轉換二位元；然而，於最後二週期，則是每一週期僅轉換一位元。相較於前一實施例，本實施例(第七圖)需多出一個週期(亦即，總共需五週期)以完成轉換，而前一實施例僅需四週期。然而，本實施例可使用較低偏移量準確度的比較器。例如，本實施例可使用六位元(而非八位元)偏移量準確度的比較器。其理由在於，於最後二週期，僅第二比較器C2(第三圖)被啟動以轉換B₂及B₁，因此於降低偏移量準確度之後，逐漸逼近式類比至數位轉換器的效能並不會受到影響。因此，可以實質地降低晶片面積及相關成本。一般來說，對於m位元週期的逐漸逼近式類比至數位轉換器，對於部分的轉換週期(特別是最後一些週期)，可於每一週期轉換n位元(其中n<m)。藉此，逐漸逼近式類比至數位轉換器之比較器的偏移量準確度得以降低，而不會影響逐漸逼近式類比至數位轉換器的效能。

相較於傳統多位元週期之逐漸逼近式類比至數位轉換器(如第二圖所例示)，本發明實施例可使用較簡單的切換機制，更重要的是，本實施例僅需使用一個數位至類比轉換器30(連同參考電壓產生器33)， 然而傳統電路則需使用三個數位至類比轉換器。因此，本實施例可大幅降低晶片面積及功率消耗。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

30‧‧‧主數位至類比轉換器(DAC)

31‧‧‧比較單元

32‧‧‧逐漸逼近(SAR)單元

33‧‧‧參考電壓產生器

C1‧‧‧第一比較器

C2‧‧‧第二比較器

C3‧‧‧第三比較器

Vip‧‧‧正輸入

Vin‧‧‧負輸入

Vap‧‧‧正調整輸入

Van‧‧‧負調整輸入

Vrp‧‧‧正參考電壓

Vrn‧‧‧負參考電壓

Claims (11)

1. 一種多位元週期之逐漸逼近式類比至數位轉換器(SAR ADC)，包含：一主數位至類比轉換器(DAC)，接收至少一輸入，該主數位至類比轉換器的至少一輸出節點產生一調整輸入；一比較單元，包含複數比較器，用以接收該調整輸入；一逐漸逼近(SAR)單元，其根據該比較單元的比較輸出以產生一編碼，用以控制該主數位至類比轉換器以產生該調整輸入；及一參考電壓產生器，受控於該編碼，以產生至少一參考電壓，該參考電壓於每一相應週期被饋至該比較單元，用以定義該週期的搜尋範圍，其中，後一週期的該參考電壓之絕對值小於前一週期的該參考電壓之絕對值，使得後一週期的搜尋範圍小於前一週期的搜尋範圍，且所有搜尋範圍均中跨於一基準電壓。
2. 如申請專利範圍第1項所述多位元週期之逐漸逼近式類比至數位轉換器，其中該至少一輸入包含一正輸入及一負輸入；且該主數位至類比轉換器包含一第一電容式數位至類比轉換器及一第二電容式數位至類比轉換器，該第一/第二電容式數位至類比轉換器的輸入節點藉由開關以分別接收該正/負輸入。
3. 如申請專利範圍第2項所述多位元週期之逐漸逼近式類比至數位轉換器，其中該第一/第二電容式數位至類比轉換器的輸出節點分別產生一正調整輸入及一負調整輸入，且該正/負調整輸入被饋至該比較單元。
4. 如申請專利範圍第1項所述多位元週期之逐漸逼近式類比至數位轉換器，對於m位元週期之逐漸逼近式類比至數位轉換器，其中該比較單元包含(2^m-1)個比較器。
5. 如申請專利範圍第3項所述多位元週期之逐漸逼近式類比至數位轉換器，於每一相應週期，該參考電壓產生器產生一正參考電壓及一負參考電壓，並被饋至該比較單元；且該正參考電壓於相位p時的值為Vcm+△V/2^2p-1，該負參考電壓於相位p時的值為Vcm-△V/2^2p-1，其中Vcm為該搜尋範圍的基準電壓，相位p代表週期序號，且△V代表頂參考電壓與Vcm之壓差。
6. 如申請專利範圍第5項所述多位元週期之逐漸逼近式類比至數位轉換器，其中該比較單元包含：一第一比較器，其執行四輸入比較，其中該正調整輸入與該負調整輸入相比較，以產生第一差動調整輸入；該正參考電壓與該負參考電壓相比較，以產生第一差動參考電壓；且該第一差動調整輸入與該第一差動參考電壓相比較；一第二比較器，其執行二輸入比較，其中該正調整輸入與該負調整輸入相比較，以產生第二差動調整輸入；及一第三比較器，其執行四輸入比較，其中該正調整輸入與該負調整輸入相比較，以產生第三差動調整輸入；該負參考電壓與該正參考電壓相比較，以產生第三差動參考電壓；且該第三差動調整輸入與該第三差動參考電壓相比較。
7. 如申請專利範圍第1項所述多位元週期之逐漸逼近式類比至數位轉換器，其中該參考電壓產生器包含一數位至類比轉換器。
8. 如申請專利範圍第7項所述多位元週期之逐漸逼近式類比至數位轉換器，其中該參考電壓產生器之數位至類比轉換器包含一電容式數位至類比轉換器。
9. 如申請專利範圍第1項所述多位元週期之逐漸逼近式類比至數位轉換器，對於m位元週期的逐漸逼近式類比至數位轉換器，其中部分的轉換週期，於每一週期轉換n位元，其中n<m。
10. 如申請專利範圍第9項所述多位元週期之逐漸逼近式類比至數位轉換器，對於m位元週期的逐漸逼近式類比至數位轉換器，每一該比較器具有n位元偏移量準確度，其中n<m。
11. 如申請專利範圍第9項所述多位元週期之逐漸逼近式類比至數位轉換器，其中每週期轉換n位元之該週期晚於每週期轉換m位元之該週期。