CN104124970B - 可编程放大输入信号振幅的sar模拟数字转换器及其方法 - Google Patents

可编程放大输入信号振幅的sar模拟数字转换器及其方法 Download PDF

Info

Publication number
CN104124970B
CN104124970B CN201310156698.1A CN201310156698A CN104124970B CN 104124970 B CN104124970 B CN 104124970B CN 201310156698 A CN201310156698 A CN 201310156698A CN 104124970 B CN104124970 B CN 104124970B
Authority
CN
China
Prior art keywords
electric capacity
bottom crown
input signal
end points
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310156698.1A
Other languages
English (en)
Other versions
CN104124970A (zh
Inventor
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201310156698.1A priority Critical patent/CN104124970B/zh
Priority to US13/962,437 priority patent/US8860600B1/en
Publication of CN104124970A publication Critical patent/CN104124970A/zh
Application granted granted Critical
Publication of CN104124970B publication Critical patent/CN104124970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种可编程放大输入信号振幅的SAR模拟数字转换器（SAR ADC）及其方法，其于取样阶段期间将电容阵列中至少一电容的下极板电性连接至输入信号，以由电容阵列对输入信号进行取样及放大，藉以降低所需的取样电容，或减少噪声的产生。

Description

可编程放大输入信号振幅的SAR模拟数字转换器及其方法
技术领域
本发明涉及一种逐渐逼近式模拟数字转换器（successive-approximation-register analog-to-digital converter；SAR ADC），特别是涉及一种可编程放大输入信号振幅的SAR ADC及其方法。
背景技术
模拟数字转换器（analog-to-digital converter；ADC）有多种架构，例如：快闪式（flash）ADC、管路式（pipelined）ADC、逐渐逼近式（successive-approximation-register；SAR）ADC等。这些架构各有各的优点，通常会依据不同的应用需求来选定。其中，SAR ADC较其他架构消耗较低功率、较小面积及较低成本。
SAR ADC的运作始于取样阶段（sampling phase）。在取样阶段期间，取样保持电路对模拟输入信号进行取样存取。接着，SAR ADC进入位元循环阶段（bit-cycling phase），以决定数字码的转换输出。
N位元（N-bit）SAR ADC通常包括一取样保持（S/H）电路、一N位元数字模拟转换器（digital-to-analog converter；DAC）、一电压比较器以及一SAR控制电路。
输入电压经由取样保持电路提供稳定电压给电压比较器，并且电压比较器将此稳定电压与N位元DAC的输出电压做比较。SAR控制电路使用二元搜索算法（binary searchalgorithm）控制N位元DAC的输出。
其中，取样保持电路及N位元DAC一般是以电容阵列组成的电容式DAC实现。SAR控制电路通过控制电容式DAC中的开关元件的开关来调整N位元DAC的输出。
为了抑制电源噪声和共模噪声，常见的SAR ADC会采用全差分结构。常见的全差分结构的SAR ADC主要有两种：一种采用上极板取样，一种采用下极板取样。也就是说，在取样阶段期间，电容阵列的上极板均耦接至输入信号或电容阵列的下极板均耦接至输入信号，以取样输入信号。
由于受到电容的取样噪声（KT/C noise）的限制，SAR ADC的取样电容的大小通常是与输入信号的振幅的平方成反比。因此，若能将输入信号的振幅增大，则可大幅减小取样电容的大小。现有技术主要是使用可编程增益放大器（programmable gain amplifier；PGA）来实现对输入信号的振幅进行放大，但PGA本身会消耗芯片面积，并且会带来额外的噪声（noise）。
发明内容
在一实施例中，一种可编程放大输入信号振幅的逐渐逼近式模拟数字转换器包括一第一端点、一第二端点、一第三端点、一第四端点、一第五端点、一比较器、一SAR控制电路、一选择模块以及一电容模块。选择模块包括多个第一切换单元UA1、UA2～UA(N-1)、多个第二切换单元UB1、UB2～UB(N-1)）、一第一开关SW1以及一第二开关SW2。电容模块170包括多个第一电容CA1、CA2～CA(N-1)以及多个第二电容CB1、CB2～CB(N-1)。
第一端点用以接收一差动输入信号中的一者、第二端点用以接收此差动输入信号中的另一者、第三端点用以接收正相参考电压、第四端点用以接收反相参考电压、以及第五端点用以接收共模电压。
SAR控制电路耦接比较器的输出端，并根据比较器的输出产生第一控制信号、第二控制信号以及数字信号。于此，第一切换单元受控于第一控制信号，而第二切换单元受控于第二控制信号。
第一开关耦接在比较器的第一输入端与第一端点之间，并且第二开关耦接在比较器的第二输入端与第二端点之间。
第一电容分别对应第一切换单元，并且耦接在比较器的第一输入端与对应的第一切换单元之间。其中，各第一电容经由对应的第一切换单元耦接至第三端点、第四端点及第五端点，并且至少一第一电容还经由对应的第一切换单元耦接至第二端点。
第二电容分别对应第二切换单元，并且耦接在比较器的第二输入端与对应的第二切换单元之间。其中，各第二电容经由对应的第二切换单元耦接至第三端点、第四端点及第五端点。
在一实施例中，一种可编程放大输入信号振幅的SAR模拟数字转换方法，包括：依序执行的一取样阶段、一保持阶段以及一位元循环阶段。
在取样阶段期间的步骤包括：利用电容模块中的多个第一电容的上极板取样一差动输入信号中的一者、利用此些第一电容中的至少一第一电容的下极板取样此差动输入信号中的另一者、以及利用电容模块中的多个第二电容的上极板取样此差动输入信号中的另一者。其中，此些第二电容分别对应此些第一电容。
在保持阶段期间的步骤包括：将第一电容及第二电容的上极板与差动输入信号断开，以及将第一电容的下极板置位至电性连接一共模电压。
于位元循环阶段期间的步骤包括：利用一比较器比较第一电容的上极板的端电压与第二电容的上极板的端电压、依序根据比较器的输出将一第一电容的下极板及对应的第二电容的下极板由电性连接共模电压切换成分别电性连接差动参考电压，并于每次切换后再次利用比较器比较第一电容的上极板的端电压与第二电容的上极板的端电压、以及根据比较器的输出产生一数字信号。
在一些实施例中，在取样阶段期间还包括：利用此些第二电容中的至少一者的下极板取样差动输入信号中的一者。并且，在保持阶段期间还包括：将此些第二电容的下极板置位至电性连接共模电压。
综上，根据本发明的可编程放大输入信号振幅的逐渐逼近式模拟数字转换器及其方法利用电容的上下极板同时取样，因而能同时放大输入信号的振幅，以致于在同样程度的噪声的考虑下，所需的取样电容会更小，或者，对于相同的取样电容，所带来的噪声会更小。并且，对于伪差动输入信号，在经过取样以后，就将伪差动输入信号自动转换成全差动输入信号，藉以抑制电源噪声和共模噪声。
附图说明
图1为根据本发明一实施例的可编程放大输入信号振幅的逐渐逼近式模拟数字转换器（SAR ADC）的概要示意图。
图2为于取样阶段期间图1中的可编程放大输入信号振幅的SARADC的一示范性状态的示意图。
图3为于保持阶段及位元循环阶段的第1次比较期间图1中的可编程放大输入信号振幅的SAR ADC的一示范性状态的示意图。
图4为于位元循环阶段的第2次比较期间图1中的可编程放大输入信号振幅的SARADC的一示范性状态的示意图。
图5为于位元循环阶段的第2次比较期间图1中的可编程放大输入信号振幅的SARADC的另一示范性状态的示意图。
图6为于位元循环阶段的第3次比较期间图1中的可编程放大输入信号振幅的SARADC的一示范性状态的局部示意图。
图7为于位元循环阶段的第3次比较期间图1中的可编程放大输入信号振幅的SARADC的另一示范性状态的局部示意图。
图8为根据本发明另一实施例的可编程放大输入信号振幅的SARADC的局部示意图。
图9为于取样阶段期间图8中的可编程放大输入信号振幅的SARADC的一示范性状态的局部示意图。
图10为于保持阶段及位元循环阶段的第1次比较期间图8中的可编程放大输入信号振幅的SAR ADC的一示范性状态的局部示意图。
图11为切换单元的一示范性结构的示意图。
图12为切换单元的另一示范性结构的示意图。
【符号说明】
10 逐渐逼近式模拟数字转换器
110 比较器
130 SAR控制电路
150 电容模块
170 选择模块
N1 第一端点
N2 第二端点
N3 第三端点
N4 第四端点
UA1～UA(N-1) 第一切换单元
UB1～UB(N-1) 第二切换单元
SW1 第一开关
SW2 第二开关
CA1～CA(N-1) 第一电容
CB1～CB(N-1) 第二电容
IN1 第一输入端
IN2 第二输入端
OUT 输出端
ScA0～ScA(N-1) 第一控制信号
ScB0～ScB(N-1) 第二控制信号
B1～BN 数字码
Vip 正相输入信号
Vin 反相输入信号
Vrp 正相参考电压
Vrn 反相参考电压
Vcm 共模电压
CAN 第三电容
CBN 第四电容
VA 端电压
VB 端电压
C 电容
SW3 开关
SW4 开关
SW5 开关
SW6 开关
具体实施方式
以下述及之“第一”、“第二”等术语，其用以区别所指的元件，而非用以排序或限定所指元件的差异性，且也非用以限制本发明的范围。
参照图1，可编程放大输入信号振幅的逐渐逼近式模拟数字转换器10（successive-approximation-register analog-to-digital converter；SAR ADC）包括一第一端点N1、一第二端点N2、一第三端点N3、一第四端点N4、一第五端点N5、一比较器110、一SAR控制电路130、一选择模块170以及一电容模块150。
选择模块170包括多个切换单元（以下称之为第一切换单元UA1、UA2～UA(N-1)以及第二切换单元UB1、UB2～UB(N-1)）以及二输入开关（以下称之为第一开关SW1以及第二开关SW2）。电容模块150包括多个电容（以下称之为第一电容CA1、CA2～CA(N-1)以及第二电容CB1、CB2～CB(N-1)）。于此，第一电容CA1、CA2～CA(N-1)分别对应于第一切换单元UA1、UA2～UA(N-1)，而第二电容CB1、CB2～CB(N-1)分别对应于第二切换单元UB1、UB2～UB(N-1)。其中，N为大于1的正整数。在一些实施例中，此些切换单元与电容构成一开关切换电容阵列（switched-capacitor array(SCA)）。
第一电容CA1、CA2～CA(N-1)的下极板均经由对应的第一切换单元UA1、UA2～UA(N-1)耦接至第二端点N2、第三端点N3、第四端点N4及第五端点N5。举例来说，第一电容CA1的下极板经由对应的第一切换单元UA1耦接至第二端点N2、第三端点N3、第四端点N4及第五端点N5。即，第一切换单元UA1耦接在第一电容CA1的下极板与第二端点N2之间、在第一电容CA1的下极板与第三端点N3之间、在第一电容CA1的下极板与第四端点N4之间、以及在第一电容CA1的下极板与第五端点N5之间。同样地，第一电容CA2的下极板则经由对应的第一切换单元UA2耦接至第二端点N2、第三端点N3、第四端点N4及第五端点N5。依此类推，第一电容CA(N-1)的下极板则经由对应的第一切换单元UA(N-1)耦接至第二端点N2、第三端点N3、第四端点N4及第五端点N5。
第二电容CB1、CB2～CB(N-1)的下极板均经由对应的第二切换单元UB1、UB2～UB(N-1)耦接至第一端点N1、第三端点N3、第四端点N4及第五端点N5。举例来说，第二电容CB1的下极板经由对应的第二切换单元UB1耦接至第一端点N1、第三端点N3、第四端点N4及第五端点N5。即，第二切换单元UB1耦接在第二电容CB1的下极板与第一端点N1之间、在第二电容CB1的下极板与第三端点N3之间、在第二电容CB1的下极板与第四端点N4之间、以及在第二电容CB1的下极板与第五端点N5之间。同样地，第二电容CB2的下极板则经由对应的第二切换单元UA2耦接至第一端点N1、第三端点N3、第四端点N4及第五端点N5。依此类推，第二电容CB(N-1)的下极板则经由对应的第二切换单元UB(N-1)耦接至第一端点N1、第三端点N3、第四端点N4及第五端点N5。
在一些实施例中，于电容量上，第一电容CA1、CA2～CA(N-1)分别对应于第二电容CB1、CB2～CB(N-1)。即，第一电容CAj的电容量等于第二电容CBj的电容量。再者，第一电容CAj的电容量等于2倍的第一电容CA(j+1)的电容量，而第二电容CBj的电容量等于2倍的第二电容CB(j+1)的电容量。其中，j=1～N-2。
比较器110的第一输入端IN1电性耦接第一开关SW1的一端以及第一电容CA1、CA2～CA(N-1)的上极板。比较器110的第二输入端IN2电性耦接第二开关SW2的一端以及第二电容CB1、CB2～CB(N-1)的上极板。比较器110的输出端OUT电性耦接至SAR控制电路130。第一开关SW1的另一端电性耦接第一端点N1，并且第二开关SW2的另一端电性耦接第二端点N2。换言之，第一开关SW1耦接在比较器110的第一输入端IN1与第一端点N1之间，而第二开关SW2耦接在比较器110的第二输入端IN2与第二端点N2之间。
SAR控制电路130耦接在比较器110的输出端OUT与选择模块170的控制端之间，并且根据比较器130的输出产生第一控制信号ScA0～ScA(N-1)、第二控制信号ScB0～ScB(N-1)以及数字信号（即数字码B1～BN）。
于此，第一端点N1用以接收正相输入信号Vip、第二端点N2用以接收反相输入信号Vin、第三端点N3用以接收正相参考电压Vrp、第四端点N4用以接收反相参考电压Vrn、以及第五端点N5用以接收共模电压Vcm。其中，正相输入信号Vin与反相输入信号Vip为一差动输入信号（Vi）。正相参考电压Vrp与反相参考电压Vrn为一差动参考电压（Vref）。
在一些实施例中，电容模块150还具有一第三电容CAN以及一第四电容CBN。第三电容CAN耦接在比较器110的第一输入端IN1与第五端点N5之间。第四电容CBN耦接在比较器110的第二输入端IN2与第五端点N5之间。
在一些实施例中，于电容量上，第三电容CAN对应第四电容CBN。即，第三电容CAN的电容量等于第四电容CBN的电容量。再者，第三电容CAN的电容量等于第一电容CA(N-1)的电容量，而第四电容CBN的电容量等于第二电容CB(N-1)的电容量。
于运作时，SAR ADC10首先进入一取样阶段。参照图2，于取样阶段期间，SAR控制电路130输出第一控制信号ScA1～ScA(N-1)至所有第一切换单元UA1、UA2～UA(N-1)的控制端，以致使第一切换单元UA1、UA2～UA(N-1)分别响应第一控制信号ScA1～ScA(N-1)而将第一电容CA1、CA2～CA(N-1)的下极板电性连接至第二端点N2。
SAR控制电路130输出第二控制信号ScB1～ScB(N-1)至所有第二切换单元UB1、UB2～UB(N-1)的控制端，以致使第二切换单元UB1、UB2～UB(N-1)分别响应第二控制信号ScB1～ScB(N-1)而将第二电容CB1、CB2～CB(N-1)的下极板电性连接至第一端点N1。
并且，SAR控制电路130分别输出第一控制信号ScA0与第二控制信号ScB0至第一开关SW1和第二开关SW2的控制端，以致使第一开关SW1响应第一控制信号ScA0将第一电容CA1、CA2～CA(N-1)的上极板电性连接第一端点N1，而第二开关SW2响应第二控制信号ScB0将第二电容CB1、CB2～CB(N-1)的上极板电性连接第二端点N2。
此时，第一电容CA1、CA2～CA(N-1)的上极板以及第二电容CB1、CB2～CB(N-1)的下极板经由第一端点N1接收正相输入信号Vip并对正相输入信号Vip进行取样。第一电容CA1、CA2～CA(N-1)的下极板以及第二电容CB1、CB2～CB(N-1)的上极板经由第二端点N2接收反相输入信号Vin并对反相输入信号Vin进行取样。
然后，SAR ADC10由取样阶段进入一保持阶段。参照图3，于保持阶段期间，SAR控制电路130输出第一控制信号ScA1～ScA(N-1)至所有第一切换单元UA1、UA2～UA(N-1)的控制端，以致使第一切换单元UA1、UA2～UA(N-1)分别响应第一控制信号ScA1～ScA(N-1)而将第一电容CA1、CA2～CA(N-1)的下极板从电性连接第二端点N2切换成电性连接第五端点N5。
SAR控制电路130输出第二控制信号ScB1～ScB(N-1)至所有第二切换单元UB1、UB2～UB(N-1)的控制端，以致使第二切换单元UB1、UB2～UB(N-1)分别响应第二控制信号ScB1～ScB(N-1)而将第二电容CB1、CB2～CB(N-1)的下极板从电性连接第一端点N1切换成电性连接第五端点N5。
并且，SAR控制电路130分别输出第一控制信号ScA0与第二控制信号ScB0至第一开关SW1和第二开关SW2的控制端，以致使第一开关SW1响应第一控制信号ScA0将第一电容CA1、CA2～CA(N-1)的上极板与第一端点N1断开，而第二开关SW2响应第二控制信号ScB0将第二电容CB1、CB2～CB(N-1)的上极板与第二端点N2断开。
然后，SAR ADC10由保持阶段进入位元循环阶段。于位元循环阶段期间，比较器110开始第1次比较。此时，比较器110比较第一电容CA1、CA2～CA(N-1)的上极板的端电压VA（即，第一输入端IN1所接收到的电压）与第二电容CB1、CB2～CB(N-1)的上极板的端电压VB（即，第二输入端IN2所接收到的电压）。
接着，SAR控制电路130根据比较器110的输出（即，端电压VA与端电压VB的第1次比较结果）设定欲输出的数字信号中的第1位元的数字码B1，并且根据比较器110的输出产生第一控制信号ScA1～ScA(N-1)至第一切换单元UA1、UA2～UA(N-1)的控制端以及产生第二控制信号ScB1～ScB(N-1)至第二切换单元UB1、UB2～UB(N-1)的控制端，以致使第一切换单元UA1响应第一控制信号ScA1将第一电容CA1、CA2～CA(N-1)中的最大电容（即，第一电容CA1）的下极板由电性连接共模电压Vcm切换成电性连接正相参考电压Vrp及反相参考电压Vrn其中的一者，而第二切换单元UB1响应第二控制信号ScB1将第二电容CB1、CB2～CB(N-1)中的对应第一电容CA1者（即，最大的第二电容CB1）的下极板由电性连接共模电压Vcm切换成电性连接正相参考电压Vrp及反相参考电压Vrn其中的另一者。此时，其余电容（第一电容CA2～CA(N-1)及第二电容CB2～CB(N-1)）的下极板则维持不变，即电性连接共模电压Vcm。
举例来说，参照图4，当端电压VA大于端电压VB时，SAR控制电路130将欲输出的数字信号中的第1位元的数字码B1设定为“1”，并且控制第一切换单元UA1将第一电容CA1的下极板电性连接至反相参考电压Vrn以及控制第二切换单元UB1将第二电容CB1的下极板电性连接至正相参考电压Vrp。并且，其余电容的下极板的电性连接关系则维持不变。
参照图5，当端电压VA不大于端电压VB时，SAR控制电路130将欲输出的数字信号中的第1位元的数字码B1设定为“0”，并且控制第一切换单元UA1将第一电容CA1的下极板电性连接至正相参考电压Vrp以及控制第二切换单元UB1将第二电容CB1的下极板电性连接至反相参考电压Vrn。并且，其余电容的下极板的电性连接关系则维持不变。
然后，比较器110再次比较第一电容CA1、CA2～CA(N-1)的上极板的端电压VA与第二电容CB1、CB2～CB(N-1)的上极板的端电压VB（即，进行第2次比较）。
然后，SAR控制电路130再根据比较器110的输出（即，端电压VA与端电压VB的第2次比较结果）设定欲输出的数字信号中的第2位元的数字码B2，并且根据比较器110的输出产生第一控制信号ScA1～ScA(N-1)至第一切换单元UA1、UA2～UA(N-1)的控制端以及产生第二控制信号ScB1～ScB(N-1)至第二切换单元UB1、UB2～UB(N-1)的控制端，以致使第一切换单元UA2响应第一控制信号ScA2将第一电容CA1、CA2～CA(N-1)中的次大的第一电容CA2的下极板由电性连接共模电压Vcm切换成电性连接正相参考电压Vrp及反相参考电压Vrn其中的一者，而第二切换单元UB2响应第二控制信号ScB2将第二电容CB1、CB2～CB(N-1)中的对应第一电容CA2者（即，次大的第二电容CB2）的下极板由电性连接共模电压Vcm切换成电性连接正相参考电压Vrp及反相参考电压Vrn其中的另一者。此时，其余电容（第一电容CA1、CA3～CA(N-1)及第二电容CB1、CB3～CB(N-1)）的下极板则维持不变，即第一电容CA1与第二电容CB1维持分别电性连接正相参考电压Vrp及反相参考电压Vrn，而第一电容CA3～CA(N-1)及第二电容CB3～CB(N-1)维持电性连接共模电压Vcm。
于此，同样地，参照图6（于此，假设第1次比较结果为端电压VA大于端电压VB），当端电压VA大于端电压VB时，SAR控制电路130将欲输出的数字信号中的第2位元的数字码B2设定为“1”，并且控制第一切换单元UA2将第一电容CA2的下极板电性连接至反相参考电压Vrn以及控制第二切换单元UB2将第二电容CB2的下极板电性连接至正相参考电压Vrp。并且，其余电容的下极板的电性连接关系则维持不变。
参照图7（于此，假设第1次比较结果为端电压VA大于端电压VB），当端电压VA不大于端电压VB时，SAR控制电路130将欲输出的数字信号中的第2位元的数字码B2设定为“0”，并且控制第一切换单元UA2将第一电容CA2的下极板电性连接至正相参考电压Vrp以及控制第二切换单元UB2将第二电容CB2的下极板电性连接至反相参考电压Vrn。并且，其余电容的下极板的电性连接关系则维持不变。
换言之，每一次比较结果依序对应于一第一电容、依序对应于一第二电容，并且依序对应于数字信号的一位元。因此，于每次比较后，SAR控制电路130均会根据比较器110的输出设定数字信号中对应位元的数字码的值以及控制对应第一电容及对应第二电容的下极板的电压电平（即，电性连接关系）。通过反复进行比较、设定及控制，直至完成最后一位元的数字码BN的设定为止。
于完成最后一位元的数字码BN的设定后，SAR控制电路130会将数字信号（即所设定的所有数字码B1～BN）输出给下一级。
于此些实施例中，SAR ADC10于取样结束后，比较器130的输入端的压差为2（Vip-Vin），因此输入至比较器130的信号的振幅为差动输入信号（Vi）的振幅的2倍。换言之，SARADC10是将输入信号（Vi）放大一倍后才进行比较。再者，在根据本发明的SAR ADC10中，对于伪差动输入信号，经过取样以后就将伪差动输入信号自动转换成全差动输入信号。例如：在伪差动输入信号（正相输入信号Vip及反相输入信号Vin）中，反相输入信号Vin始终为Vcmin，而正相输入信号Vip则为Vcmin+△V。在取样结束后，比较器130的第一输入端IN1的输入电压（端电压VA）为Vcm+△V，而比较器130的第二输入端IN2的输入电压（端电压VB）为Vcm-△V。
再者，通过只提供部分电容的下极板可选择电性连接输入信号，来决定差动输入信号（Vi）的振幅的放大倍率（在1倍至2倍之间）。
在一些实施例中，参照图8，第一电容CA1、CA2～CA(N-1)的下极板均经由对应的第一切换单元UA1、UA2～UA(N-1)耦接至第三端点N3、第四端点N4及第五端点N5。第二电容CB1、CB2～CB(N-1)的下极板均经由对应的第二切换单元UB1、UB2～UB(N-1)耦接至第三端点N3、第四端点N4及第五端点N5。
其中，第一电容CA1、CA2～CA(N-1)中的至少一者的下极板还经由对应的第一切换单元耦接至第二端点N2，而其余的第一电容所对应的第一切换单元则不与第二端点N2耦接。
在一些实施例中，第二电容CB1、CB2～CB(N-1)中的至少一者的下极板还经由对应的第二切换单元耦接至第一端点N1，而其余的第二电容所对应的第二切换单元则不与第一端点N1耦接。
举例来说，在图8所示的SAR ADC10的结构中，只有两个第一电容CA1、CA3经由对应的第一切换单元UA1、UA3耦接至第二端点N2以及二第二电容CB1、CB3经由对应的第二切换单元UB1、UB3耦接至第一端点N1。其余电容所对应的切换单元均不与第一端点N1和第二端点N2耦接。
于此，参照图9，于取样阶段期间，SAR控制电路130输出第一控制信号ScA1～ScA(N-1)至所有第一切换单元UA1、UA2～UA(N-1)的控制端，以致使第一切换单元UA1、UA3分别响应第一控制信号ScA1、ScA3而将第一电容CA1、CA3的下极板电性连接至第二端点N2，并且第一切换单元UA2、UA4～UA(N-1)则分别响应第一控制信号ScA2、ScA4～ScA(N-1)而将第一电容CA2、CA4～CA(N-1)的下极板电性连接至第五端点N5。
同时，SAR控制电路130输出第二控制信号ScB1～ScB(N-1)至所有第二切换单元UB1、UB2～UB(N-1)的控制端，以致使第二切换单元UB1、UB3分别响应第二控制信号ScB1、ScB3而将第二电容CB1、CB3的下极板电性连接至第一端点N1，并且第二切换单元UB2、UB4～UB(N-1)则分别响应第二控制信号ScB2、ScB4～ScB(N-1)而将第二电容CB2、CB4～CB(N-1)的下极板电性连接至第五端点N5。
并且，SAR控制电路130分别输出第一控制信号ScA0与第二控制信号ScB0至第一开关SW1和第二开关SW2的控制端，以致使第一开关SW1响应第一控制信号ScA0将第一电容CA1、CA2～CA(N-1)的上极板电性连接第一端点N1，而第二开关SW2响应第二控制信号ScB0将第二电容CB1、CB2～CB(N-1)的上极板电性连接第二端点N2。
此时，第一电容CA1、CA2～CA(N-1)的上极板接收正相输入信号Vip并对正相输入信号Vip进行取样。第二电容CB1、CB2～CB(N-1)的上极板经由第二端点N2接收反相输入信号Vin并对反相输入信号Vin进行取样。而仅第一电容CA1、CA3的下极板经由第二端点N2接收反相输入信号Vin并对反相输入信号Vin进行取样，以及第二电容CB1、CB3的下极板经由第一端点N1接收正相输入信号Vip并对正相输入信号Vip进行取样。其余电容（第一电容CA2、CA4～CA(N-1)以及第二电容CB2、CB4～CB(N-1)）的下极板均不对输入信号（正相输入信号Vip或反相输入信号Vin）进行取样。
于取样结束后，参照图10，于保持阶段期间，在SAR控制电路130的控制下，所有电容（第一电容CA1～CA(N-1)及第二电容CB1～CB(N-1)）的下极板均置位至电性连接第五端点N5，并且所有电容的上极板均与差动输入信号（正相输入信号Vip或反相输入信号Vin）断开。
于位元循环阶段期间，SAR ADC10的运作则与上述实施例相同，故不再赘述。
于此架构下，SAR ADC10于取样结束后，比较器130的输入端的压差为M（Vip-Vin），即SAR ADC10能差动输入信号的振幅放大M倍。其中，M介于1～2之间。
于此，虽然是以相对应的第一电容与第二电容同时以其下极板对输入信号进行取样，但本发明不限于此，也即相对应的第一电容与第二电容可仅其中一者的下极板对输入信号进行取样。
换言之，通过调整下极板可对输入信号进行取样的电容位置及数量可产生不同放大倍率的差动输入信号（Vi）的振幅。
在一些实施例中，第一切换单元UA1、UA2～UA(N-1)和第二切换单元UB1、UB2～UB(N-1)中的每一者（以下通称切换单元UB）是由多个开关所构成。
参照图11，对于下极板需对输入信号进行取样的电容C（即，第一电容CA1～CA(N-1)及第二电容CB1～CB(N-1)中之一），其所对应的切换单元UB可包括四个开关SW3、SW4、SW5、SW6。
开关SW3耦接在第五端点N5与电容C的下极板之间。开关SW4耦接在第四端点N4与电容C的下极板之间。开关SW5耦接在第三端点N3与电容C的下极板之间。开关SW6耦接在第一端点N1或第二端点N2与电容C的下极板之间。
此些开关SW3、SW4、SW5、SW6的控制端耦接SAR控制电路130。换言之，每一个电容所耦接的此些开关SW3、SW4、SW5、SW6的开关（ON/OFF）是由对应的控制信号（即，第一控制信号ScA1～ScA(N-1)及第二控制信号ScB1～ScB(N-1)中之一）所控制。
参照图12，对于下极板不需对输入信号进行取样之电容C（即，第一电容CA1～CA(N-1)及第二电容CB1～CB(N-1)中之一），其所对应的切换单元UB则不需要开关SW6，即只包括三个开关SW3、SW4、SW5。
在一些实施例中，第一控制信号ScA0～ScA(N-1)可以单一信号实现，也可以多个信号实现。同样地，第二控制信号ScB0～ScB(N-1)可以单一信号实现，也可以多个信号实现。
由于SAR控制电路130的结构与运作原理为本领域的技术人员所熟知，故于此不再赘述。
综上，根据本发明的可编程放大输入信号振幅的逐渐逼近式模拟数字转换器及其方法于取样阶段期间将电容阵列中至少一电容的下极板电性连接至输入信号，以由电容阵列对输入信号进行取样及放大，藉以降低所需的取样电容，或减少噪声的产生。换言之，根据本发明的可编程放大输入信号振幅的逐渐逼近式模拟数字转换器及其方法利用电容的上下极板同时取样，因而能同时放大输入信号的振幅，以致于在同样程度的噪声的考虑下，所需的取样电容会更小，或者，对于相同的取样电容，所带来的噪声会更小。并且，对于伪差动输入信号，在经过取样以后，就将伪差动输入信号自动转换成全差动输入信号，藉以抑制电源噪声和共模噪声。
虽然本发明以前述的实施例披露如上，然而其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定者为准。

Claims (17)

1.一种可编程放大输入信号振幅的SAR模拟数字转换器，包括：
一第一端点，用以接收一差动输入信号中的一者；
一第二端点，用以接收所述差动输入信号中的另一者；
一第三端点，用以接收一正相参考电压；
一第四端点，用以接收一反相参考电压；
一第五端点，用以接收一共模电压；
一比较器，具有一第一输入端、一第二输入端以及一输出端；
一SAR控制电路，耦接所述输出端，以根据所述比较器的输出产生一第一控制信号、一第二控制信号以及一数字信号；
一选择模块，包括：
多个第一切换单元，受控于所述第一控制信号；
多个第二切换单元，受控于所述第二控制信号；
一第一开关，耦接在所述第一输入端与所述第一端点之间；以及
一第二开关，耦接在所述第二输入端与所述第二端点之间；以及
一电容模块，包括：
多个第一电容，分别对应所述第一切换单元，耦接在所述第一输入端与对应的所述第一切换单元之间，其中各个所述第一电容经由对应的所述第一切换单元耦接至所述第三端点、所述第四端点及所述第五端点，并且所述第一电容中的至少一者还经由对应的所述第一切换单元耦接至所述第二端点；以及
多个第二电容，分别对应所述第二切换单元，耦接在所述第二输入端与对应的所述第二切换单元之间，其中各个所述第二电容经由对应的所述第二切换单元耦接至所述第三端点、所述第四端点及所述第五端点。
2.根据权利要求1所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，所述第一电容均经由对应的所述第一切换单元耦接至所述第二端点。
3.根据权利要求2所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，于取样阶段期间，所述第一电容的上极板对所述差动输入信号中的所述一者取样，且所述第一电容的下极板对所述差动输入信号中的所述另一者取样。
4.根据权利要求1或2所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，所述第二电容均经由对应的所述第二切换单元耦接至所述第一端点。
5.根据权利要求4所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，于取样阶段期间，所述第二电容的上极板对所述差动输入信号中的所述另一者取样，并且所述第二电容的下极板对所述差动输入信号中的所述一者取样。
6.根据权利要求1或2所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，所述第二电容中的至少一者还经由对应的所述第二切换单元耦接至所述第一端点。
7.根据权利要求6所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，于取样阶段期间，所述第二电容的上极板对所述差动输入信号中的所述另一者取样，所述第二电容中的所述至少一者的下极板对所述差动输入信号中的所述一者取样，并且所述第二电容中的其余者的下极板接收所述共模电压。
8.根据权利要求1所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，所述电容模块还包括：
一第三电容，耦接在所述第一输入端与所述第五端点之间；以及
一第四电容，耦接在所述第二输入端与所述第五端点之间。
9.根据权利要求1所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，所述第一切换单元和所述第二切换单元中的每一者均由多个开关所构成。
10.根据权利要求1所述的可编程放大输入信号振幅的SAR模拟数字转换器，其中，于取样阶段期间，所述第一电容的上极板对所述差动输入信号中的所述一者取样，所述第一电容中的至少一者的下极板对所述差动输入信号中的所述另一者取样，且所述第一电容中的其余者的下极板接收所述共模电压。
11.一种可编程放大输入信号振幅的SAR模拟数字转换方法，包括：
在一取样阶段期间包括：
利用电容模块中的多个第一电容的上极板对一差动输入信号中的一者取样；
利用所述第一电容中的至少一者的下极板对所述差动输入信号中的另一者取样；以及
利用所述电容模块中的多个第二电容的上极板对所述差动输入信号中的所述另一者取样，其中所述第二电容分别对应所述第一电容；
由所述取样阶段进入一保持阶段，在所述保持阶段期间包括：
将所述第一电容的所述上极板与所述差动输入信号中的所述一者断开；
将所述第一电容的所述下极板置位至电性连接一共模电压；以及
将所述第二电容的所述上极板与所述差动输入信号中的所述另一者断开；以及
由所述保持阶段进入一位元循环阶段，于所述位元循环阶段期间包括：
利用一比较器比较所述第一电容的所述上极板的端电压与所述第二电容的所述上极板的端电压；
依序根据所述比较器的输出将所述第一电容中之一的所述下极板及所述第二电容中的对应者的所述下极板由电性连接所述共模电压切换成分别电性连接一差动参考电压，并于每次切换后再次利用所述比较器比较所述第一电容的所述上极板的所述端电压与所述第二电容的所述上极板的所述端电压；以及
根据所述比较器的所述输出产生一数字信号。
12.根据权利要求11所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，利用所述第一电容中的至少一者的下极板对所述差动输入信号中的另一者取样包括：
将所述第一电容中的所述至少一者的所述下极板均电性连接至所述差动输入信号中的所述另一者；以及
将所述第一电容中的其余者的下极板电性连接至所述共模电压。
13.根据权利要求11所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，利用所述第一电容中的至少一者的下极板对所述差动输入信号中的另一者取样包括：
将所述第一电容的所述下极板均电性连接至所述差动输入信号中的所述另一者。
14.根据权利要求11至13中的任一项所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，在所述取样阶段期间还包括：利用所述第二电容中的至少一者的下极板对所述差动输入信号中的所述一者取样；以及其中在所述保持阶段期间还包括：将所述第二电容的所述下极板置位至电性连接所述共模电压。
15.根据权利要求14所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，利用所述第二电容中的至少一者的下极板对所述差动输入信号中的所述一者取样包括：
将所述第二电容中的所述至少一者的所述下极板均电性连接至所述差动输入信号中的所述一者；以及
将所述第二电容中的其余者的下极板电性连接至所述共模电压。
16.根据权利要求14所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，利用所述第二电容中的至少一者的下极板对所述差动输入信号中的所述一者取样包括：
将所述第二电容的所述下极板均电性连接至所述差动输入信号中的所述一者。
17.根据权利要求11所述的可编程放大输入信号振幅的SAR模拟数字转换方法，其中，所述电容模块还包括耦接在所述比较器的第一输入端与所述共模电压之间的一第三电容，以及耦接在所述比较器的第二输入端与所述共模电压之间一第四电容。
CN201310156698.1A 2013-04-28 2013-04-28 可编程放大输入信号振幅的sar模拟数字转换器及其方法 Active CN104124970B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310156698.1A CN104124970B (zh) 2013-04-28 2013-04-28 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US13/962,437 US8860600B1 (en) 2013-04-28 2013-08-08 Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310156698.1A CN104124970B (zh) 2013-04-28 2013-04-28 可编程放大输入信号振幅的sar模拟数字转换器及其方法

Publications (2)

Publication Number Publication Date
CN104124970A CN104124970A (zh) 2014-10-29
CN104124970B true CN104124970B (zh) 2017-06-09

Family

ID=51661121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310156698.1A Active CN104124970B (zh) 2013-04-28 2013-04-28 可编程放大输入信号振幅的sar模拟数字转换器及其方法

Country Status (2)

Country Link
US (1) US8860600B1 (zh)
CN (1) CN104124970B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300316B2 (en) * 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN106160745B (zh) * 2015-03-31 2019-05-24 智原微电子(苏州)有限公司 模拟数字转换装置及其初始化方法
US9722624B2 (en) * 2015-04-20 2017-08-01 Samsung Electronics Co., Ltd Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor
US9425818B1 (en) 2015-05-28 2016-08-23 Qualcomm Incorporated Noise shaping successive approximation register analog-to-digital converter
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
WO2018176326A1 (zh) 2017-03-30 2018-10-04 深圳市汇顶科技股份有限公司 模数转换电路和方法
US10432213B1 (en) * 2018-07-08 2019-10-01 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
TWI650952B (zh) * 2018-08-28 2019-02-11 新唐科技股份有限公司 連續漸近式類比數位轉換器
TWI672006B (zh) * 2018-09-28 2019-09-11 新唐科技股份有限公司 連續漸近式類比數位轉換器及控制方法
US10778242B2 (en) * 2019-01-11 2020-09-15 Realtek Semiconductor Corporation Analog-to-digital converter device
US10790843B2 (en) 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10763875B2 (en) 2019-01-11 2020-09-01 Realtek Semiconductor Corporation Switched capacitor circuit and analog-to-digital converter device
EP3716487A1 (en) 2019-03-27 2020-09-30 Nxp B.V. A capacitive sampling circuit
CN110311681B (zh) * 2019-07-05 2023-06-09 湖南国科微电子股份有限公司 一种n位逐次逼近型adc及其信号输出控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386924A (zh) * 2011-09-21 2012-03-21 北京工业大学 低电压异步逐次逼近模数转换器及转换方法
CN103036568A (zh) * 2012-12-31 2013-04-10 中国科学技术大学 一种逐次逼近型模数转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167121B2 (en) * 2002-10-16 2007-01-23 Analog Devices, Inc. Method and apparatus for split reference sampling
DE102006029734B4 (de) * 2006-06-28 2014-02-06 Lantiq Deutschland Gmbh Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht
EP2053748B1 (en) * 2007-10-25 2010-12-08 Stichting IMEC Nederland Analogue-to-digital converter and method for using the same
US7956787B2 (en) * 2008-12-19 2011-06-07 Silicon Laboratories Inc. SAR analog-to-digital converter having differing bit modes of operation
US8344930B2 (en) * 2011-05-04 2013-01-01 Himax Technologies Limited Successive approximation register analog-to-digital converter
JP2013021555A (ja) * 2011-07-12 2013-01-31 Toshiba Corp Ａｄ変換器、情報処理装置
US8547270B1 (en) * 2011-09-16 2013-10-01 Maxim Integrated Products, Inc. Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
US8456348B2 (en) * 2011-09-22 2013-06-04 National Taiwan Normal University SAR ADC capable of reducing energy consumption

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386924A (zh) * 2011-09-21 2012-03-21 北京工业大学 低电压异步逐次逼近模数转换器及转换方法
CN103036568A (zh) * 2012-12-31 2013-04-10 中国科学技术大学 一种逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN104124970A (zh) 2014-10-29
US20140320330A1 (en) 2014-10-30
US8860600B1 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
CN104124970B (zh) 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN103916127B (zh) 模拟/数字转换器
US8159382B2 (en) Low power converter and shutdown SAR ADC architecture
CN104320140B (zh) 无负载多级逐次逼近寄存器辅助的流水线式模数转换器
US9774345B1 (en) Successive approximation register analog-to-digital converter
US9219489B2 (en) Successive approximation register analog-to-digital converter
WO2012151491A2 (en) Zero-power sampling sar adc circuit and method
US8514123B2 (en) Compact SAR ADC
KR101419804B1 (ko) 아날로그 디지털 변환 장치
JP5825603B2 (ja) アナログデジタル変換器及び変換方法
CN103281080B (zh) 一种流水线结构模数转换器的前端电路及其时序控制方法
JP2012019522A5 (ja) アナログデジタル変換器及び変換方法
TW200805878A (en) Programmable gain amplifier
TWI509996B (zh) 可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
CN102177658B (zh) 开关电容器流水线级
CN115473533B (zh) Flash-sar adc转换方法及电路
CN114978182A (zh) 模数转换器、芯片及模数转换控制方法
JP4939497B2 (ja) Δς型アナログデジタル変換器
TWI829190B (zh) 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統
CN102790619B (zh) 切换式电容电路及流水线式模拟至数字转换器
JP4093976B2 (ja) アナログデジタル変換器
CN108449076B (zh) 动态比较器、模数转换器、模数转换系统以及校准方法
JP3530349B2 (ja) 減算増幅回路およびアナログ−デジタル変換回路
Ou et al. Low-power circuit techniques for low-voltage pipelined ADCs based on switched-opamp architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant