CN103916127B - 模拟/数字转换器 - Google Patents
模拟/数字转换器 Download PDFInfo
- Publication number
- CN103916127B CN103916127B CN201310560060.4A CN201310560060A CN103916127B CN 103916127 B CN103916127 B CN 103916127B CN 201310560060 A CN201310560060 A CN 201310560060A CN 103916127 B CN103916127 B CN 103916127B
- Authority
- CN
- China
- Prior art keywords
- analog
- conversion unit
- digital
- digital conversion
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 233
- 239000003990 capacitor Substances 0.000 claims abstract description 140
- 230000008878 coupling Effects 0.000 claims abstract 4
- 238000010168 coupling process Methods 0.000 claims abstract 4
- 238000005859 coupling reaction Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims description 27
- 238000005070 sampling Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 8
- 238000004088 simulation Methods 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 claims 2
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 101100098479 Caenorhabditis elegans glp-4 gene Proteins 0.000 description 1
- 241001274660 Modulus Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Abstract
本发明涉及一种模拟/数字转换器。该模拟/数字转换器包括：在第一时段内对所接收到的第一模拟输入电压执行数字转换的包括第一电容器数字/模拟转换器的第一模拟/数字转换单元；在不同于第一时段的第二时段内对所接收到的第二模拟输入电压执行数字转换的包括第二电容器数字/模拟转换器的第二模拟/数字转换单元；以及连接第一和第二模拟/数字转换单元的第一耦合电容器。第二模拟/数字转换单元通过第一耦合电容器接收第一残余电压作为第二模拟输入电压，第一残余电压是第一模拟输入电压的剩余电压。第二电容器数字/模拟转换器包括串联连接至第一耦合电容器的参考电压调节电容器，并且使用与第一电容器数字/模拟转换器共同的参考电压。
Description
技术领域
本文中所讨论的实施例涉及一种模拟/数字转换器(ADC)。
背景技术
ADC已广泛用在各个领域中，并且例如已经开始内置于电池供电的便携式电子设备、用于各种电子装置的微控制器单元(MCU)等中。因此，期望减小ADC的功耗和封装(footprint)。
在现有技术中，例如，作为具有低功耗的ADC，已知使用电容器数字/模拟转换器(电容器DAC)的逐次逼近寄存器(SAR)型ADC。
这样的SAR ADC包括电容器DAC、比较器和控制逻辑电路(SAR逻辑电路)，并且通过将比较器所进行的比较处理重复若干次来改善分辨率。
另外，在现有技术中，例如，提出了流水线型ADC，在该流水线型ADC中，多个模数(AD)转换单元在多级中彼此连接并执行流水线操作，使得在保持操作速度的同时降低比较器的数量。
另外，近来，为了改善流水线型ADC的功耗和处理速度，提出了一种流水线型SARADC。
在现有技术中，提出了各种ADC，诸如流水线型SAR ADC以及其中所使用的电容器ADC(开关式电容器电路)的电容器失配降低的SAR ADC。
以下为现有技术：C.P.Hurrell等人发表在IEEE固态电路杂志的2010年12月的第45卷第12期上的“An 18b 12.5MS/s ADC With 93 dB SNR,”；M.Furuta等人发表在IEEE固态电路杂志的2011年6月的第46卷第6期上的“A 10-bit,40-MS/s,12.1mW Pipelined SARADC Using Single-Ended 1.5-bit/cycle Conversion Technique,”；以及Y.Chen等人在2009年9月的IEEE 2009定制集成电路会议(CICC)的第279-282页上发表的“SplitCapacitor DAC Mismatch Calibration in Successive Approximation ADC,”。
在现有技术中，提出了如下流水线型SAR ADC，该流水线型SAR ADC包括多个级中的模数转换单元，以及设置在用于执行流水线处理的模数转换单元的各级之间的放大器。
设置在各级之间的放大器(残差放大器)接收已在前一模数转换单元中就特定位部分对其执行了数字转换的模拟信号的剩余模拟信号(残余电压)作为输入、对残余电压进行放大，并且将放大后的电压输出到后一模数转换单元。
然而，由于设置在各级之间的残差放大器导致功耗和封装增加，因此例如在内置于电池供电的便携式电子设备、MCU等中的ADC中存在问题。
发明内容
实施例的目的在于提供一种能够降低模拟/数字转换器的功耗和模拟/数字转换器的封装的模拟/数字转换器。
根据本发明的一方面，一种模拟/数字转换器包括：第一模拟/数字转换单元，第一模拟/数字转换单元被配置成在第一时段内对所接收到的第一模拟输入电压执行数字转换，第一模拟/数字转换单元包括第一电容器数字/模拟转换器；第二模拟/数字转换单元，第二模拟/数字转换单元被配置成在不同于第一时段的第二时段内对所接收到的第二模拟输入电压执行数字转换，第二模拟/数字转换单元包括第二电容器数字/模拟转换器；以及被配置成连接第一模拟/数字转换单元和第二模拟/数字转换单元的第一耦合电容器，其中，第二模拟/数字转换单元被配置成通过第一耦合电容器接收第一残余电压作为第二模拟输入电压，第一残余电压是第一模拟输入电压的剩余电压，并且其中，第二电容器数字/模拟转换器被配置成：包括被配置成串联连接至第一耦合电容器的参考电压调节电容器；并且使用与第一电容器数字/模拟转换器共同的参考电压。
附图说明
图1是示出流水线型SAR ADC的示例的框图；
图2是示出根据第一实施例的ADC的电路图；
图3是示出图2所示的ADC的操作的电路图；
图4是示出图3所示的ADC的操作的时序图；
图5是示出根据第二实施例的ADC的电路图；
图6是示出图5所示的ADC的操作的时序图；
图7是示出根据第三实施例的AD转换器的电路图；
图8是示出用于生成在图7所示的ADC的第二级中所使用的参考电压的电路的图；
图9是示出根据第四实施例的ADC的电路图；以及
图10是示出图9所示的ADC的操作的时序图。
具体实施方式
这里，参照图1描述流水线型SAR ADC的示例和流水线型SAR ADC的问题，并且稍后详细描述ADC的实施例。
图1是示出包括两个流水线级(模数转换单元)的流水线型SAR ADC的框图。在图1中，流水线型SAR ADC包括第一模数转换单元101、第二模数转换单元102、放大器(残差放大器：Amp)103和逻辑电路单元104。
如图1所示，第一模数转换单元101包括电容器DAC 111、比较器112和逻辑电路(SAR逻辑电路)113。类似地，第二模数转换单元102包括电容器DAC 121、比较器122和SAR逻辑电路123。
第一模数转换单元101接收输入模拟信号(电压)Vin并就特定位部分将该信号转换为数字数据。另外，第二模数转换单元102通过放大器103接收来自第一模数转换单元101的输出。
即，放大器103对剩余电压(残余电压)进行放大，并且第二模数转换单元102接收放大后的电压，其中该剩余电压是通过从输入模拟信号Vin中减去与在第一模数转换单元101中转换的数字数据相对应的电压而获得的。
另外，第二模数转换单元102对已由放大器103放大的、第一模数转换单元101的残余电压执行AD转换处理。
在逻辑电路单元104中，对已由第一模数转换单元101和第二模数转换单元102转换为数字值的数据执行考虑放大器103的增益等的逻辑处理，并且输出该数据作为数字输出Dout。
这里，在第一模数转换单元101和第二级模数转换单元102中的每一个中所执行的AD转换处理与被称为SAR ADC或电荷再分布SAR ADC的ADC的处理类似。
在参照图1所述的ADC中，在第一模数转换单元101与第二模数转换单元102之间设置用于对第一模数转换单元101中的残余电压进行放大并将放大后的残余电压输出至第二模数转换单元102的放大器103。
如上所述，ADC内置于例如电池供电的便携式电子设备、MCU等中，并且期望减小功耗和封装。
在实施例中，主要描述了两级流水线型SAR ADC和三级流水线型SAR ADC，并且实施例不限于这样说明的示例且可应用于各种ADC。
例如，这些实施例还可应用于包括两个模数转换单元(流水线级)和设置在两级的上游或下游的另一模数转换单元系统的ADC。
以下参照附图详细描述ADC的实施例。图2是示出根据第一实施例的ADC的电路图，该ADC是包括两个流水线级(模数转换单元)的流水线型SAR ADC。
在图2中，流水线型SAR ADC包括第一模数转换单元1、第二模数转换单元2和逻辑电路单元4。
如图2所示，第一模数转换单元1包括电容器DAC 11、比较器12和逻辑电路(SAR逻辑电路)13。另外，第二模数转换单元2包括电容器DAC 21、比较器22和SAR逻辑电路23。
在第一模数转换单元1与第二模数转换单元2之间设置耦合电容器C01。即，代替以上参照图1所述的残差放大器(放大器103)，在第一模数转换单元1与第二模数转换单元2之间设置耦合电容器C01。
第一模数转换单元1中的电容器DAC 11包括电容器C11、C12和C13以及开关S111至S113、S121至S123、S131至S133和S10。电容器C11、C12和C13中的每一个的一端(顶板)共同连接至节点N10，并且偏置电压Vb通过开关S10被施加到节点N10。
选择性地，通过开关S111、S121和S131将输入电压(输入信号)Vin施加到电容器C11、C12和C13中的每一个的另一端(底板)，通过开关S112、S122和S132将正参考电压Vrp施加到电容器C11、C12和C13中的每一个的另一端，或者通过开关S113、S123和S133将负参考电压Vrm施加到电容器C11、C12和C13中的每一个的另一端。
第二模数转换单元2中的电容器DAC 21包括电容器C21、C22、C23和C20以及开关S211、S212、S221、S222、S231、S232和S20。
电容器C21、C22和C23中的每一个的一端(顶板)共同连接至节点N21，并且电容器C20(参考电压调节电容器)的一端连接至节点N21，其中，电容器C20的另一端连接至节点N20。偏置电压Vb通过开关S20被施加到节点N20。
选择性地，通过开关S211、S221和S231将正参考电压Vrp施加到电容器C21、C22和C23中的每一个的另一端(底板)，或者通过开关S212、S222和S232将负参考电压Vrm施加到电容器C21、C22和C23中的每一个的另一端。
如上所述，SAR逻辑电路13控制开关S111至S113、S121至S123、S131至S133和S10，并且SAR逻辑电路23控制开关S211、S212、S221、S222、S231、S232和S20。
耦合电容器C01设置在第一模数转换单元1与第二模数转换单元2之间，即在第一模数转换单元1中的电容器DAC 11的节点N10与第二模数转换单元2中的电容器DAC 21的节点N20之间。
如上所述，在根据第一实施例的ADC中，没有设置以上参照图1所述的流水线型SARADC中的放大器，并且第一模数转换单元1和第二模数转换单元2通过耦合电容器C01彼此连接。
这里，在电容器C11、C12和C13中，例如以2的幂(二进制)设置电容器值，并且在电容器C21、C22和C23中，例如以2的幂设置电容器值。
在电容器C11至C13和电容器C21至C23中，电容器值不限于2的幂，并且可以根据已知的各种SAR ADC(电荷再分布SAR ADC)的构造来设置。
另外，电容器DAC 11和12不限于所示的示例，并且例如实施例可以应用各种电容器DAC，诸如，包含多个电容器(包括虚拟电容器)并且电容器值的权重对应于1:1:2:4:8的电容器DAC。
图3是示出图2所示的ADC的操作的电路图，以及图4是示出图3所示的ADC的操作的时序图。
这里，图3示出第一模数转换单元1的开关S111至S113、S121至S123、S131至S133的操作状态以及第二模数转换单元2的开关S211、S212、S221、S222、S231、S232和S20的操作状态。
在电容器DAC 11中，开关S111、S121和S131根据操作状态STa进行操作，开关S112、S122和S132根据操作状态STb进行操作，并且开关S113、S123和S133根据操作状态STc进行操作。另外，开关S10根据操作状态STx进行操作。
类似地，在电容器DAC 21中，开关S211、S221和S231根据操作状态STd进行操作，并且开关S212、S222和S232根据操作状态STe进行操作。另外，开关S20根据操作状态STy进行操作。
即，如图4所示，在第一模数转换单元(第一流水线级)1执行采样处理的采样状态下，开关S10接通(STx)，并且开关S111、S121和S131全部接通(STa)。此时，开关S112、S122、S132、S113、S123和S133全部关断(STb和STc)。
因此，偏置电压Vb和模拟输入电压(输入信号)Vin被施加到电容器C11、C12和C13中的每一个的两端，并且电容器C11、C12和C13中的每一个均对输入电压进行采样和保持。
这里，当第一模数转换单元1处于采样状态时，第二模数转换单元(第二流水线级)2变为处于执行数字转换处理的转换状态(在前半段)以及执行重置处理的重置状态(在后半段)。
即，当第二模数转换单元2对应于最后一级时，由于不存在后续的模数转换单元，因此在第二模数转换单元2中对残余电压(第二残余电压Vrs2)执行重置处理，该残余电压是对其执行了数字转换(例如，对于三个最低有效位)的输入电压的剩余电压。
当第一模数转换单元1(电容器C11、C12和C13)完成了对输入模拟信号的采样和保持时，第一模数转换单元1变为处于执行数字转换处理的转换状态(在前半段)以及处于执行残余电压的移动处理的残余电压移动状态(在后半段)。当第一模数转换单元1处于转换状态和残余电压移动状态时，第二模数转换单元2变为处于采样状态，如稍后详细描述的那样。
当第一模数转换单元1变为处于转换状态时，开关S10关断(STx)，开关S111、S121和S131全部关断(STa)。因此，电容器C11、C12和C13中的每一个的一端共同连接的节点N10变为处于浮置(高阻抗)状态。
此时，对开关S112、S122、S132、S113、S123和S133中的每一个执行切换控制，使得每个开关选择正参考电压Vrp(开关S112、S122和S132接通)或负参考电压Vrm(开关S113、S123和S133接通)。
因此，模拟电压(Vrp或Vrm)被施加到电容器C11、C12和C13中的每一个的另一端，这根据由输入电压Vin限定的数字值(图3中的3个最高有效位的值)来选择，并且第一模数转换单元1变为处于残余电压移动状态。
这里，当第一模数转换单元1处于转换状态和残余电压移动状态时，第二模数转换单元2处于采样状态，开关S20接通(STy)，并且开关S211、S221、S231、S212、S222和S232全部关断(STd和Ste)。
因此，偏置电压Vb被施加到一端连接至节点N10的耦合电容器C01的另一端(节点N20)，并且通过耦合电容器C01对第一模数转换单元1中的残余电压进行采样和保持。
即，第一模数转换单元1就特定位部分(三个最高有效位)对输入模拟信号执行数字转换，并且剩余的模拟信号(残余电压Vrs1)移动至耦合电容器C01以进行采样和保持。
在转换状态和残余电压移动状态之后，第一模数转换单元1再次变为处于采样状态，并且如上所述，开关S10、S111、S121和S131全部接通，以及开关S112、S122、S132、S113、S123和S133全部关断。
当第一模数转换单元1处于采样状态时，第二模数转换单元2变为处于转换状态和重置状态。此时，开关S20关断，并且对开关S211、S221、S231、S212、S222和S232中的每一个执行切换控制，使得每个开关均选择正参考电压Vrp(开关S211、S221和S231接通)或负参考电压Vrm(开关S212、S222和S232接通)。
因此，根据由在耦合电容器C01中保持的残余电压(Vrs1)限定的数字值(图3中的3个最低有效位的值)选择的模拟电压(Vrp或Vrm)被施加到电容器C21、C22和C23中的每一个的另一端。
这里，为了能够在第一模数转换单元1和第二模数转换单元2中使用相同的参考电压Vrp和参考电压Vrm，采用设置在耦合电容器C01的另一端(节点N20)与电容器C21、C22和C23的共同连接节点N21之间的电容器C20。因此，电容器C20用作用于调节参考电压的参考电压调节电容器。
即，设置电容器C20的电容器值，使得用于通过电容器DAC 11限定三个最高有效位的数字值的正参考电压Vrp和负参考电压Vrm能够用于通过电容器DAC 21限定三个最低有效位的数字值。
例如，耦合电容器C01的电容器值表示为CC01，电容器C20的电容器值表示为CC20，电容器C21、C22和C23的总电容器值表示为CC2a，以及在耦合电容器C01中采样和保持的电荷(节点N20的电荷)表示为Q20。
此时，当第一模数转换单元1的残余电压表示为Vrs1时，第二模数转换单元2的采样状态下的节点N20的电荷Q20s可以通过以下等式(1)表示。
Q20s＝(Vrs1-Vb)×CC01+(Vrm-Vb)×{(CC20×CC2a)/(CC20+CC2a)} (1)
另外，在第二模数转换单元2的转换状态结束时节点N20的电荷Q20e通过以下等式(2)表示。
Q20e＝(Vrp-Vb)×{(CC20×CC2a)/(CC20+CC2a)} (2)
这里，第一模数转换单元1的残余电压Vrs变为等于在第一模数转换单元1中对其执行了数字转换的最低有效位(例如，从最高有效位起的第三位)的电压(V1LSB)。
因此，满足“Vrs1＝V1LSB”，并且根据电荷、电压与电容之间的基本关系获得以下等式(3)。
如上所述，对第二模数转换单元2中的电容器C20设置满足上述等式(3)的电容器值CC20。
在图2至图4所示的第一实施例中，电容器DAC 11包括电容器C11、C12和C13，电容器DAC 21包括电容器C20、C21、C22和C23，输入信号被转换为6位的数字值，并且实施例不限于这样的示例，而是可以适当地改变示例。
图5是示出根据第二实施例的ADC(流水线型SAR ADC)的电路图，以及图6是示出图5所示的ADC的操作的时序图。
即，在上述第一实施例中，流水线型SAR ADC包括两个模数转换单元1和2，而在第二实施例中，流水线型SAR ADC包括三个或更多个流水线级(模数转换单元)1、2、3等。
在图5中，根据第二实施例的流水线型SAR ADC包括第一模数转换单元1、第二模数转换单元2、第三模数转换单元3和逻辑电路单元4。这里，在“k”为3以上的整数的情况下，例如，当第k个模拟/数字转换单元是第三模数转换单元3时，第k-1个模拟/数字转换单元是第二模数转换单元2。
从图3和图5的比较中显而易见，根据第二实施例的第一模数转换单元1和第二模数转换单元2类似于根据第一实施例的上述模数转换单元。另外，第三模数转换单元3类似于第二模数转换单元2，并且第四模数转换单元和随后的模数转换单元也类似于第二或第三模数转换单元。
这里，耦合电容器C02设置在第二模数转换单元2与第三模数转换单元3之间。即，在第二模数转换单元2与第三模数转换单元3之间，设置了耦合电容器C02来替代残差放大器。
在第四模数转换单元和随后的模数转换单元中，在相邻的模数转换单元之间设置耦合电容器。
在第三模数转换单元3中，在耦合电容器C02的另一端(节点N30)与电容器C31、C32和C33的共同连接节点N31之间设置电容器C30。电容器C30用于使得甚至在第三模数转换单元3中也能够使用与第一模数转换单元1和第二模数转换单元2相同的参考电压Vrp和参考电压Vrm，并且用作参考电压调节电容器。
例如，为了使得甚至在第四模数转换单元和随后的模数转换单元中也能够使用与第一和第二模数转换单元相同的参考电压Vrp和参考电压Vrm，在耦合电容器的另一端与用于确定数字值的电容器的共同连接节点之间设置电容器。
从图6和图4的比较中显而易见，图5所示的ADC中的第一模数转换单元1和第二模数转换单元2的操作类似于根据第一实施例的ADC中的上述模数转换单元的操作。
如图6所示，根据第二实施例的ADC中的第三模数转换单元3的操作对应于通过将第二模数转换单元2的操作偏移采样间隔而获得的操作。
这里，当第三模数转换单元3对应于最后一级时，在第三模数转换单元3中，不执行残余电压Vrs3(第三残余电压)的移动处理，并且与根据第一实施例的第二模数转换单元2类似地执行重置处理。
即，由于不存在下一级模数转换单元，因此用于获得最低有效位(LSB)的最终的模数转换单元不通过耦合电容器将残余电压移动到下一级模数转换单元，从而仅执行重置处理。
在第四模数转换单元和随后的模数转换单元中，偶数编号的模数转换单元的操作类似于第二模数转换单元2的操作，并且奇数编号的模数转换单元的操作类似于第三模数转换单元3的操作。如上所述，在最终的模数转换单元中，执行重置处理而无需进行残余电压的移动处理。
图7是示出根据第三实施例的ADC(流水线型SAR ADC)的电路图，以及图8是示出用于生成在图7所示的ADC的第二级中所使用的参考电压的电路的示例的图。
从图3和图7的比较中显而易见，根据第三实施例的第二模数转换单元2不包括根据第二实施例的上述电容器C20，并且第二模数转换单元2的正参考电压Vrp’和负参考电压Vrm’不同于第一模数转换单元1的正参考电压Vrp和负参考电压Vrm。
即，如图8所示，通过使用分压电阻器将正参考电压Vrp和负参考电压Vrm施加到电路的两端来生成在第二模数转换单元2中所使用的正参考电压Vrp’和负参考电压Vrm’。
因此，根据第三实施例的ADC可以在第二模数转换单元2中不具有电容器C20，并且准备专用于第二模数转换单元2的正参考电压Vrp’和负参考电压Vrm’。这适用于第三模数转换单元和随后的模数转换单元，并且要准备专用于每个模数转换单元的正参考电和负参考电压。
图9是示出根据第四实施例的ADC(流水线型SAR ADC)的电路图，以及图10是示出图9所示的ADC的操作的时序图。
如图9所示，在根据第四实施例的ADC中，第一模数转换单元1仅包括电容器DAC11，第二模数转换单元2仅包括电容器DAC 21，第一模数转换单元1和第二模数转换单元2共用比较器20和SAR逻辑电路30。
所共用的比较器20和SAR逻辑电路30交替地通过开关S1和S2选择性地连接至第一模数转换单元1(节点N10)或第二模数转换单元2(节点N20)。
即，第一模数转换单元1和第二模数转换单元2中的每一个在不同定时(阶段)执行采样处理以及转换和残余电压移动(重置)处理，使得可以共用比较器和SAR逻辑电路。
这不限于第一模数转换单元和第二模数转换单元，并且期望在操作不同的两个模数转换单元中可以共同使用比较器20和SAR逻辑电路30。
例如，可以在偶数编号的模数转换单元与奇数编号的模数转换单元之间共用比较器20和SAR逻辑电路30。然而，考虑到实际的布线和布局等，期望在相邻的两个模数转换单元之间共用比较器20和SAR逻辑电路30。
如图10所示，在根据第四实施例的ADC中，当第一模数转换单元1在采样状态下执行采样处理时，第二模数转换单元2执行转换和重置处理，以使得开关S2接通。
另外，当第二模数转换单元2执行采样处理时，第一模数转换单元1执行转换和残余电压移动处理，以使得开关S1接通。因此，与第二模数转换单元2中的开关S20类似地对开关S1执行切换控制，并且与第一模数转换单元1中的开关S10类似地对开关S2执行开关控制。
如上所述，在根据第四实施例的ADC中，在两个模数转换单元1和2中共用比较器20和SAR逻辑电路30，以使得可以减小电路尺寸和封装。
如上所述，第一实施例至第四实施例不限于两级流水线型SAR ADC和三级流水线型SAR ADC。例如，第一实施例至第四实施例还可以应用于包括两个模数转换单元(流水线级)和设置在这两个模数转换单元(流水线级)的上游和下游的另一模数转换单元系统的AD转换器。
Claims (17)
1.一种模拟/数字转换器，包括：
第一模拟/数字转换单元，所述第一模拟/数字转换单元被配置成在第一时段内对所接收到的第一模拟输入电压执行数字转换，所述第一模拟/数字转换单元包括第一电容器数字/模拟转换器；
第二模拟/数字转换单元，所述第二模拟/数字转换单元被配置成在不同于所述第一时段的第二时段内对所接收到的第二模拟输入电压执行数字转换，所述第二模拟/数字转换单元包括第二电容器数字/模拟转换器；以及
被配置成连接所述第一模拟/数字转换单元和所述第二模拟/数字转换单元的第一耦合电容器，
其中，所述第二模拟/数字转换单元被配置成通过所述第一耦合电容器接收第一残余电压作为所述第二模拟输入电压，所述第一残余电压是所述第一模拟输入电压的剩余电压，并且
其中，所述第二电容器数字/模拟转换器被配置成：包括被配置成串联连接至所述第一耦合电容器的参考电压调节电容器；并且使用与所述第一电容器数字/模拟转换器共同的参考电压。
2.根据权利要求1所述的模拟/数字转换器，其中，
所述第二模拟/数字转换单元被配置成对在所述第一模拟/数字转换单元中被执行了数字转换的位之后的较低位执行数字转换。
3.根据权利要求1或2所述的模拟/数字转换器，其中，
在所述第一时段内，当所述第一模拟/数字转换单元被配置成在对所述第一模拟输入电压执行了数字转换处理之后执行用于将所述第一残余电压移动到所述第一耦合电容器的移动处理时，所述第二模拟/数字转换单元对保持在所述第一耦合电容器中的所述第一残余电压执行采样处理，以及
在所述第二时段内，当所述第一模拟/数字转换单元被配置成对所述第一模拟输入电压执行采样处理时，所述第二模拟/数字转换单元被配置成执行所述第一残余电压的数字转换处理。
4.根据权利要求3所述的模拟/数字转换器，其中，
在所述第二时段内，当所述第二模拟/数字转换单元是最终的模拟/数字转换单元时，所述第二模拟/数字转换单元被配置成在执行了所述第一残余电压的数字转换处理之后执行重置处理。
5.根据权利要求1所述的模拟数字转换器，其中，
所述第一模拟/数字转换单元和所述第二模拟/数字转换单元中的每一个均包括：
所述第一电容器数字/模拟转换器和所述第二电容器数字/模拟转换器，所述第一电容器数字/模拟转换器和所述第二电容器数字/模拟转换器各自包括多个电容器和多个开关，
比较器，所述比较器被配置成对所述第一电容器数字/模拟转换器和所述第二电容器数字/模拟转换器各自输出的电压进行比较，以及
逻辑电路，所述逻辑电路被配置成接收所述比较器的比较结果、控制所述第一电容器数字/模拟转换器和所述第二电容器数字/模拟转换器各自的所述多个开关、并输出数字信号。
6.根据权利要求1所述的模拟/数字转换器，还包括：
第k-1个模拟/数字转换单元，所述第k-1个模拟/数字转换单元被配置成对所接收到的第k-1个模拟输入电压执行数字转换；
第k个模拟/数字转换单元，所述第k个模拟/数字转换单元被配置成对所接收到的第k个模拟输入电压执行数字转换；以及
第k-1个耦合电容器，所述第k-1个耦合电容器被配置成在k为3以上的整数的情况下连接所述k-1个模拟/数字转换单元和所述第k个模拟/数字转换单元，
其中，所述第k个模拟/数字转换单元被配置成通过所述第k-1个耦合电容器接收第k-1个残余电压作为所述第k个模拟输入电压，所述第k-1个残余电压是所述第k-1个模拟输入电压的剩余电压。
7.根据权利要求6所述的模拟/数字转换器，其中，
所述第k个模拟/数字转换单元被配置成对在所述第k-1个模拟/数字转换单元中被执行了数字转换的位之后的较低位执行数字转换。
8.根据权利要求6所述的模拟/数字转换器，其中，
在时间段内，当所述第k-1个模拟/数字转换单元被配置成在对所述第k-1个模拟输入电压执行了采样处理之后执行将所述第k-1个残余电压移动到所述第k-1个耦合电容器的移动处理时，所述第k个模拟/数字转换单元被配置成对所述第k-1个残余电压执行数字转换处理。
9.根据权利要求8所述的模拟/数字转换器，其中，
当所述第k个模拟/数字转换单元是最终的模拟/数字转换单元时，所述第k个模拟/数字转换单元被配置成在对所述第k-1个残余电压执行了数字转换处理之后执行重置处理。
10.根据权利要求6所述的模拟/数字转换器，其中，
所述第k-1个模拟/数字转换单元和所述第k个模拟/数字转换单元中的每一个均包括：
电容器数字/模拟转换器，所述电容器数字/模拟转换器包括多个电容器和多个开关；
比较器，所述比较器被配置成对所述电容器数字/模拟转换器输出的电压进行比较，以及
逻辑电路，所述逻辑电路被配置成接收所述比较器的比较结果、控制所述电容器数字/模拟转换器的所述多个开关、并输出数字信号。
11.根据权利要求10所述的模拟/数字转换器，其中，
所述第k个模拟/数字转换单元中的电容器数字/模拟转换器被配置成使用与所述第k-1个模拟/数字转换单元中的电容器数字/模拟转换器的参考电压不同的参考电压。
12.根据权利要求10所述的模拟/数字转换器，其中，
所述第k个模拟/数字转换单元中的电容器数字/模拟转换器包括串联连接至所述第k-1个耦合电容器的参考电压调节电容器，以及
所述第k个模拟/数字转换单元中的电容器数字/模拟转换器被配置成使用与所述第k-1个模拟/数字转换单元中的电容器数字/模拟转换器共同的参考电压。
13.根据权利要求10所述的模拟/数字转换器，其中，
在不同时段执行所述数字转换处理的两个模拟/数字转换单元之间共用所述比较器和所述逻辑电路。
14.根据权利要求13所述的模拟/数字转换器，其中，
共用所述比较器和所述逻辑电路的模拟/数字转换单元是相邻的两个模拟/数字转换单元，并且
在所述不同时段内通过开关切换所述比较器和所述逻辑电路，并且在所述相邻的两个模拟/数字转换单元之间共用所述比较器和所述逻辑电路。
15.根据权利要求14所述的模拟/数字转换器，其中，
所述第一模拟/数字转换单元对应于用于接收来自所述转换器外部的输入模拟信号的第一级。
16.根据权利要求14所述的模拟/数字转换器，还包括：
逻辑电路单元，所述逻辑电路单元被配置成接收每个所述模拟/数字转换单元中的逻辑电路的输出，并输出通过对所述输入模拟信号执行数字转换而获得的数字信号。
17.根据权利要求1所述的模拟/数字转换器，其中，
所述模拟/数字转换器是流水线型逐次逼近寄存器模拟/数字转换器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-288479 | 2012-12-28 | ||
| JP2012288479A JP6111662B2 (ja) | 2012-12-28 | 2012-12-28 | アナログ／デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103916127A CN103916127A (zh) | 2014-07-09 |
| CN103916127B true CN103916127B (zh) | 2017-04-12 |
Family
ID=51016571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310560060.4A Expired - Fee Related CN103916127B (zh) | 2012-12-28 | 2013-11-12 | 模拟/数字转换器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8947286B2 (zh) |
| JP (1) | JP6111662B2 (zh) |
| CN (1) | CN103916127B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059730B2 (en) * | 2013-09-19 | 2015-06-16 | Qualcomm Incorporated | Pipelined successive approximation analog-to-digital converter |
| US9252800B1 (en) * | 2014-08-19 | 2016-02-02 | Texas Instruments Incorporated | Enhanced resolution successive-approximation register analog-to-digital converter and method |
| CN104320141B (zh) * | 2014-10-21 | 2017-11-14 | 华南理工大学 | 一种低功耗12位流水线式逐次逼近模数转换器 |
| US9369140B1 (en) * | 2015-03-02 | 2016-06-14 | General Electric Company | Analog to digital converter for digital ultrasound probe |
| US9973202B2 (en) * | 2016-09-20 | 2018-05-15 | Kabushiki Kaisha Toshiba | Successive approximation register analog-to-digital converter |
| EP3334049B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of digital-to-analog converter mismatch calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
| US9735794B1 (en) * | 2016-12-30 | 2017-08-15 | Texas Instruments Incorporated | Analog-to-digital converter with an increased resolution first stage |
| JP6899287B2 (ja) * | 2017-09-01 | 2021-07-07 | 株式会社日立製作所 | 逐次比較型アナログデジタル変換器 |
| US10547322B2 (en) * | 2018-01-02 | 2020-01-28 | Samsung Electronics Co., Ltd. | Analog-digital converter having multiple feedback, and communication device including the analog-digital converter |
| CN109412593B (zh) * | 2018-09-06 | 2022-06-03 | 东南大学 | 一种部分分裂流水线逐次逼近型adc数字电路 |
| US10608655B1 (en) * | 2018-12-06 | 2020-03-31 | Analog Devices, Inc. | Inter-stage gain calibration in double conversion analog-to-digital converter |
| JP6753972B2 (ja) * | 2019-03-07 | 2020-09-09 | 株式会社東芝 | スイッチトキャパシタ回路 |
| EP3796560A1 (en) * | 2019-09-17 | 2021-03-24 | Imec VZW | Pipelined successive approximation register analog-to-digital converter and method of analog-to-digital conversion |
| US11271480B2 (en) | 2020-08-03 | 2022-03-08 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability and method thereof |
| US11251802B1 (en) * | 2020-08-03 | 2022-02-15 | xMEMS Labs, Inc. | Nonlinear digital-to-analog converter |
| CN111970006B (zh) * | 2020-08-05 | 2022-06-03 | 北京航空航天大学 | 循环式的模数转换器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274377A (en) * | 1991-07-05 | 1993-12-28 | Hitachi, Ltd. | Pipelined A/D converter |
| US6366230B1 (en) * | 2000-06-07 | 2002-04-02 | Texas Instruments Incorporated | Pipelined analog-to-digital converter |
| US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
| US6879277B1 (en) * | 2003-10-09 | 2005-04-12 | Texas Instruments Incorporated | Differential pipelined analog to digital converter with successive approximation register subconverter stages |
| CN101018058A (zh) * | 2006-02-10 | 2007-08-15 | 冲电气工业株式会社 | 模拟/数字转换电路 |
| KR20120065806A (ko) * | 2010-12-13 | 2012-06-21 | 한국전자통신연구원 | 아날로그 디지털 변환기 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE109325T1 (de) * | 1988-09-30 | 1994-08-15 | Siemens Ag | Selbstkalibrierender a/d- und d/a-wandler. |
| JP3182444B2 (ja) * | 1992-03-04 | 2001-07-03 | 株式会社日立製作所 | Ａｄ変換器 |
| JP2705585B2 (ja) * | 1994-09-08 | 1998-01-28 | 日本電気株式会社 | 直並列型アナログ／ディジタル変換器 |
| JP3384717B2 (ja) * | 1997-09-04 | 2003-03-10 | 三洋電機株式会社 | アナログ−デジタル変換回路 |
| US6124818A (en) * | 1998-10-21 | 2000-09-26 | Linear Technology Corporation | Pipelined successive approximation analog-to-digital converters |
| JP3737346B2 (ja) * | 2000-08-28 | 2006-01-18 | シャープ株式会社 | サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器 |
| JP2003258639A (ja) * | 2002-02-27 | 2003-09-12 | Nec Microsystems Ltd | アナログ−ディジタル変換器 |
| KR100827268B1 (ko) * | 2006-09-14 | 2008-05-07 | 한국전자통신연구원 | 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기 |
| JP4879773B2 (ja) * | 2007-02-19 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アナログデジタル変換回路 |
| JP5072607B2 (ja) * | 2008-01-07 | 2012-11-14 | 株式会社東芝 | Ａ／ｄ変換装置 |
| KR20100073009A (ko) * | 2008-12-22 | 2010-07-01 | 한국전자통신연구원 | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
| US7948410B2 (en) * | 2009-07-20 | 2011-05-24 | Texas Instruments Incorporated | Multibit recyclic pipelined ADC architecture |
| US7969334B2 (en) * | 2009-10-30 | 2011-06-28 | Texas Instruments Incorporated | Apparatus for correcting setting error in an MDAC amplifier |
| US8299952B1 (en) * | 2011-04-25 | 2012-10-30 | Himax Technologies Limited | Switched-capacitor circuit and pipelined analog-to-digital converter |
| JP5708275B2 (ja) * | 2011-06-06 | 2015-04-30 | 富士通株式会社 | Ａｄコンバータ、及び、電子装置 |
| US8686888B2 (en) * | 2012-07-06 | 2014-04-01 | Broadcom Corporation | Complementary switched capacitor amplifier for pipelined ADCs and other applications |
-
2012
- 2012-12-28 JP JP2012288479A patent/JP6111662B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-04 US US14/070,913 patent/US8947286B2/en not_active Expired - Fee Related
- 2013-11-12 CN CN201310560060.4A patent/CN103916127B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274377A (en) * | 1991-07-05 | 1993-12-28 | Hitachi, Ltd. | Pipelined A/D converter |
| US6366230B1 (en) * | 2000-06-07 | 2002-04-02 | Texas Instruments Incorporated | Pipelined analog-to-digital converter |
| US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
| US6879277B1 (en) * | 2003-10-09 | 2005-04-12 | Texas Instruments Incorporated | Differential pipelined analog to digital converter with successive approximation register subconverter stages |
| CN101018058A (zh) * | 2006-02-10 | 2007-08-15 | 冲电气工业株式会社 | 模拟/数字转换电路 |
| KR20120065806A (ko) * | 2010-12-13 | 2012-06-21 | 한국전자통신연구원 | 아날로그 디지털 변환기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8947286B2 (en) | 2015-02-03 |
| JP6111662B2 (ja) | 2017-04-12 |
| US20140184434A1 (en) | 2014-07-03 |
| JP2014131216A (ja) | 2014-07-10 |
| CN103916127A (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103916127B (zh) | 模拟/数字转换器 | |
| CN104320140B (zh) | 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 | |
| US8717221B2 (en) | Successive approximation register analog-to-digital converter | |
| US7515086B2 (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
| US9219489B2 (en) | Successive approximation register analog-to-digital converter | |
| CN103219996B (zh) | 具有降低功率消耗的流水线模数转换器 | |
| CN104124970B (zh) | 可编程放大输入信号振幅的sar模拟数字转换器及其方法 | |
| CN200997595Y (zh) | 新型模数转换器结构 | |
| US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
| JP5252085B2 (ja) | スイッチドキャパシタ回路およびａｄ変換回路 | |
| CN101939918A (zh) | 具有可变增益的模数转换器及其方法 | |
| CN108574487A (zh) | 具有基于分裂电容器的数模转换器的逐次逼近寄存器模数转换器 | |
| US8823566B2 (en) | Analog to digital conversion architecture and method with input and reference voltage scaling | |
| CN110190854B (zh) | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 | |
| CN102111156A (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
| CN111446964A (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
| CN103281080B (zh) | 一种流水线结构模数转换器的前端电路及其时序控制方法 | |
| CN106341133A (zh) | 一种双通道时间交错异步流水线快闪型模数转换器 | |
| JP5062213B2 (ja) | 逐次比較型ａｄ変換回路 | |
| US20130002468A1 (en) | Analog-digital converter | |
| CN112688688B (zh) | 基于分区式与逐次逼近寄存器辅助的流水线模数转换器 | |
| JP2004096636A (ja) | アナログ−デジタル変換回路 | |
| CN107786206B (zh) | 一种Pipeline SAR-ADC系统 | |
| CN115473533B (zh) | Flash-sar adc转换方法及电路 | |
| CN113315519B (zh) | 一种逐次比较型模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170412 Termination date: 20181112 |