CN109412593B - 一种部分分裂流水线逐次逼近型adc数字电路 - Google Patents

Abstract

本发明公开了一种部分分裂流水线逐次逼近型ADC数字校准电路，属于基本电子电路的技术领域，尤其涉及流水线‑逐次逼近型模数转换器的后台校准方法。整体架构由两级逐次逼近型ADC构成，前级包括DAC模块、比较器模块、近似检测器和SAR逻辑模块，后级包括两个相同的分离ADC，两级之间通过余量放大器模块连接。通过采用后级分离ADC结构并将输出码作差的方式，在数字域实现了一种DAC实际位权重的校准方法。电路结构简单，显著改善由电容失配和运放有限增益导致的信噪失真比下降，提高ADC整体转换精度，优化电路性能。

Description

一种部分分裂流水线逐次逼近型ADC数字电路

技术领域

本发明公开了一种部分分裂流水线逐次逼近型ADC数字电路，属于基本电子电路的技术领域，尤其涉及流水线-逐次逼近型模数转换器的后台校准。

背景技术

近年来，Pipelined-SAR ADC架构因结合了逐次逼近模数转换器低功耗以及流水线型模数转换器高速高精度的优势成为研究热门。在流水线模数转换器中，电容失配和运放有限增益误差限制了转换精度，因此通常采用校准方案来消除误差，然而，传统校准算法相对较复杂且收敛速度慢，难以实现相对高效的校准。

2005年，针对传统校准算法中收敛速度慢的问题，J.McNeill首次提出了分离结构，然而，计算两个分离ADC之间的失调失配和增益失配的算法过于复杂，并且增加了电路设计难度，这也限制了它的应用。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供了一种部分分裂流水线逐次逼近型ADC数字校准电路，利用后级分离SAR的结构计算并存储前级SAR 实际的位权重，实现了对电容失配和运放有限增益误差的校准，在保证校准效果的同时提高了收敛速度，解决了分离结构数字校准架构计算分离ADC之间失调失配和增益失配的算法过于复杂以及前台校准干扰ADC正常转换的技术问题。

本发明为实现上述发明目的采用如下技术方案：

一种部分分裂流水线逐次逼近型ADC数字校准的实现方法，其整体架构包括：前级SAR和后级分离式SAR以及中间级余量放大器。

前级SAR包括：数模转换器、比较器、SAR逻辑模块、近似检测器。数模转换器，一个输入接输入信号Vin，另一个输入接参考电压Vref，另一个输入接 SAR逻辑模块的一个输出,一个输出接比较器的一个输入，另一个输出接余量放大器的一个输入，对输入的待量化模拟信号进行采样量化，分别对待量化模拟信号和与模拟信号幅值接近设定阈值的量化码及其反码作差以建立新的余量，输出建立新余量后产生的两个量化余量，优选地，输入的待量化模拟信号为差分信号；比较器，另一个输入接地，输出接SAR逻辑模块的一个输入的同时接近似检测器的输入，比较待量化模拟信号差分分量的量化结果，输出比较结果至SAR逻辑模块；近似检测器，其输入端接比较器输出端，在量化码所对应的模拟信号幅值接近设定阈值时输出按位取反的控制信号至SAR逻辑电路；SAR逻辑模块，另一个输入接近似检测器的输出，另一个输出接校准与数字校正模块的一个输入，接收的比较结果在时序约束下产生数模转换器中电容下极板电位的连接信号，在接收到按位取反的控制信号后对与模拟信号幅值接近设定阈值的量化码进行按位取反的操作。

余量放大器，对两个量化余量进行放大处理后输出分离形式的后级量化初始信号至后级分离式SAR。

后级分离SAR包括：SARx、SARy、第一开关第二开关。SARx的输入通过第一开关接余量放大器的输出，SARx的输出接校准与数字校正模块的一个输入，对后级量化初始信号中的一分量进行采集量化后输出分离式量化码的一分量； SARy的输入通过第二开关接余量放大器的输出，SARy的输出接校准与数字校正模块的一个输入，对后级量化初始信号中的另一分量进行采集量化后输出分离式量化码的另一分量。

校准与数字校正模块输出Dout。

模数转换器位权重后台校准过程如下:

步骤1：首先，输入信号Vin被采样到数模转换器上进行量化操作量化结果作为比较器的一个输入进行第一次比较，第一次比较产生的比较结果寄存在SAR 逻辑模块中，第一次比较结果在SAR逻辑模块时序约束下输出数模转换器中电容下极板电位的连接信号至数模转换器的输入，控制数模转换器产生新的余量输出，新的余量作为比较器的一个输入进行下一次比较，重复上述过程，直到完成前级SAR1的量化。近似检测器对前级SAR1完成量化后产生的量化码D1x作近似检测，当检测到量化码D1x对应的输入信号幅值接近所设定的某一比较阈值时，强制对SAR1输出码D1x取反得到反码D1y，对应在数模转换器上产生的两个量化余量经余量放大器放大后分别得到Vres,x、Vres,y。

步骤2：余量放大器的输出Vres,x和Vres,y分别通过第一开关、第二开关输入至后级SARx、SARy连接，Vres,x和Vres,y分别被SARx、SARy采样并量化产生后级输出码D2x、D2y，在这一过程中，前级SAR1进行下一个输入信号的采样和量化。

步骤3：前级SAR1产生的两个输出码D1x、D1y和后级SARx、SARy产生的输出码D2x、D2y均作为校准与数字校正电路的输入，经校准算法处理后得到相应位的实际权重以及校准后的正确编码。

本发明采用上述技术方案，具有以下有益效果：本发明通过构建包含后级分离式SAR的逐次逼近型ADC数字校准架构，通过前级SAR获取幅值与设定阈值无限逼近的模拟信号所对应的量化码及其反码，对前级SAR完成采样量化后产生的两个量化余量放大，对放大后的两个量化余量分别进行再次量化得到分离式量化码，校准与数字校正电路对分离式量化码做差并根据输入的待量化模拟信号幅值所在范围确定分离式量化码差值所属的位权重组合，再通过权重叠加的方式校正位权重组合，既避免了复杂的校准算法，同时实现了相对高效的收敛过程，显著改善由电容失配和运放有限增益导致的信噪失真比下降，有效提高了整体 ADC的转换精度；免去了PN注入校准方法对输入信号的相关性操作，显著提高收敛速度；相对于J.McNeill提出的分离结构，校准算法简单，降低了电路设计难度，本申请提出的校准电路具有更好的应用前景；相对于需要两个相同ADC 架构的整体分裂式校正方法，降低了电路整体架构的复杂性，减少了硬件和能量的消耗。

附图说明

图1是本发明部分分裂流水线逐次逼近型ADC数字校准电路的整体架构示意图。

图2(a)和图2(b)分别是ADC余量传输曲线和校准过程中余量建立的曲线示意图。

图3是位权重校准的流程图。

图4是收敛曲线的示意图。

图5(a)和图5(b)是校准前后性能参数的对比图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明。

一种部分分裂流水线逐次逼近型ADC数字校准电路，参照图1，所述架构包括：前级SAR、中间级余量放大器、后级分离式SAR、校准与数字校正电路，前级SAR包括：数模转换器、比较器、近似检测器、SAR逻辑模块，后级分离 SAR包括SARx、SARy、第一开关、第二开关。

由于电容失配和运放有限增益引入的误差集中表现为位权重(BW)偏离理想值，因此只要得到实际位权重值，整个ADC输出即可成功校准。下面对校准原理作详细介绍。

在前级SAR1转换完成后，近似检测器通过其输出码D1x来检测输入信号的幅值。参照图2(a)中的余量传输曲线，当检测到幅值落在所设定的某一比较阈值附近范围内，即落在曲线折叠点附近时，表明相差一个LSB的两个余量所对应的数字码满足：所要校准的bit位与其后所有bit位对应的码值相反。以5bit 为例，假设检测到输入信号Vin略小于0，则SAR1输出码D1x为01111,放大后的余量V_res,x＝G_A×V_in-(-W₁+W₂+W₃+W₄+W₅)；此时，通过强制将SAR1 的输出码由D1x改变为D1y(10000)，重新建立的余量被放大后为：V_res,y＝G_A× V_in-(W₁-W₂-W₃-W₄-W₅)，余量建立曲线如图2(b)所示。上述余量表达式中包含了所要校准的位实际权重项Wi。接着，Vres,x和Vres,y分别被后级SARx 和SARy采样并量化，产生的后级输出码分别为D2x、D2y。因此，所要校准的位实际权重项Wi就与后级输出码D2x、D2y建立起了联系，具体关系式为 D_2x＝G_A×V_in-(-W₁+W₂+W₃+W₄+W₅)+O_x，D_2y＝G_A×V_in- (W₁-W₂-W₃-W₄-W₅)+O_y，两者作差得到D_2x-D_2y＝2(W₁-W₂-W₃- W₄-W₅)+O_x-O_y，其中Ox、Oy分别为SARx、SARy的量化噪声。最终，输出码的差值D2x-D2y中就包含了所要校准的位实际权重项Wi。

参照图3，后级SARx和SARy输出码的差值D2x-D2y，首先经过一个选择窗口，根据输入信号Vin的幅值所在范围确定D2x-D2y属于哪一个BW组合。窗口选择模块后接滤波器模块，用于滤除量化噪声。噪声滤除后，最终每个bit 校准通道经过其他通道校准结果的叠加组合得到所有位权重Wi，从而得到最终的校准输出码。

如图4所示，本发明提出的校准方法，仅迭代2×10⁴次就得到了很好的收敛结果。如图5(a)、图5(b)所示，通过对比校准前后AC性能，本发明提出的校准方法将SINDA和SFDR分别由55dB、70dB提高到73dB、95dB，有效位数由 8.86dB提高到11.99dB。以上结果表明，采用本发明的上述方案后，收敛速度和有效位数均得到了明显提升。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (2)

1.一种部分分裂流水线逐次逼近型ADC数字校准电路，其特征在于，包括：

前级SAR，对输入的待量化模拟信号进行采样量化，在量化码所对应的模拟信号幅值接近设定阈值时对量化码按位取反得到反码，对量化码及其反码分别进行数模转换以建立新的余量，重复建立新余量的操作直至新余量的量化码所对应的模拟信号幅值无限逼近设定阈值，输出完成建立新余量操作后的两个量化余量至余量放大器，所述设定阈值根据余量传输曲线的折叠点选取，

余量放大器，对两个量化余量进行放大处理后输出分离形式的后级量化初始信号至后级分离式SAR，

后级分离式SAR，对后级量化初始信号再次采样量化后输出分离式量化码，及，

校准与数字校正电路，接收前级SAR输出的量化码及其反码以及后级分离式SAR输出的分离式量化码，对分离式量化码做差并根据输入的待量化模拟信号幅值所在范围确定分离式量化码差值所属的位权重组合，通过将所有高于自身位权的权重叠加至当前位的权重的方式校正位权重组合；

其中，所述前级SAR包括：

数模转换器，对输入的待量化模拟信号进行采样量化，分别对待量化模拟信号和与模拟信号幅值接近设定阈值的量化码及其反码作差以建立新的余量，输出建立新余量后产生的两个量化余量，

比较器，比较待量化模拟信号差分分量的量化结果，输出比较结果至SAR逻辑模块，

近似检测器，在量化码所对应的模拟信号幅值接近设定阈值时，对与模拟信号幅值接近设定阈值的量化码进行按位取反的操作，输出与模拟信号幅值接近设定阈值的量化码的反码至SAR逻辑电路，及，

SAR逻辑模块，接收的比较结果在时序约束下产生数模转换器中电容下极板电位的连接信号，输出与模拟信号幅值接近设定阈值的量化码及其反码至校准与数字校正电路。

2.根据权利要求1所述一种部分分裂流水线逐次逼近型ADC数字校准电路，其特征在于，所述后级分离式SAR包括：

第一SAR电路，对后级量化初始信号中的一分量进行采集量化后输出分离式量化码的一分量，及，

第二SAR电路，对后级量化初始信号中的另一分量进行采集量化后输出分离式量化码的另一分量。

Images