CN112865798A - 噪声整形逐次逼近模数转换器及噪声整形方法 - Google Patents

Abstract

本公开提出了一种噪声整形逐次逼近模数转换器及噪声整形方法，该噪声整形逐次逼近模数转换器包括第一栅压自举采样开关、第二栅压自举采样开关、VCO比较器、SAR数字逻辑电、第一电荷重分配型电容阵列、第二电荷重分配型电容阵列、无源环路滤波器及全差分动态放大器。本公开提出的噪声整形逐次逼近模数转换器能够实现二阶噪声整形效果，能够有效得抑制信号带内噪声，进而显著提高模数转换器的信噪失真比和无杂散动态范围。

Description

噪声整形逐次逼近模数转换器及噪声整形方法

技术领域

本公开涉及逐次逼近模数转换器领域，具体为一种噪声整形逐次逼近模数转换器及噪声整形方法。

背景技术

噪声整形逐次逼近模数转换器(Noise-Shaping Successive ApproximationRegister Analogue-to-Digital Conversion，缩写为NS-SAR ADC)是将过采样技术和噪声整形技术引入到为SAR ADC中，是近年来国内外研究的热点。这种混合架构的ADC只需在传统SAR ADC的结构上稍加改动，就能对带内噪声实现整形，进而在SAR结构低功耗的基础上大大提高模数转换器的精度。NS-SAR主要为两种结构：级联积分器前馈结构(CascadedIntegrator Feed-forward，CIFF)和误差反馈结构(Error Feedback，EF)。前者的电路结构中通常采用FIR和IIR滤波器级联，其电路较为复杂，也难以实现低功耗；后者的结构相对简单，但是为了稳定噪声整形效果，通常需要由多输入比较器的输入管所建立的比例关系来提供增益，因此会引入额外的失调和回踢噪声。

此外，随着便携式电子设备的快速发展，电子系统的最大供电电压逐渐降低以实现低功耗。供电电压的不断下降为传统结构模拟电路设计带来很多问题，例如输入与输出电压摆幅减小、线性度变差、位数相同时最低有效位(Least Significant Bit，LSB)对应的电压减小等问题；同时为了使比较器能够工作在低压下，通常会采用简单的电路结构，这会限制比较器的比较精度和速度，使得直接完成模拟输入电压的量化变得十分困难，这无疑增加了ADC设计的难度。

发明内容

(一)要解决的技术问题

针对以上技术问题，本公开的主要目的在于提供一种噪声整形逐次逼近模数转换器以及一种噪声整形方法，用于解决上述技术问题的至少之一。

(二)技术方案

本公开一方面提供一种噪声整形逐次逼近模数转换器，其包括：第一栅压自举采样开关、第二栅压自举采样开关、VCO比较器、SAR数字逻辑电路、第一电荷重分配型电容阵列、第二电荷重分配型电容阵列、无源环路滤波器及全差分动态放大器；第一栅压自举采样开关和第二栅压自举采样开关用于将输入电压信号采样至第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的上极板；VCO比较器用于将本次转换周期的输入电压信号和全差分动态放大器输出的上一转换周期经过补偿的差分电压量化成数字码；SAR数字逻辑电路用于将VCO比较器输出的数字码反馈至第一电荷重分配型电容阵列和第二电荷重分配型电容阵列，并控制第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的下极板的电压切换，直至本次转换周期结束，以及将本次转换周期的所有数字码依次输出，作为噪声整形逐次逼近模数转换器的输出码；第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的上极板连接到无源环路滤波器的输入端；第一电荷重分配型电容阵列和第二电荷重分配型电容阵列用于基于SAR数字逻辑电路输出的数字码和输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压；无源环路滤波器用于对本次转换周期的余差电压进行噪声整形，并保持本次转换周期整形后的差分电压，以及在下一转换周期向全差分动态放大器输出本次转换周期整形后的差分电压；全差分动态放大器用于提供稳定的直流增益，对无缘环路滤波器输出的本次转换周期整形后的差分电压进行补偿，并优化噪声传递函数的零极点，输出本次转换周期经过补偿的差分电压，以用作下一转换周期的经过补偿的差分电压。

可选地，无源环路滤波器的输入端连接到第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的上极板；无源环路滤波器的输出端与全差分动态放大器的正输入端口和负输入端口连接；其中，无源环路滤波器包括六个开关和四个积分电容；其中，第一开关的输入端连接第一电荷重分配型电容阵列的上极板，第一开关的输出端连接第一积分电容的正端；第一积分电容的负端接地电位；第二开关的输入端连接第一电荷重分配型电容阵列的上极板，第二开关的输出端连接第二积分电容的正端和第五开关的输入端，第二积分电容的负端接地电位；第三开关的输入端连接第二电荷重分配型电容阵列的上极板，第三开关的输出端连接第三积分电容的正端，第三积分电容的负端接地电位；第四开关的输入端连接第二电荷重分配型电容阵列的上极板，第四开关的输出端连接第四积分电容的正端和第六开关的输入端，第四积分电容的负端接地电位；第五开关的输出端和第六开关的输出端分别连接全差分动态放大器的正输入端口和负输入端口；第五开关和第六开关用于控制将第二积分电容和第四积分电容上存储的上一转换周期经过整形后的差分电压输出至全差分动态放大器进行补偿，并将上一转换周期的经过补偿的差分电压输出至VCO比较器；第一开关和第三开关用于控制将第一电荷重分配型电容阵列和第二电荷重分配型电容阵列上与本次转换周期的余差电压成比例的电荷与上一转换周期中第一积分电容第三积分电容上的电荷进行第一次重分配；第二开关和第四开关用于控制将经过第一次电荷重分配后第一电荷重分配型电容阵列和第二电荷重分配型电容阵列上的电荷与上一转换周期中第二积分电容和第四积分电容上的电荷进行第二次重分配，第二积分电容和第四积分电容获取并保持本次转换周期整形后的差分电压。

可选地，VCO比较器的输出端与SAR数字逻辑电路的输入端连接，VCO比较器的第一正输入端口和第一负输入端口分别与第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的上极板连接，VCO比较器的第二正输入端口和第二负输入端口分别与全差分动态放大器的正输出端口和负输出端口连接；VCO比较器包括两个环形振荡器、相位检测单元和快速复位单元；每一个环形振荡器由一个三输入与非门和至少五个级联的延迟单元串联组成；相位检测单元由两个或非门组成；两个环形振荡器包括四个输入端口和两个输出端口，其中，四个输入端口分别为第一正输入端口、第一负输入端口、第二正输入端口和第二负输入端口；每个环形振荡器的输出端口分别与相位检测单元中的一个或非门对应连接，相位检测单元的两个输出端分别与快速复位单元的输入端以及SAR数字逻辑电路的输入端连接；环形振荡器用于基于本次转换周期的输入电压信号和全差分动态放大器输出的上一转换周期经过补偿的差分电压，产生具有相位差的第一信号，相位检测单元用于对具有相位差的第一信号进行检测，并将其量化为数字码；快速复位单元用于根据数字码输出复位信号，以实现VCO比较器的复位。

可选地，每一个延迟单元包括六个MOS场效应管，分别为MP1、MP2、MP3、MP4、MN1和MN2；在第一环形振荡器中，所有延迟单元中MP1的栅极相连形成的端口为第一正输入端口；所有延迟单元中MP2的栅极相连形成的端口为第二正输入端口；在第二环形振荡器中，所有延迟单元中MP1的栅极相连形成的端口为第一负输入端口；所有延迟单元中MP2的栅极相连形成的端口为第二负输入端口；在每一个延迟单元中，MP1的源极和MP2的源极与供电电压VDD相连，MP1的漏极、MP2的漏极与MP3的源极相连，MP3的栅极与MN1的栅极相连形成的端口为延迟单元的输入端口，MP3的漏极、MN1的漏极、MP4的栅极和MN2的栅极相连，MN1的源极接地电位，MP4的源极与供电电压VDD相连，MP4的漏极与MN2的漏极相连形成的端口为延迟单元的输出端口，MN2的源极接地电位。

可选地，第一电荷重分配型电容阵列和第二电荷重分配型电容阵列均包括2m个电容性器件，2m个电容性器件的总电容值为C，其中，C为预设电容值，m为第一电荷重分配型电容阵列和第二电荷重分配型电容阵列提供的有效位数。

可选地，第一积分电容、第二积分电容、第三积分电容和第四积分电容的电容值相同。

可选地，第一积分电容、第二积分电容、第三积分电容和第四积分电容的电容值为第一电荷重分配型电容阵列中2m个电容性器件的总电容值的0.5～1.2倍。

可选地，全差分动态放大器提供的直流增益的取值范围为2～5.76。

本公开的另一方面提出一种噪声整形方法，包括：闭合第一栅压自举采样开关和第二栅压自举采样开关，采集本次转换周期的输入电压信号至第一电荷重分配型电容阵列和第二电荷重分配型电容阵列的上极板；以及闭合第五开关和第六开关，将第二积分电容和第四积分电容上存储的上一转换周期经过整形后的差分电压通过全差分动态放大器进行补偿，获取上一转换周期经过补偿的差分电压并保持；断开第一栅压自举采样开关和第二栅压自举采样开关、第五开关和第六开关；激活第二信号，该第二信号用于控制VCO比较器将本次转换周期的输入电压信号和全差分动态放大器的输出的上一转换周期经过补偿的差分电压量化成数字码，并将数字码通过SAR数字逻辑电路反馈至第一电荷重分配型电容阵列和第二电荷重分配型电容阵列；第一电荷重分配型电容阵列和第二电荷重分配型电容阵列基于数字码和本次转换周期的输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压；闭合第一开关和第三开关，将第一电荷重分配型电容阵列和第二电荷重分配型电容阵列上与本次转换周期的余差电压成比例的电荷与上一转换周期中第一积分电容和第三积分电容上的电荷进行第一次重分配；断开第一开关和第三开关，并闭合第二开关和第四开关，将经过第一次电荷重分配后的第一电荷重分配型电容阵列和第二电荷重分配型电容阵列上的电荷与上一转换周期中第二积分电容和第四积分电容上的电荷进行第二次重分配，第二积分电容和第四积分电容获取并保持本次转换周期整形后的差分电压；其中，本次转换周期整形后的差分电压在下一转换周期通过全差分动态放大器进行补偿，以用作下一转换周期的经过补偿的差分电压。

(三)有益效果

从上述技术方案可以看出，本公开提出的一种噪声整形逐次逼近模数转换器具有以下有益效果：

(1)本公开采用VCO比较器可以将输入电压信号先转化为时间域的相位差信号，随后再进行量化，电路构成较为简单，可以满足低供电电压的应用场景。而且随着VCO比较器中延迟单元级数的增加，其输入噪声电压和失调电压都会下降，解决了供电电压降低使传统比较器量化幅度减小所导致的问题。

(2)本公开采用全差分动态放大器可以补偿无源滤波过程中的电压损耗，并优化噪声传递函数的零极点，提高了噪声整形效果。

(3)本公开中的VCO比较器可以工作于较宽的供电电压范围，全差分动态放大器可以提供稳定的二阶噪声整形效果，能够有效得抑制信号带内噪声，进而显著提高模数转换器的信噪失真比和无杂散动态范围。

附图说明

图1示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的结构图。

图2示意性示出了本公开实施例中噪声整形逐次逼近模数转换器中VCO比较器的结构图。

图3示意性示出了本公开实施例中噪声整形逐次逼近模数转换器中VCO比较器的延时单元的电路图。

图4示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的工作时序图。

图5示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的信号流程图。

图6示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的功率谱密度图。

图7示意性示出了本公开实施例中VCO比较器在不同供电电压下工作时噪声整形逐次逼近模数转换器的有效位数的仿真结果。

附图标记说明

100：噪声整形逐次逼近模数转换器；101：第一电荷重分配型电容阵列；102：第二电荷重分配型电容阵列；103：无源环路滤波器；104：全差分动态放大器；105：VCO比较器；106：SAR数字逻辑电路；S1、S2：栅压自举采样开关；S3～S8：无源环路滤波器中的开关；C_int1p：第一积分电容；C_int2p：第二积分电容；C_int1n：第三积分电容；C_int2n：第四积分电容；

P1：第一正输入端口；P2：第二正输入端口；N1：第一负输入端口；N2：第二负输入端口；V_ip：第一输入电压信号，V_in：第二输入电压信号；Dout：输出数字码对应的电压值；

210：环形振荡器；220：相位检测单元；230：快速复位单元；211：三输入与非门；212：延迟单元；221：或非门；X、Y：环形振荡器的输出端口；RST：复位信号；ACT：第二信号；CN、CP：相位检测单的输出端口；

MP1、MP2、MP3、MP4、MN1和MN2：MOS场效应管；

301：延迟单元信号的输入端口；302：延迟单元信号的输出端口；VDD：供电电压；303：MP1的栅极；304：MP2的栅极；

采样阶段定时信号；

转换阶段定时信号；

和

整形阶段定时信号；S_N：第N个转换周期；S_N+1：第N+1个转换周期；

410、420：采样阶段脉冲；

412、413、422、423：转换阶段脉冲；

411[1]、411[2]、411[n]、421[1]、421[2]、421[n]：整形阶段脉冲；

510：第一求和连接器；

520：表示信号延迟一个周期；

530：全差分动态放大器的直流增益；

540：无源环路滤波器的传递函数；

550：VCO比较器的量化噪声；

560：第二求和连接器。

具体实施方式：

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体细节，并参照附图，对本公开进一步详细说明。

图1示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的结构图。

如图1所示，本公开提供了一种噪声整形逐次逼近模数转换器，该噪声整形逐次逼近模数转换器100包括：第一栅压自举采样开关S1、第二栅压自举采样开关S2、第一电荷重分配型电容阵列101、第二电荷重分配型电容阵列102、无源环路滤波器103、全差分动态放大器104、VCO比较器105以及SAR数字逻辑电路106。

根据公开实施例，第一栅压自举采样开关S1和第二栅压自举采样开关S2用于将输入电压信号采样至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板。

具体地，请参考图1，在本次转换周期的采样阶段，闭合第一栅压自举采样开关S1和第二栅压自举采样开关S2，第一输入电压信号V_ip和第二输入电压信号V_in被分别采样至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板。随后，第一电荷重分配型电容阵列101上的第一输入电压信号Vi_p和第二电荷重分配型电容阵列102上的第二输入电压信号V_in会被传输至VCO比较器。根据第一输入电压信号V_ip和第二输入电压信号V_in获取差分输入电压信号(记为V_IN)。在转换阶段，VCO比较器基于该差分输入电压信号以及全差分动态放大器104输出的经过补偿的差分电压，进行多次逼近比较，并输出比较结果。

根据本公开实施例，VCO比较器105用于将本次转换周期的输入电压信号和全差分动态放大器104输出的上一转换周期经过补偿的差分电压量化成数字码。

具体地，如图1所示，VCO比较器105的输出端与SAR数字逻辑电路106的输入端连接，VCO比较器105的第一正输入端口P1和第一负输入端口N1分别与第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板连接，VCO比较器105的第二正输入端口P2和第二负输入端口N2分别与全差分动态放大器104的正输出端口和负输出端口连接。

进一步地，图2示意性示出了本公开实施例中噪声整形逐次逼近模数转换器中VCO比较器的结构图。

如图2所示，VCO比较器105包括两个环形振荡器210、相位检测单元220和快速复位单元230。

具体地，VCO比较器105各组成部分的电路结构描述如下：

如图2所示，每一个环形振荡器210由一个三输入与非门211和至少五个级联的延迟单元212串联组成。

其中，三输入与非门211是与门和非门的结合，先进行与运算，再进行非运算。与非门是当输入端中有1个或1个以上是低电平时，输出为高电平；只有所有输入是高电平时，输出才是低电平。

另外，图3示意性示出了本公开实施例中VCO比较器的延迟单元的电路图。如图3所示，每一个延迟单元212包括六个MOS场效应管，分别为MP1、MP2、MP3、MP4、MN1和MN2。在每一个延迟单元212中，MP1的源极和MP2的源极与供电电压VDD相连，MP1的漏极、MP2的漏极与MP3的源极相连，MP3的栅极与MN1的栅极相连形成的端口301为延迟单元212的输入端口，MP3的漏极、MN1的漏极、MP4的栅极和MN2的栅极相连，MN1的源极接地电位，MP4的源极与供电电压VDD相连，MP4的漏极与MN2的漏极相连形成的端口302为延迟单元212的输出端口，MN2的源极接地电位。

请一并参考图2和图3，如图2所示，两个环形振荡器210包括四个输入端口，其中，在第一环形振荡器中，所有延迟单元212中MP1的栅极303(图3中示出)相连形成的端口为第一正输入端口P1。所有延迟单元212中MP2的栅极304(图3中示出)相连形成的端口为第二正输入端口P2。在第二环形振荡器中，所有延迟单元212中MP1的栅极303(图3中示出)相连形成的端口为第一负输入端口N1，所有延迟单元212中MP2的栅极304(图3中示出)相连形成的端口为第二负输入端口N2。

此外，两个环形振荡器210还包括两个输出端口。如图2所示，相位检测单元220由两个或非门221组成。每个环形振荡器210的输出端口(图2中示出的X或Y)分别与相位检测单元220中的一个或非门221对应连接，相位检测单元220的两个输出端分别(图2中示出的CN和CP)与快速复位单元230的输入端以及SAR数字逻辑电路106的输入端连接。

基于上述结构，环形振荡器210用于基于本次转换周期的输入电压信号和全差分动态放大器104输出的上一转换周期经过补偿的差分电压产生具有相位差的第一信号。相位检测单元220用于对具有相位差的第一信号进行检测，并将其量化为数字码。快速复位单元230用于根据数字码输出复位信号，以实现VCO比较器105的复位。

其中，在本公开实施例中，每个环形振荡器210中延迟单元212的数量可以根据具体电路确定。而随着VCO比较器105中延迟单元212级数的增加，其输入噪声电压和失调电压都会下降，也即，随着延迟单元212级数的增加，可以更进一步地抑制信号带内噪声，进而显著提高模数转换器的信噪失真比和无杂散动态范围。

根据本公开实施例，SAR数字逻辑电路106用于将VCO比较器105输出的数字码反馈至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102，并控制第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的下极板的电压切换直至本次转换周期结束，以及将本次转换周期的所有数字码依次输出，作为噪声整形逐次逼近模数转换器的输出码。

根据本公开实施例，第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102用于基于SAR数字逻辑电路106输出的数字码和输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压。

根据本公开实施例，无源环路滤波器103用于对本次转换周期的余差电压进行噪声整形，并保持本次转换周期整形后的差分电压，以及在下一转换周期向全差分动态放大器104输出本次转换周期整形后的差分电压。

具体地，根据本公开实施例，无源环路滤波器103的输入端连接到第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板。无源环路滤波器103的输出端与全差分动态放大器104的正输入端口和负输入端口连接。其中，无源环路滤波器103包括六个开关S3～S8和四个积分电容C_int1p、C_int2n、Ci_nt1n和C_int2p。请继续参考图1，如图1所示，第一开关S3的输入端连接第一电荷重分配型电容阵列101的上极板，第一开关S3的输出端连接第一积分电容C_int1p的正端，第一积分电容C_int1p的负端接地电位。第二开关S4的输入端连接第一电荷重分配型电容阵列101的上极板，第二开关S4的输出端连接第二积分电容C_int2p的正端和第五开关S7的输入端，第二积分电容C_int2p的负端接地电位。第三开关S5的输入端连接第二电荷重分配型电容阵列102的上极板，第三开关S5的输出端连接第三积分电容C_int1n的正端，第三积分电容C_int1n的负端接地电位。第四开关S6的输入端连接第二电荷重分配型电容阵列102的上极板，第四开关S6的输出端连接第四积分电容C_int2n的正端和第六开关S8的输入端，第四积分电容C_int2n的负端接地电位。第五开关S7的输出端和第六开关S8的输出端分别连接全差分动态放大器104的正输入端口和负输入端口。

在本公开实施例中，第五开关S7和第六开关S8用于控制将第二积分电容C_int2p和第四积分电容C_int2n上存储的上一转换周期经过整形后的差分电压输出至全差分动态放大器104进行补偿，并将上一转换周期的经过补偿的差分电压输出至VCO比较器105。第一开关S3和第三开关S5用于控制将第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上与本次转换周期的余差电压成比例的电荷与上一转换周期中第一积分电容C_int1p和第三积分电容C_int1n上的电荷进行第一次重分配。第二开关S4和第四开关S6用于控制将经过第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的电荷与上一转换周期中第二积分电容C_int2p和第四积分电容C_int2n上的电荷进行第二次重分配，第二积分电容C_int2p和第四积分电容C_int2n获取并保持本次转换周期整形后的差分电压。

基于上述无源环路滤波器103的结构和各部分的功能可知，无源环路滤波器103的工作原理为：利用上述四个积分电容与第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上与本次转换周期的余差电压成比例的电荷进行两次电荷重分配，进而实现对本次转换周期的余差电压进行噪声整形。此外，无源环路滤波器103还对本次转换周期整形后的差分电压进行保持，并在下一转换周期将该本次转换周期整形后的差分电压输出至全差分动态放大器104进行电压补偿。

根据本公开实施例，如图1所示，全差分动态放大器104的正输入端口和负输入端口与无源环路滤波器103的输出端连接。全差分动态放大器104用于提供稳定的直流增益，对无缘环路滤波器103输出的本次转换周期整形后的差分电压进行补偿，并优化噪声传递函数的零极点，输出本次转换周期经过补偿的差分电压，以用作下一转换周期的经过补偿的差分电压。根据本公开实施例，全差分动态放大器104的直流增益g的取值范围为2～5.76。其中，全差分动态放大器104的直流增益g的取值可以根据具体电路确定。

具体地，在采样阶段，闭合无源环路滤波器103中第五开关S7和第六开关S8，将第二积分电容C_int2p和第四积分电容C_int2n上存储的上一转换周期经过整形后的差分电压通过全差分动态放大器104补偿以及优化噪声传递函数的零极点后，并将上一转换周期的经过补偿的差分电压输出至VCO比较器105，以用作本次转换周期的经过补偿的差分电压。在这个过程中，利用全差分动态放大器104对上一转换周期整形后的差分电压补偿，并优化噪声传递函数的零极点，可以提供稳定的二阶噪声整形效果，这样能够有效得抑制信号带内噪声，进而显著提高模数转换器的信噪失真比和无杂散动态范围。

图4示意性示出了本公开实施例中噪声整形逐次逼近模数转换器的工作时序图。

如图4所示，每个转换周期(例如图4中示出的S_N)分为三个阶段，分别为采样阶段、转换阶段和噪声整形阶段。其中，图4中示出的定时信号

用于表示采样阶段，

用于表示采样阶段，

和

用于表示噪声整形阶段。下面将结合图1～图4对转换周期S_N(记为本次转换周期)的三个阶段进行详细说明。

需要说明的是，出于系统级分析的目的，本公开中所描述的图4中示出的定时信号

和

他们实际上不完全存在于基于图1所示的转换电路中。每个定时信号

和

都可以用作一个或多个控制信号，以激活或禁止与图1中的

和

一致的相对应的电路部件。在一些实施例中，在电路实现中可以省略或合并定时信号

和

中的一个或多个。

请参考图4所示，在采样阶段，激活定时信号

如脉冲410所示。一并参考图1所示，对于转换周期S_N，输入电压信号V_ip和V_in分别会通过第一栅压自举采样开关S1和第二栅压自举采样开关S2被采样到第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板。同时，闭合第五开关S7和第六开关S8，积分电容C_int2p和C_int2n上的存储的上一转换周期经过整形后的差分电压会通过全差分动态放大器104进行放大并保持。

在转换阶段，定时信号

被激活n次。图4中脉冲411[1]、411[2]、411[n]所示的前n次激活即为转换阶段。参考图1和图4，在此阶段中，VCO比较器105交替处于工作状态，对于脉冲411[1]、411[2]、411[n]中的每一次脉冲，都使得VCO比较器105进行输入信号的量化，生成数字码。因此，SAR数字逻辑电路106接收n个相对应的比较结果(也即数字码)。在此过程中，SAR数字逻辑电路用于控制第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102中的电容下极板的电压切换。经过一个完整的逐次逼近周期后，SAR数字逻辑电路106将最后一次比较结果反馈至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的切换开关阵列进行最后一次逼近操作，并在第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上产生本次转换周期的余差电压。

具体地，在转换阶段，VCO比较器105进行输入信号的量化过程如下：

如图4所示，对于转换周期S_N，当定时信号

为低电平时，第二信号(也即图2中所示信号ACT，该信号ACT与定时信号

具有相同的电平变化)为低电平，两个环形振荡器210的输出端口X和Y均为高电平，输出端CP和CN均保持低电平，复位信号RST为高电平，此时VCO比较器105处于复位状态。

当

为高电平(如图4中411[1]所示)时，此时VCO比较器105处于比较状态。VCO比较器105的第一正输入端口P1、第二正输入端口P2、第一负输入端口N1和第二负输入端口N2输入的信号分别通过各自的输入管MP1和MP2(图3中示出)在支路中产生不同大小的下拉电流，从而在环形振荡器210的输出端口X和输出端口Y处产生具有相位差的第一信号。如果VCO比较器105的正、负输入端口输入的输入电压相差较大，第一信号(相位差)较大，VCO比较器105可以快速产生输出信号。如果该输入电压相差得足够小，第一信号(相位差)也较小，VCO比较器105将经过多次振荡，直到相位检测单元220做出判断。随后相位检测单元220会对此相位差进行检测并输出量化结果，快速复位单元230会根据量化结果输出复位信号RST，并将该复位信号RST用于VCO比较器105的复位，从而节省功耗。

在噪声整形阶段(包括

和

)，第一电荷重分配型电容阵列101、第二电荷重分配型电容阵列102和无源环路滤波器104之间会对本次转换周期所产生的余差电压进行两次电荷重分配，为系统传递函数提供二次噪声整形。

具体地，对于转换周期S_N，噪声整形逐次逼近模数转换器100实现噪声整形的具体过程包括：

首先，闭合第一开关S3和第三开关S5，激活定时信号

(如图4中脉冲412所示)。在此过程中，将第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上与本次转换周期(即转换周期S_N)的余差电压成比例的电荷与上一转换周期(即转换周期S_N-1，图4中未示出)中第一积分电容C_int1p和第三积分电容C_int1n上的电荷(该电荷量为与上一转换周期S_N-1中第一积分电容C_int1p和第三积分电容C_int1n的差分电压成比例的电荷量)进行第一次重分配。

随后，闭合第二开关S4和第四开关S6，激活定时信号

(如图4中脉冲413所示)。将经过第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的电荷与上一转换周期S_N-1中第二积分电容C_int2p和第四积分电容C_int2n上的电荷(该电荷量为与上一转换周期S_N-1中第二积分电容C_int2p和第四积分电容C_int2n的差分电压成比例的电荷量)进行第二次重分配，第二积分电容C_int2p和第四积分电容C_int2n获取并保持本次转换周期整形后的差分电压。

在本公开实施例中，噪声整形逐次逼近模数转换器实现噪声整形的具体原理为：

经过一个完整的逐次逼近周期后，将最后一次比较结果反馈到第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的切换开关阵列进行最后一次逼近操作，会在第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上产生本次转换周期的余差电压。

将该第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上产生的本次转换周期的余差电压记为V_res(z)，假设本次转换周期的差分输入电压信号记为V_IN(z)，本次转换周期输出数字码对应的电压值记为V_out(z)，可以得到该本次转换周期的余差电压V_res(z)满足如下关系式：

V_res(z)＝V_IN(z)-V_out(z) (1)

其中，本次转换周期的差分输入电压信号V_IN(z)满足如下关系：

V_IN(z)＝V_ip(z)-V_in(z) (2)

其中，V_res(z)为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上产生的本次转换周期的余差电压，V_IN(z)为本次转换周期的差分输入电压信号，V_out(z)为本次转换周期输出数字码对应的电压值，V_ip(z)为本次转换周期的第一输入电压信号，V_in(z)为本次转换周期的第二输入电压信号。

然后通过无源环路滤波器103对该本次转换周期的余差电压V_res(z)进行噪声整形，接着通过全差分动态放大器104对本次转换周期整形后的差分电压补偿，并优化噪声传递函数的零极点。最后通过VCO比较器105对下一转换周期的差分输入电压信号V_IN和本次转换周期经过整形、补偿后的差分电压进行加法操作，具体过程参见图5所示的噪声整形逐次逼近模数转换器的信号流程图。图5中所示信号转换过程与上述图4中噪声整形逐次逼近模数转换器100的工作时序图示出的过程一致，在此不再赘述。

假设无源环路滤波器103的传递函数为H(z)，VCO比较器105的量化噪声为Q(z)，可以推导出噪声整形逐次逼近模数转换器整个系统的传输函数满足如下关系：

V_out(z)＝V_IN(z)+g·H(z)·z^-1·V_res(z)+Q(z) (3)

其中，V_out(z)为本次转换周期输出数字码对应的电压值，V_IN(z)为本次转换周期的差分输入电压信号，V_res(z)为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上本次转换周期的余差电压，g为全差分动态放大器的直流增益，H(z)为无源环路滤波器103的传递函数，Q(z)为VCO比较器105的量化噪声。

根据式(1)可知，V_res(z)＝V_IN(z)-V_out(z)，进一步推导可以得到：

上述式(4)表明，本次转换周期的差分输入电压信号V_IN(z)和量化噪声Q(z)分别通过了两个不同的传递函数。其中，本次转换周期的差分输入电压信号V_IN(z)前面的系数称为信号传递函数STF(Signal Transform Function)，量化噪声Q(z)前面的系数称为噪声传递函数NTF(Noise Transform Function)。由式(4)可以分别得到STF和NTF的表达式为：

STF(z)＝1 (5)

根据式(6)可知，噪声传递函数NTF(z)表现为一个高通滤波器，即可以将信号带内噪声调制到信号带外的高频处，起到噪声整形的效果。而噪声传递函数NTF(z)所提供的噪声整形效果的好坏取决于无源环路滤波器103的传递函数H(z)、全差分动态放大器104的直流增益g(g取值范围例如可以为2～5.76)以及电路中噪声的大小，其中，无源环路滤波器103的传递函数H(z)根据具体电路确定。

根据本公开实施例，第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102均包括2^m个电容性器件，2^m个电容性器件的总电容值为C，其中，C为预设电容值，m为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102提供的有效位数。在本公开实施例中，上述两个电荷重分配型电容阵列中电容性器件的数量以及其总电容值C可以根据具体电路设计。在本公开实施例中，例如m可以取8。

根据本公开实施例，无源环路滤波器103中第一积分电容C_int1p、第二积分电容C_int2p、第三积分电容C_int1n和第四积分电容C_int2n的电容值相同。

进一步地，根据本公开实施例，第一积分电容C_int1p、第二积分电容C_int2p、第三积分电容C_int1n和第四积分电容C_int2n的电容值为第一电荷重分配型电容阵列101中2m个电容性器件的总电容值的0.5～1.2倍。在本公开实施例中，各积分电容C_int1p、C_int2p、C_int1n和C_int2n的电容值大小取0.8C。

在经过一个完整的逐次逼近周期后，第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上与本次转换周期的余差电压成比例的电荷会在

为高电平时(图4中所示脉冲412)与上一转换周期中第一积分电容C_int1p和第三积分电容C_int1n上存储的电荷进行第一次重分配，根据电荷守恒定可以得到如下关系式：

V_res(N)·C+V_int1(N-1)·0.8C＝(1+0.8)C·V_int1(N) (7)

其中，N表示模数转换器所处的时钟周期，V_res(N)为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上本次转换周期的余差电压，V_int1(N-1)为上一转换周期中第一积分电容C_int1p和第三积分电容C_int1n的差分电压，V_int1(N)为本次转换周期第一次电荷重分配后第一积分电容C_int1p和第三积分电容C_int1n的差分电压，C为第一电荷重分配型电容阵列101中每个电容性器件的电容值。

进一步可以推导得到，本次转换周期第一次电荷重分配后第一积分电容C_int1p和第三积分电容C_int1n的差分电压V_int1(z)为：

式中，V′_res(z)为

为高电平时，本次转换周期第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的差分电压；V_int1(z)为本次转换周期第一次电荷重分配后第一积分电容C_int1p和第三积分电容C_int1n上的差分电压；V_res(z)为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上本次转换周期的余差电压。

在

为高电平时，经过第一次电荷重分配后第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的电荷会与上一转换周期中第二积分电容C_int2p和第四积分电容C_int2n上的电荷进行第二次重分配，根据电荷守恒定可以得到如下关系式：

V′_res(N)·C+V_int2(N-1)·0.8C＝(1+0.8)C·V_int2(N) (9)

式中，V′_res(N)为

为高电平时，本次转换周期第一次电荷重分配后的第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的差分电压，V_int2(N-1)为上一转换周期中第二积分电容C_int2p和第四积分电容C_int2n的差分电压，V_int2(N)为本次转换周期第二次电荷重分配后第二积分电容C_int2p和第四积分电容C_int2n的差分电压。

进一步可以推导得到，本次转换周期第二次电荷重分配后第二积分电容C_int2p和第四积分电容C_int2n上的差分电压V_int2(z)为：

式中，V_int2(z)为本次转换周期第二次电荷重分配后第二积分电容C_int2p和第四积分电容C_int2n上的差分电压，V′_res(z)为

为高电平时，本次转换周期第一次电荷重分配后的第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的差分电压，V_res(z)为第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上本次转换周期的余差电压。

基于上述计算公式可得，无源环路滤波器103的传递函数H(z)为：

根据本公开实施例，全差分动态放大器104的直流增益g的取值范围为2～5.76。在本公开实施例中，全差分动态放大器104的直流增益g取5.4，那么，根据式(6)和式(11)可以得到噪声传递函数NTF(z)为：

上式表明，本公开中噪声传递函数NTF(z)表现为一个二阶高通滤波器，即可以将信号带内噪声调制到信号带外的高频处。而全差分动态放大器104的直流增益可以进一步增强噪声整形的效果，提高信号带内的信噪失真比和无杂散动态范围。

与现有技术相比，本公开提出的噪声整形逐次逼近模数转换器具有以下优势：

第一，本公开采用VCO比较器可以将输入电压信号先转化为时间域的相位差信号，随后再进行量化，电路构成较为简单，可以满足低供电电压的应用场景。而且随着VCO比较器中延迟单元级数的增加，其输入噪声电压和失调电压都会下降，解决了供电电压降低使传统比较器量化幅度减小所导致的问题。第二，本公开采用全差分动态放大器可以补偿无源滤波过程中的电压损耗，并优化噪声传递函数的零极点，提高了噪声整形效果。第三，本公开中的VCO比较器可以在较宽的供电电压范围内工作，而且全差分动态放大器可以提供稳定的二阶噪声整形效果，能够有效得抑制信号带内噪声，进而显著提高模数转换器的信噪失真比和无杂散动态范围。

本公开另一方面还提供了一种噪声整形方法，包括如下步骤：

步骤一，闭合第一栅压自举采样开关S1和第二栅压自举采样开关S2，采集本次转换周期的输入电压信号至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102的上极板；以及闭合第五开关S7和第六开关S8，将第二积分电容C_int2p和第四积分电容C_int2n上存储的上一转换周期经过整形后的差分电压通过全差分动态放大器104进行补偿，获取上一转换周期经过补偿的余差电压并保持。

步骤二，断开第一栅压自举采样开关S1和第二栅压自举采样开关S2、第五开关S7和第六开关S8。激活第二信号(ACT)，该第二信号(ACT)用于控制VCO比较器将本次转换周期的输入电压信号和全差分动态放大器的输出的上一转换周期经过补偿的余差电压量化成数字码，并将数字码通过SAR数字逻辑电路反馈至第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102。

步骤三，第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102基于数字码和本次转换周期的输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压。

步骤四，闭合第一开关S3和第三开关S5，将第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上与本次转换周期的余差电压成比例的电荷与上一转换周期中第一积分电容C_int1p和第三积分电容C_int1n上的电荷进行第一次重分配。

步骤五，断开第一开关S3和第三开关S5，并闭合第二开关S4和第四开关S6，将经过第一次电荷重分配后的第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102上的电荷与上一转换周期中第二积分电容C_int2p和第四积分电容C_int2n上的电荷进行第二次重分配，第二积分电容C_int2p和第四积分电容C_int2n获取并保持本次转换周期整形后的差分电压，其中，本次转换周期整形后的差分电压在下一转换周期通过全差分动态放大器104进行补偿，以用作下一转换周期的经过补偿的差分电压。

下面将结合具体的实施例对本公开的噪声整形逐次逼近模数转换器100的优势进行详细说明。

实施例

在本公开实施例中，采用如图1～图5所示的电路，其中，第一电荷重分配型电容阵列101和第二电荷重分配型电容阵列102提供的有效位数m取8，VCO比较器105的脉冲数n取8(也即，每个转换周期中定时信号

被激活8次)，全差分动态放大器104的直流增益g取5.4，VCO比较器中延迟单元的数量取5。基于上述电路，本公开的噪声整形逐次逼近模数转换器100的采样频率为20MHz，过采样率OSR(Over Sampling Ratio)为8，输入信号带宽为1.25MHz。给定第一输入信号V_ip和第二输入信号V_in分别为满摆幅(1.3V)、相位相差180°、频率为87/8192*20MHz的两个正弦波信号，得到如图6所示的功率谱密度，以及如图7所示的VCO比较器在不同供电电压下工作时噪声整形逐次逼近模数转换器100的有效位数的仿真结果。

如图6所示，可以看出，在二阶噪声整形的作用下，功率谱密度波形图中有一个40dB/Dec的坡度，信号带内噪声得到了明显的抑制。最终能够达到的有效位数(ENOB)为11.79bits，信噪失真比(SNDR)为72.7dB，无杂散动态范围(SFDR)为88.0dB。

图7示意性示出了本公开实施例中VCO比较器105在不同供电电压下工作时噪声整形逐次逼近模数转换器的有效位数的仿真结果。如图7所示，在VCO比较器105可以在不同供电电压(1.3～1.8V)下工作，而且基于本公开的噪声整形逐次逼近模数转换器100的电路结构，在不同供电电压(1.3～1.8V)下获得的ENOB值比较接近，这说明本公开中的噪声整形逐次逼近模数转换器100的电路在不同的供电电压范围内具有较好的降噪作用。

综上所述，本公开提供的一种噪声整形逐次逼近模数转换器，其能够有效地抑制信号带内量化噪声，明显改善逐次逼近型模数转换器的信噪失真比和无杂散动态范围。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (9)

1.一种噪声整形逐次逼近模数转换器，其特征在于，包括：

第一栅压自举采样开关(S1)、第二栅压自举采样开关(S2)、VCO比较器(105)、SAR数字逻辑电路(106)、第一电荷重分配型电容阵列(101)、第二电荷重分配型电容阵列(102)、无源环路滤波器(103)及全差分动态放大器(104)；

所述第一栅压自举采样开关(S1)和所述第二栅压自举采样开关(S2)用于将输入电压信号采样至所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)的上极板；

所述VCO比较器(105)用于将本次转换周期的所述输入电压信号和所述全差分动态放大器(104)输出的上一转换周期经过补偿的差分电压量化成数字码；

所述SAR数字逻辑电路(106)用于将所述VCO比较器(105)输出的所述数字码反馈至所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)，并控制所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)的下极板的电压切换，直至本次转换周期结束，以及将本次转换周期的所有数字码依次输出，作为所述噪声整形逐次逼近模数转换器的输出码；

所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)用于基于所述SAR数字逻辑电路(106)输出的所述数字码和所述输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压；

所述无源环路滤波器(103)用于对所述本次转换周期的余差电压进行噪声整形，并保持本次转换周期整形后的差分电压，以及在下一转换周期向所述全差分动态放大器(104)输出所述本次转换周期整形后的差分电压；

所述全差分动态放大器(104)用于提供稳定的直流增益，对所述无缘环路滤波器(103)输出的所述本次转换周期整形后的差分电压进行补偿，并优化噪声传递函数的零极点，输出本次转换周期经过补偿的差分电压，以用作下一转换周期的经过补偿的差分电压。

2.根据权利要求1所述的噪声整形逐次逼近模数转换器，其特征在于，所述无源环路滤波器(103)的输入端连接到所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)的上极板；所述无源环路滤波器(103)的输出端与所述全差分动态放大器(104)的正输入端口和负输入端口连接；

其中，所述无源环路滤波器(103)包括六个开关和四个积分电容；

其中，第一开关(S3)的输入端连接所述第一电荷重分配型电容阵列(101)的上极板，所述第一开关(S3)的输出端连接第一积分电容(C_int1p)的正端；所述第一积分电容(C_int1p)的负端接地电位；第二开关(S4)的输入端连接所述第一电荷重分配型电容阵列(101)的上极板，所述第二开关(S4)的输出端连接第二积分电容(C_int2p)的正端和第五开关(S7)的输入端，所述第二积分电容(C_int2p)的负端接地电位；第三开关(S5)的输入端连接所述第二电荷重分配型电容阵列(102)的上极板，所述第三开关(S5)的输出端连接第三积分电容(C_int1n)的正端，所述第三积分电容(C_int1n)的负端接地电位；第四开关(S6)的输入端连接所述第二电荷重分配型电容阵列(102)的上极板，所述第四开关(S6)的输出端连接第四积分电容(C_int2n)的正端和第六开关(S8)的输入端，所述第四积分电容(C_int2n)的负端接地电位；所述第五开关(S7)的输出端和所述第六开关(S8)的输出端分别连接所述全差分动态放大器(104)的正输入端口和负输入端口；

所述第五开关(S7)和所述第六开关(S8)用于控制将所述第二积分电容(C_int2p)和所述第四积分电容(C_int2n)上存储的上一转换周期经过整形后的差分电压输出至所述全差分动态放大器(104)进行补偿，并将上一转换周期的经过补偿的差分电压输出至所述VCO比较器(105)；

所述第一开关(S3)和所述第三开关(S5)用于控制将所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)上与所述本次转换周期的余差电压成比例的电荷与上一转换周期中所述第一积分电容(C_int1p)和所述第三积分电容(C_int1n)上的电荷进行第一次重分配；所述第二开关(S4)和所述第四开关(S6)用于控制将经过第一次电荷重分配后所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)上的电荷与上一转换周期中所述第二积分电容(C_int2p)和第四积分电容(C_int2n)上的电荷进行第二次重分配，所述第二积分电容(C_int2p)和所述第四积分电容(C_int2n)获取并保持本次转换周期整形后的差分电压。

3.根据权利要求1所述的噪声整形逐次逼近模数转换器器，其特征在于，所述VCO比较器(105)的输出端与所述SAR数字逻辑电路(106)的输入端连接，所述VCO比较器(105)的第一正输入端口(P1)和第一负输入端口(N1)分别与所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)的上极板连接，所述VCO比较器(105)的第二正输入端口(P2)和第二负输入端口(N2)分别与所述全差分动态放大器(104)的正输出端口和负输出端口连接；所述VCO比较器(105)包括两个环形振荡器(210)、相位检测单元(220)和快速复位单元(230)；

每一个所述环形振荡器(210)由一个三输入与非门(211)和至少五个级联的延迟单元(212)串联组成；所述相位检测单元(220)由两个或非门(221)组成；

两个所述环形振荡器(210)包括四个输入端口和两个输出端口，其中，所述四个输入端口分别为所述第一正输入端口(P1)、所述第一负输入端口(N1)、所述第二正输入端口(P2)和所述第二负输入端口(N2)；每个所述环形振荡器(210)的输出端口分别与所述相位检测单元(220)中的一个所述或非门(221)对应连接，所述相位检测单元(220)的两个输出端分别与所述快速复位单元(230)的输入端以及所述SAR数字逻辑电路(106)的输入端连接；

所述环形振荡器(210)用于基于本次转换周期的所述输入电压信号和所述全差分动态放大器(104)输出的上一转换周期经过补偿的差分电压，产生具有相位差的第一信号，所述相位检测单元(220)用于对所述具有相位差的第一信号进行检测，并将其量化为所述数字码；所述快速复位单元(230)用于根据所述数字码输出复位信号，以实现所述VCO比较器(105)的复位。

4.根据权利要求3所述的噪声整形逐次逼近模数转换器，其特征在于，每一个所述延迟单元(212)包括六个MOS场效应管，分别为MP1、MP2、MP3、MP4、MN1和MN2；

在第一环形振荡器中，所有所述延迟单元(212)中所述MP1的栅极(303)相连形成的端口为所述第一正输入端口(P1)；所有所述延迟单元(212)中所述MP2的栅极(304)相连形成的端口为所述第二正输入端口(P2)；

在第二环形振荡器中，所有所述延迟单元(212)中所述MP1的栅极(303)相连形成的端口为所述第一负输入端口(N1)；所有所述延迟单元(212)中所述MP2的栅极(304)相连形成的端口为所述第二负输入端口(N2)：

在每一个所述延迟单元(212)中，所述MP1的源极和所述MP2的源极与供电电压VDD相连，所述MP1的漏极、所述MP2的漏极与所述MP3的源极相连，所述MP3的栅极与所述MN1的栅极相连形成的端口(301)为所述延迟单元(212)的输入端口，所述MP3的漏极、所述MN1的漏极、所述MP4的栅极和所述MN2的栅极相连，所述MN1的源极接地电位，所述MP4的源极与供电电压VDD相连，所述MP4的漏极与所述MN2的漏极相连形成的端口(302)为所述延迟单元(212)的输出端口，所述MN2的源极接地电位。

5.根据权利要求1所述的噪声整形逐次逼近模数转换器，其特征在于，所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)均包括2^m个电容性器件，所述2^m个电容性器件的总电容值为C，其中，C为预设电容值，m为所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)提供的有效位数。

6.根据权利要求2所述的噪声整形逐次逼近模数转换器，其特征在于，所述第一积分电容(C_int1p)、所述第二积分电容(C_int2p)、所述第三积分电容(C_int1n)和所述第四积分电容(C_int2n)的电容值相同。

7.根据权利要求6所述的噪声整形逐次逼近模数转换器，其特征在于，所述第一积分电容(C_int1p)、所述第二积分电容(C_int2p)、所述第三积分电容(C_int1n)和所述第四积分电容(C_int2n)的电容值为所述第一电荷重分配型电容阵列(101)中2^m个电容性器件的总电容值的0.5～1.2倍。

8.根据权利要求1所述的噪声整形逐次逼近模数转换器，其特征在于，所述全差分动态放大器(104)提供的所述直流增益的取值范围为2～5.76。

9.一种噪声整形方法，其特征在于，包括：

闭合第一栅压自举采样开关(S1)和第二栅压自举采样开关(S2)，采集本次转换周期的输入电压信号至第一电荷重分配型电容阵列(101)和第二电荷重分配型电容阵列(102)的上极板；以及闭合第五开关(S7)和第六开关(S8)，将第二积分电容(C_int2p)和第四积分电容(C_int2n)上存储的上一转换周期经过整形后的差分电压通过全差分动态放大器(104)进行补偿，获取上一转换周期经过补偿的差分电压并保持；

断开所述第一栅压自举采样开关(S1)和所述第二栅压自举采样开关(S2)、所述第五开关(S7)和所述第六开关(S8)；激活第二信号(ACT)，所述第二信号(ACT)用于控制所述VCO比较器将所述本次转换周期的输入电压信号和所述全差分动态放大器的输出的上一转换周期经过补偿的差分电压量化成数字码，并将所述数字码通过SAR数字逻辑电路反馈至所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)；

所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)基于所述数字码和所述本次转换周期的输入电压信号产生逐次逼近的参考电压，并在本次转换周期的最后产生本次转换周期的余差电压；

闭合第一开关(S3)和第三开关(S5)，将所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)上与所述本次转换周期的余差电压成比例的电荷与上一转换周期中第一积分电容(C_int1p)和第三积分电容(C_int1n)上的电荷进行第一次重分配；

断开所述第一开关(S3)和所述第三开关(S5)，并闭合第二开关(S4)和第四开关(S6)，将经过第一次电荷重分配后的所述第一电荷重分配型电容阵列(101)和所述第二电荷重分配型电容阵列(102)上的电荷与上一转换周期中第二积分电容(C_int2p)和第四积分电容(C_int2n)上的电荷进行第二次重分配，所述第二积分电容(C_int2p)和所述第四积分电容(C_int2n)获取并保持本次转换周期整形后的差分电压；其中，所述本次转换周期整形后的差分电压在下一转换周期通过所述全差分动态放大器(104)进行补偿，以用作下一转换周期的经过补偿的差分电压。

Images