CN110971235B - 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 - Google Patents

一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 Download PDF

Info

Publication number
CN110971235B
CN110971235B CN201911035667.4A CN201911035667A CN110971235B CN 110971235 B CN110971235 B CN 110971235B CN 201911035667 A CN201911035667 A CN 201911035667A CN 110971235 B CN110971235 B CN 110971235B
Authority
CN
China
Prior art keywords
sar adc
stage
signal
comparator
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911035667.4A
Other languages
English (en)
Other versions
CN110971235A (zh
Inventor
吴建辉
张力振
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201911035667.4A priority Critical patent/CN110971235B/zh
Publication of CN110971235A publication Critical patent/CN110971235A/zh
Application granted granted Critical
Publication of CN110971235B publication Critical patent/CN110971235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，通过在后台注入伪随机序列PN信号，电容失配和级间运放的增益误差被提取出来并随后被数字校准引擎修正。同时本发明还提出了一种噪声量化器技术，在第一级SAR转换时将级间运放复用为一个额外的比较器，两个比较器对同一个输入信号进行比较，比较结果用于检测余量电压是否处于比较器阈值附近，从而决定是否进行伪随机序列PN信号的注入。本发明能够在不需要额外的模拟电路和时序开销的情况下实现对pipelined SAR ADC中的电容失配和增益误差进行修正，能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。

Description

一种pipelined SAR ADC电容失配和级间增益误差的后台校 准方法
技术领域
本发明涉及高精度模数转换器技术领域，特别是一种用于修正pipelined SARADC中电容失配和级间增益误差的后台校准方法。
背景技术
流水线型逐次逼近型模数转换器(Pipelined Successive ApproximationRegister Digital to Analog Converter，以下简称pipelined SAR ADC)实际上是pipelined ADC和SAR ADC的一种有效结合，其将高能效的SAR ADC与pipelined ADC的工作机制相结合，同时实现了高能效和高速的性能。然而，pipelined SAR ADC的分辨率受到电容失配和级间增益误差的限制。为了提高分辨率，基于抖动的校准被广泛应用于各种ADC中，以校正电容失配或增益误差，但它需要额外的硬件开销或复杂的开关操作。数据加权平均技术可以分散由电容器失配引起的谐波，但代价是增加了电路复杂度和环路延迟。近年来，增益误差整形技术被用来在模拟域对信号带内的增益误差进行整形，但这种技术对电容失配引入的非理想因素是无效的。此外，这种技术还增加了模拟开销。
2012年IEEE JSSC期刊上，文献[Zhou,Y.,Xu,B.,and Chiu,Y.:‘A 12bit 160 MS/s two-step SAR ADC with background bit-weight calibration using a time-domainproximity detector’,J.Solid-State Circuits,2015,50,(4),pp.920–931]提出了一种基于抖动的数字后台校准算法，其利用一个额外的时域接近检测器检测电容阵列上极板的余量电压是否处于比较器的阈值附近，如果余量电压被检测到处于阈值电压附近即检测到比较器处于亚稳态，那么就进行PN注入，随后执行后续的数字校准程序，对电容失配和级间运放的增益误差进行修正。但是这篇论文中，额外的时域接近检测器会增加额外的模拟电路以及电路复杂度，同时PN的注入会消耗pipelined SAR ADC的级间冗余，可能饱和第二级SAR ADC。
2017年IEEE ISSCC会议上，文献[C.Liu and M.Huang.:‘A 0.46mW 5MHz-BW79.7dB-SNDR noise shaping SAR ADC with dynamic-amplifier-based FIR-IIRfilter’,International Solid-State Circuits Conference,San Francisco,CA,2017,pp.466-467]利用数据加权平均技术分散由电容器失配引起的谐波，但是数据加权平均技术需要温度码编码的电容阵列以及二进制转温度码电路，这无疑增加了系统的面积功耗以及电路复杂度，同时还会增加数字逻辑的延时。
2019年IEEE VLSI会议上，文献[C.Hsu and N.Sun.:‘A 75.8dB-SNDR PipelineSAR ADC with 2nd-order Interstage Gain Error Shaping’,IEEE Symposium on VLSICircuits,Kyoto,2019,pp.C68-C69]提出了用于pipelined SAR ADC中的级间运放增益误差整形技术，和Sigma-Delta ADC中的噪声整形技术类似，这篇论文在模拟域对级间运放的增益误差进行二阶整形，有效降低了级间增益误差引入的非线性。但是增益误差整形技术需要额外的数字模拟转换器，同时增益误差整形技术只能压制增益误差，对电容失配没有整形效果。
发明内容
本发明所要解决的技术问题是克服现有技术的不足而提供一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，本发明用于同时修正电容失配和级间运放的增益误差，而不需要增加额外的硬件电路和时序开销；通过该后台校准技术能够有效提高pipelined SAR ADC的信噪比以及无杂散动态范围。
本发明为解决上述技术问题采用以下技术方案：
根据本发明提出的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，包括如下步骤：
步骤1、采用下极板对输入信号进行采样；
步骤2、采样完成后，第一级SAR ADC开始转换；利用第一级SAR ADC中的比较器，该比较器称为第二比较器，对电容阵列的上极板电压进行比较，然后根据比较结果，将电容阵列的下极板拨到相应的参考电压；
步骤3、在第一级SAR ADC转换的同时，将连接两级SAR ADC的级间运算放大器复用为另一个额外的比较器，该比较器称为第一比较器；该级间运算放大器具有两种工作模式：在第一级SAR ADC转换期间，该级间运算放大器工作为一个比较器；在放大相位期间，该级间运算放大器工作为一个放大器，对第一级SAR ADC转换结束后电容阵列的上极板的余量电压进行放大；
步骤4、利用噪声量化器技术，检测第一级SAR ADC中电容阵列上的余量电压是否处于两个比较器的阈值范围内；当余量电压被检测到处于两个比较器的阈值范围内时，那么第一级SAR ADC的转换结束，然后将伪随机序列PN信号注入到电容阵列的上极板上；随后PN信号随着余量电压一起被级间运算放大器放大增益倍；
步骤5、在级间运算放大器进行放大的同时，第二级SAR ADC对放大后的余量电压进行采样；采样结束后，第二级SAR ADC开始进行转换，得到量化的数字输出码；
步骤6、对第二级SAR ADC的数字输出码与注入的伪随机序列PN信号进行乘法操作，再将乘法的结果进行累加取平均之后，电容失配和级间运放增益误差被提取出来；
步骤7、在pipelined SAR ADC转换时，使用之前步骤6提取出来的已知电容失配和级间运放增益误差在数字域重构模拟输入信号。
作为本发明所述的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法进一步优化方案，所述噪声量化器技术是检测电容阵列的上极板电压是否处于第一级SAR ADC中的两个比较器阈值范围内；噪声量化器主要工作在第一级SAR ADC的转换相位，具体步骤为：
步骤(1)、将连接两级SAR ADC的级间运算放大器复用为第一比较器，和第一级SARADC中的第二比较器同时对一个余量电压进行比较，相当于一个余量电压同时被比较两次；
步骤(2)、假如两次比较结果相同，那么就将比较结果传输到第一级的SAR逻辑电路，进行SAR转换；假如两次比较结果不同，说明电容阵列的上极板的余量电压处于第一级SAR ADC中的两个比较器的阈值范围内；此时，第一级SAR ADC的转换就提前结束了，然后将伪随机序列PN信号注入到电容阵列的上极板，随后执行后续的数字校准方法。
作为本发明所述的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法进一步优化方案，伪随机序列PN信号注入步骤如下：
步骤A、伪随机序列PN信号是由+1和-1两种数随机组成的序列，每次PN注入只会随机注入序列中的一个数；
步骤B、当在第一级SAR ADC的第i位转换时噪声量化器检测到余量电压处于第一级SAR ADC中的两个比较器阈值范围内，SAR ADC转换结束；假如注入的PN信号为+1，那么将第一级SAR ADC中电容阵列的第i位电容的下极板连接到正参考电压，将第i位以后所有的电容阵列的下极板连接到负参考电压；假如注入的PN信号为-1，那么将第一级SAR ADC中电容阵列的第i位电容的下极板连接到负参考电压，将第i位以后所有的电容阵列的下极板连接到正参考电压。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
(1)本发明中，采用噪声量化技术，通过在后台注入伪随机信号，然后与伪随机信号进行相关操作，累加取平均之后，将pipelined SAR ADC中电容失配和级间运放增益误差提取出来，最后在数字域对模拟输入信号进行还原重构；
(2)本发明能够在不需要增加额外模拟电路和时序开销的情况下有效地对电容失配以及增益误差进行修正，能够明显改善pipelined SAR ADC的信噪比和无杂散动态范围。
附图说明
图1是本发明提出的ADC架构和时序；其中，(a)是传统pipelined SAR ADC结合噪声量化器技术的结构框图，(b)是所提出的pipelined SAR ADC的时序图。
图2是比较器输出为高电平的概率分布图；其中，(a)是比较器输出为高电平的概率，(b)是第一级SAR ADC两个比较器的阈值范围示意图。
图3是误差收敛曲线；其中，(a)、(b)、(c)和(d)分别是第一级SAR ADC中从高位到低位的四个电容失配和级间运放增益误差乘积的收敛曲线。
图4是在校准模式下SNDR和SFDR的1000次蒙特卡洛仿真结果；其中，(a)是SNDR蒙特卡洛仿真的结果，(b)是SFDR蒙特卡洛仿真的结果。
图5是校准前和校准后的SNDR和SFDR仿真结果；其中，(a)是校准前的SNDR和SFDR仿真结果，(b)是校准后的SNDR和SFDR仿真结果。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明提出了一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法。图1展示的是配备了噪声量化器技术的pipelined SAR ADC的框图和时序图；图1中的(a)是传统pipelined SAR ADC结合噪声量化器技术的结构框图，图1中的(b)是所提出的pipelined SAR ADC的时序图。在标准的10bit pipelined SAR ADC结构的基础上进行了改进，框图主要由一个4bit SAR ADC、余量放大器以及一个7bit SAR ADC级组成，其中包括1bit的级间冗余用来覆盖前级SAR ADC的判决误差。第一级SAR ADC采用底板采样实现较高的输入线性度。如果两级SAR ADC使用相同的参考电压来设计，则需要8倍的级间增益。为了有效地实现这个高增益，降低运放的设计难度，采用一个4倍增益的比较器复用型动态放大器代替8倍的运放，同时第二级SAR ADC的参考电压也要相应的缩小一半。这种比较器-运放复用技术消除了对额外比较器的需求，使得噪声量化器技术不需要额外的硬件开销。
在基于抖动的校准算法中主要关注的问题是随机抖动信号的注入牺牲了ADC的动态范围。如图2所示，利用所提出的噪声量化器技术可以在不消耗动态范围的情况下进行大幅度的随机信号的注入；图2是比较器输出为高电平的概率分布图；其中，图2中的(a)是比较器输出为高电平的概率，图2中的(b)是第一级SAR ADC两个比较器的阈值范围示意图。噪声量化器技术在不添加额外比较器的情况下利用比较器噪声来检测余量电压是否在比较器的判决阈值附近，从而确定是否注入随机抖动信号。如图1中的(b)所示，在第一级SARADC转换期间，通过将级间放大器复用为另一比较器，对同一余量电压同时比较两次。假如两次比较结果相同，那么就将比较结果传输到第一级的SAR逻辑电路，进行正常的SAR转换。假如两次比较结果不同，说明电容阵列上极板的余量电压处于比较器的阈值附近，因为余量电压对比较器的噪声很敏感。此时，第一级SAR ADC的正常转换就提前结束了，然后将伪随机PN信号注入到电容阵列上极板，随后执行后续的数字校准算法。使用Vth1和Vth2分别表示比较器1和比较器2的阈值电压。图2表示的是当余量电压从-Vthi(i＝1,2)变化到Vth时，比较器输出为高电平的概率从0变化到1。假设Vth2大于Vth1，那么伪随机信号注入的概率可以用Pdither表示为：
Figure BDA0002251420680000051
公式(1)中P1表示比较器1输出为高电平的概率；P2表示比较器2输出为高电平的概率；
除收敛速度外，该数字后台校准算法的性能不受比较器噪声精确值的影响。校准算法的约束实际上来源于精度和速度之间的权衡。通过增加比较器的噪声，伪随机抖动注入的概率变得更高。但是，较大的噪声会影响正常的ADC转换精度。相反，如果比较器的噪声足够小，则整体的校准过程将需要很长的时间。此外，比较器失调电压的存在增加了抖动注入的范围。当与噪声和失调电压相关的非理想因子的最大值设置在1LSB以下时，该数字后台校准达到最佳效率。
如图1中的(a)所示，第二级SAR ADC中的电容阵列由于具有较小的权重，所以假设第二级的电容阵列具有理想的权重，并且作为参考去校准第一级SAR ADC中的电容失配以及级间运放的增益误差。假设噪声量化器技术在第一级SAR ADC转换的第i个周期检测到余量电压处于比较器判决阈值附近时，一个伪随机PN信号被注入到电容阵列的上极板。如果PN＝+1，那么通过将电容CFi的下极板连接到正参考电压，CFj(i<j<5)的下极板连接到负参考电压，实现PN信号的加法操作；类似的，如果PN＝-1，那么通过将电容CFi的下极板连接到负参考电压，CFj(i<j<5)的下极板连接到正参考电压，实现PN信号的减法操作。注入伪随机信号的余量电压可以表示为：
Figure BDA0002251420680000061
式中，WFk表示为第一级SAR ADC电容阵列中第k位电容阵列的实际权重；DFk(0<k<i)表示第一级SAR ADC转换的第k位数字码。为了避免饱和第二级SAR ADC，在放大器的输出端减去之前注入的伪随机信号。在第二级SAR ADC采样过程中，CS1的底极板根据注入的伪随机PN信号连接到不同的参考电压，从而在复位CS1的底极板时在电荷域中实现PN信号的减法。其中CS1是第二级SAR ADC的最高位电容。随后第二级SAR ADC开始进行正常的转换，得到如下的系统传递函数：
Figure BDA0002251420680000062
式中，Vres2表示第二级SAR ADC转换结束之后电容阵列上极板的余量电压；Greal是级间运放的实际增益；WSt表示第二级SAR ADC中第t位电容的权重。结合公式(2)和公式(3)，第二级SAR ADC的数字输出可以表示为；
Figure BDA0002251420680000063
为了推导校准算法，将所有模拟变量转换为对应的数字量。因此，公式(4)可以被替换为
Figure BDA0002251420680000064
显然，公式(5)中只有右边的第一项与注入的伪随机PN信号相关。因此，通过乘以相同的足够长的PN序列，公式(5)中的第二和第三项接近于零。如图1中的(a)所示的校准引擎，在PN相关和累积取平均之后，电容失配和增益误差被提取出来。然后，公式(5)可以转换为：
Figure BDA0002251420680000065
通过向第一级SAR ADC电容阵列中所有的电容注入伪随机PN信号，可以得到以下矩阵方程：
Figure BDA0002251420680000071
因此，可以从公式(7)中精确地得到级间增益乘以电容权重的实际值即DGreal*WFi。在正常的SAR ADC转换过程中，采用提取的实数值在数字域重建模拟输入信号，如下所示：
Figure BDA0002251420680000072
在MATLAB中对一个10bit pipelined SAR ADC进行仿真，验证本发明提出的背景校正方法的有效性。假设单位电容失配的标准差设为3％，增益误差设为10％。在收集了600000个数字码之后，按照公式(7)进行计算。定义学习误差是指DGreal*WFi的实际值与标称值之间的差值。如图3所示，图3是误差收敛曲线；其中，图3中的(a)、(b)、(c)和(d)分别是第一级SAR ADC中从高位到低位的四个电容失配和级间运放增益误差乘积的收敛曲线。在注入500次伪随机PN信号之后学习误差收敛到零。此外，1000次蒙特卡罗的仿真结果如图4所示；图4是在校准模式下SNDR和SFDR的1000次蒙特卡洛仿真结果；其中，图4中的(a)是SNDR蒙特卡洛仿真的结果，图4中的(b)是SFDR蒙特卡洛仿真的结果。在校准模式下，信噪比SNDR和无杂散动态范围SFDR的均值分别达到60.7和82.3dB。SNDR和SFDR的标准偏差分别为0.26和0.54dB。
图5表示在校准前后pipelined SAR ADC的输出频谱；图5中的(a)是校准前的SNDR和SFDR仿真结果，图5中的(b)是校准后的SNDR和SFDR仿真结果。在无校准情况下，SNDR为40.6dB，SFDR为45.9dB。在校准模式下，SNDR提高了20.2dB达到了60.8dB，SFDR提高36.2dB达到了82.1dB。这些性能的提高主要是由于校准算法消除了频谱中谐波。
综上，本发明提供的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，能够在不需要额外的模拟电路和时序开销的情况下实现对pipelinedSAR ADC中的电容失配和增益误差进行修正，能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围内。

Claims (3)

1.一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，其特征在于，包括如下步骤：
步骤1、采用下极板对输入信号进行采样；
步骤2、采样完成后，第一级SAR ADC开始转换；利用第一级SAR ADC中的比较器，该比较器称为第二比较器，对电容阵列的上极板电压进行比较，然后根据比较结果，将电容阵列的下极板拨到相应的参考电压；
步骤3、在第一级SAR ADC转换的同时，将连接两级SAR ADC的级间运算放大器复用为另一个额外的比较器，该比较器称为第一比较器；该级间运算放大器具有两种工作模式：在第一级SAR ADC转换期间，该级间运算放大器工作为一个比较器；在放大相位期间，该级间运算放大器工作为一个放大器，对第一级SAR ADC转换结束后电容阵列的上极板的余量电压进行放大；
步骤4、利用噪声量化器技术，检测第一级SAR ADC中电容阵列上的余量电压是否处于两个比较器的阈值范围内；当余量电压被检测到处于两个比较器的阈值范围内时，那么第一级SAR ADC的转换结束，然后将伪随机序列PN信号注入到电容阵列的上极板上；随后PN信号随着余量电压一起被级间运算放大器放大增益倍；
步骤5、在级间运算放大器进行放大的同时，第二级SAR ADC对放大后的余量电压进行采样；采样结束后，第二级SAR ADC开始进行转换，得到量化的数字输出码；
步骤6、对第二级SAR ADC的数字输出码与注入的伪随机序列PN信号进行乘法操作，再将乘法的结果进行累加取平均之后，电容失配和级间运放增益误差被提取出来；
步骤7、在pipelined SAR ADC转换时，使用之前步骤6提取出来的已知电容失配和级间运放增益误差在数字域重构模拟输入信号。
2.根据权利要求1所述的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，其特征在于，所述噪声量化器技术是检测电容阵列的上极板电压是否处于第一级SAR ADC中的两个比较器阈值范围内；噪声量化器主要工作在第一级SAR ADC的转换相位，具体步骤为：
步骤（1）、将连接两级SAR ADC的级间运算放大器复用为第一比较器，和第一级SAR ADC中的第二比较器同时对一个余量电压进行比较，相当于一个余量电压同时被比较两次；
步骤（2）、假如两次比较结果相同，那么就将比较结果传输到第一级的SAR逻辑电路，进行SAR转换；假如两次比较结果不同，说明电容阵列的上极板的余量电压处于第一级SARADC中的两个比较器的阈值范围内；此时，第一级SAR ADC的转换就提前结束了，然后将伪随机序列PN信号注入到电容阵列的上极板，随后执行后续的数字校准方法。
3.根据权利要求1所述的一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，其特征在于，伪随机序列PN信号注入步骤如下：
步骤A、伪随机序列PN信号是由+1和-1两种数随机组成的序列，每次PN注入只会随机注入序列中的一个数；
步骤B、当在第一级SAR ADC的第i位转换时噪声量化器检测到余量电压处于第一级SARADC中的两个比较器阈值范围内，SAR ADC转换结束；假如注入的PN信号为+1，那么将第一级SAR ADC中电容阵列的第i位电容的下极板连接到正参考电压，将第i位以后所有的电容阵列的下极板连接到负参考电压；假如注入的PN信号为-1，那么将第一级SAR ADC中电容阵列的第i位电容的下极板连接到负参考电压，将第i位以后所有的电容阵列的下极板连接到正参考电压。
CN201911035667.4A 2019-10-29 2019-10-29 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 Active CN110971235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911035667.4A CN110971235B (zh) 2019-10-29 2019-10-29 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911035667.4A CN110971235B (zh) 2019-10-29 2019-10-29 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法

Publications (2)

Publication Number Publication Date
CN110971235A CN110971235A (zh) 2020-04-07
CN110971235B true CN110971235B (zh) 2022-11-15

Family

ID=70029974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911035667.4A Active CN110971235B (zh) 2019-10-29 2019-10-29 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法

Country Status (1)

Country Link
CN (1) CN110971235B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510149A (zh) * 2020-05-07 2020-08-07 西安交通大学 Sar转换器的比较器输入失配电压数字校正装置及算法
CN111900983B (zh) * 2020-06-22 2022-11-04 东南大学 一种基于相关的sar adc电容失配误差的后台校准方法
CN112003620B (zh) * 2020-10-29 2021-02-19 南京航空航天大学 一种流水线逐次逼近型adc位权后台校准系统和方法
US11424752B2 (en) 2020-11-06 2022-08-23 AyDeeKay LLC Interleaved analog-to-digital converter (ADC) gain calibration
CN112910462B (zh) * 2021-01-15 2023-02-21 迈科微电子(深圳)有限公司 一种基于亚稳态检测的pipeline-SAR ADC数字级间增益校准方法
CN112994692B (zh) * 2021-02-26 2022-03-29 电子科技大学 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法
CN113114247B (zh) * 2021-04-19 2022-05-24 电子科技大学 基于比较时间探测器的流水线adc级间增益校准方法
CN114124100B (zh) * 2021-12-01 2024-03-22 南京邮电大学 具有背景失配校准的噪声整形sar adc
CN114465622B (zh) * 2022-02-11 2022-11-08 中国科学院微电子研究所 一种流水线模数转换器误差提取方法、装置、设备及介质
CN114614822B (zh) * 2022-04-12 2023-04-25 电子科技大学 一种Pipelined-SAR ADC的级间增益非线性校准方法
CN115589228B (zh) * 2022-11-24 2023-03-28 奉加微电子（昆山）有限公司 Pipeline-SAR ADC非线性误差的校准方法、系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN105959005A (zh) * 2016-04-20 2016-09-21 北京交通大学 流水线adc的数字后台校准装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN105959005A (zh) * 2016-04-20 2016-09-21 北京交通大学 流水线adc的数字后台校准装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于比较器抖动的数字后台校准算法;熊召新等;《华中科技大学学报(自然科学版)》;20130823(第08期);全文 *
高速高精度模数转换器的数字后台校准算法;熊召新等;《华南理工大学学报(自然科学版)》;20130615(第06期);全文 *

Also Published As

Publication number Publication date
CN110971235A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110971235B (zh) 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法
Xu et al. Digitally calibrated 768-kS/s 10-b minimum-size SAR ADC array with dithering
CN111654285B (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
CN111900983B (zh) 一种基于相关的sar adc电容失配误差的后台校准方法
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
US9276603B2 (en) AD converter
CN108134606B (zh) 一种基于数字校准的流水线adc
Taherzadeh-Sani et al. Digital background calibration of capacitor-mismatch errors in pipelined ADCs
Wang et al. 2μs row time 12-bit column-parallel single slope ADC for high-speed CMOS image sensor
Li et al. An 80dB-SNDR 98dB-SFDR Noise-Shaping SAR ADC with Duty-Cycled Amplifier and Digital-Predicted Mismatch Error Shaping
Yang et al. A 98.6 dB SNDR SAR ADC with a mismatch error shaping technique implemented with double sampling
US10454491B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
Zhang et al. Correlation-based background calibration of bit weight in SAR ADCs using DAS algorithm
CN114070314B (zh) 流水线逐次逼近型adc的级间增益误差校准方法和系统
Sun et al. A fast combination calibration of foreground and background for pipelined ADCs
KR102110482B1 (ko) 시간증폭기를 이용하는 아날로그-디지털 변환기 및 이것을 포함하는 이미지센서
Zhang et al. A 14-bit 500-MS/s SHA-less Pipelined ADC in 65nm CMOS Technology for Wireless Receiver
Yang et al. Reducing Signal Swing Overheads to Only 8% in Background 3 rd-Order Inter-Stage Gain Error Calibration for Pipeline ADCs
Wu et al. Background calibration of capacitor mismatch and gain error in pipelined-SAR ADC using partially split structure
Gao et al. Simulink Modeling and Performance Verification of a High Resolution Zoom ADC
Ju et al. Digital calibration technique for subrange ADC based on SAR architecture
Zhang et al. Background calibration based on signal‐dependent dithering for pipelined SAR ADCs exploiting noise quantiser technique
Meruva et al. A 14-b 32MS/s pipelined ADC with novel fast-convergence comprehensive background calibration
Cao et al. A proved dither-injection method for memory effect in double sampling pipelined ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant