CN114614822B - 一种Pipelined-SAR ADC的级间增益非线性校准方法 - Google Patents
一种Pipelined-SAR ADC的级间增益非线性校准方法 Download PDFInfo
- Publication number
- CN114614822B CN114614822B CN202210377703.0A CN202210377703A CN114614822B CN 114614822 B CN114614822 B CN 114614822B CN 202210377703 A CN202210377703 A CN 202210377703A CN 114614822 B CN114614822 B CN 114614822B
- Authority
- CN
- China
- Prior art keywords
- stage
- calibration
- bit
- gain
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于模拟集成电路技术领域,具体涉及一种Pipelined‑SAR ADC的级间增益非线性校准方法。本发明包括步骤:提取Pipelined‑SAR ADC的数字输出码字和亚稳态检测标志位;对后端ADC级间增益进行线性校准;利用校准函数对第一级级间增益非线性进行校准获得校准函数的校准系数;对输出进行码字补偿;最后合成最终输出结果。本发明不添加额外的模拟电路校准模块且代码迭代时间短,校准原理简单,从而降低了模拟电路的设计复杂度,加快了校准时间,并且极大的提高ADC的性能。
Description
技术领域
本发明属于模拟集成电路技术领域,具体涉及一种Pipelined-SAR ADC的级间增益非线性校准方法。
背景技术
目前,Pipelined-SAR ADC既能在保持较低功耗和较小面积的同时,也能达到较高的精度和速度,并且结合多通道、时间交织、每步多比特、多比较器等技术,使该架构在模数转换器的研究领域备受关注。Pipelined-SAR ADC由采样保持电路、子ADC和级间放大器组成,其中子ADC采用逐次逼近型模数转换器(SAR ADC)取代传统的闪型ADC(Flash ADC),这样做的好处是每一级的分辨率可以有效增高,因此不再需要很多级来实现更高的分辨率。由于Pipelined-SAR ADC存在采样开关管的时钟馈通效应、电荷注入效应、采样电容的电容失配、级间放大器的有限增益和非线性效应、比较器失调等非理想因素的影响,这些因素限制了Pipelined-SAR ADC能够达到的精度。所以需要对ADC校准来减小这些非理想因素对于ADC精度的影响。
ADC校准主要分为数字域校准和模拟域校准。模拟域校准是通过增添额外的模拟电路来对ADC进行校准,会打断ADC的正常量化过程并且增加模拟电路的设计复杂度。数字域校准是在数字域对输出码字进行补偿,数字域校准可以突破工艺极限对ADC性能的限制,所以数字校准早已成为ADC中不可或缺的一部分。数字域校准一般包括电容失配校准和运放非线性校准,传统的增益非线性数字校准算法通常使用伪随机噪声序列或最小均方算法(LMS)。但是通过伪随机序列注入的方法会降低ADC动态输入范围,而且提取误差的收敛时间很长。而LMS算法需要在模拟域添加一个参考ADC,增加了模拟电路的资源浪费。使用基于亚稳态的Pipelined-SAR ADC的级间增益非线性误差的校准算法,只需要模拟端的数字输出,解决以上缺陷,以提高Pipelined-SAR ADC的精度。
发明内容
本发明所要解决的技术问题是由Pipelined-SAR ADC的级间运算放大器非线性(主要是三阶非线性)引起ADC整体性能下降的缺陷,以及传统增益校准技术存在的模拟电路复杂的问题。
本发明采用的技术方案是:
基于亚稳态检测Pipelined-SAR ADC的级间增益非线性校准方法,假设Pipelined-SAR ADC由N个SAR ADC作为子级级联,每一子级为Ki(1≤i≤N,i为正整数,N为大于1的整数)比特,相邻子级之间通过一个级间运算放大器连接,按照量化方向依次记为第一级子SAR ADC至第N级子SAR ADC,以及第一级的级间增益G1至第N-1级的级间增益GN-1,该N级Pipelined-SAR ADC能实现比特精度的数字输出。
所述级间增益非线性校准的方法包括如下步骤:
步骤1,获得由输入信号经过Pipelined-SAR ADC量化产生的位输出码字,其中每一级每一位的数字码字为Di[Ki:1],同时,还应获得亚稳态标志码字Fi[Ki:1]。其中Di[Ki:1]代表第i级子SAR ADC的所有数字码字,Di[Ki]代表第i级最高权重位,Di[1]代表第i级最低权重位;若第i级子SAR ADC在量化第m位码字Di[m]时比较器出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]=0,否则Fi[m]=1,m为正整数且1≤m≤Ki;
步骤2,通过得到的数字码字对第一级至第N-1级的级间增益非线性进行校准,校准顺序为从低权重的后级向高权重的前级校准;
步骤2.1,通过步骤1得到的第i级数字输出码字Di和亚稳态码字Fi对第二级至第N-1级的级间增益G2,…,GN-1进行线性校准,i∈[2,N-1];
步骤2.2,通过步骤1得到的第一级数字输出码字D1[K1:1]、亚稳态码字F1[K1:1]和后级校准后合成码字对第一级的级间增益G1进行非线性校准;
步骤3,得到非线性校准后的级间增益之后对ADC输出的数字码字进行合成补偿,得到进行级间增益非线性校准后的实际量化输出码字。
进一步的,步骤2的具体实现方式如下:
级间增益的非线性校准主要是校准三阶非线性误差,因为Pipelined-SAR ADC的模拟电路采用差分输入,偶数阶非线性可以被抵消。又由于ADC的第一级权重占比最大,所以只校准第一级级间增益G1非线性误差,而第二级至第N-1级校准级间增益的线性误差即可。
具体的,第二级至第N-1级的线性误差校准方法如下:
因为级间增益的校准是从后级向前级校准,所以先通过第N-2级和第N-1级的数字码字对第N-1级的级间增益GN-1进行校准。其中通过提取第N-1级的发生亚稳态的数据得出第N-2级的理想残差电压Vres_ideal,通过第N级的数字码字合成得到第N-2级的理想残差经过运算放大器放大后得到的实际残差电压Vres_real。
理想残差电压Vres_ideal的获取过程为:第i级第m位发生亚稳态且当前位置1时,Di[m]=1,Fi[m]=1,ci[m]代表第i级第m位的电容大小,Vres_m_1[i]代表第i级第m位发生亚稳态且当前位置1时的残差电压,Vref代表ADC的参考电压;第i级第m位发生亚稳态且当前位置0时,Di[m]=1,Fi[m]=0,Vres_m_0[i]代表第i级第m位发生亚稳态且当前位置0时的残差电压。将第i级一定数量发生亚稳态且置1的数据提取出来得到同理,将第i级相同数量发生亚稳态且置0的数据提取出来得到u代表发生亚稳态且分别置位为0或1的数量,即第i级理想残差电压
具体的,第一级级间增益非线性校准方法如下:
如上所述,Pipelined-SAR ADC级间增益的校准步骤是从后级向前级校准,所以当校准第一级级间增益的时候,后级的级间增益已经校准完成,因此,可以将后端(第二级至第N级)当做一个理想ADC来分析。第一级余量电压Vx经过第一级级间运算放大器f(x)进行放大,假设f(x)=α1x+α2x2+α3x3+…+αnxn,放大后的残差电压Vres作为后端Pipelined-SARADC的输入,后端的数字输出经过校准函数g(x)进行校准,将校准后的输出值和第一级的数字输出结合即得到
Pipelined-SAR ADC经过级间增益非线性数字校准后的输出Dout,Dout的数学表达式为:Dout=D1+g(f(Vx))。
进一步的,步骤3的具体实现方式如下:
通过步骤2对级间增益进行非线性校准时不能完全还原成线性,所以在合成码字时对输出进行补偿。补偿的方法为:选取第一级第i位发生亚稳态且将此位置为0或置为1的输入电压;将这个输入电压值经过G1放大后的残差电压送入校准系统,得出非线性校准后的Vx';补偿的电压值为或c1[n]代表第一级的每一位的电容值大小,Vcp代表补偿的电压值;得出第一级每一位发生亚稳态且分别置位为0或1的补偿电压值Vcp,最后合成的输出为Dout=D1+g(f(Vx))+Vcp。
本发明的有益效果为,本发明提出了一种基于亚稳态的Pipelined-SAR ADC的级间增益非线性误差的校准算法,在没有额外增加模拟电路的情况下,对级间增益的非线性进行校准,从而提高级间增益的校准精度,有效地提升了ADC的性能。
附图说明
图1为传统Pipelined-SAR ADC的结构示意图;
图2为Pipelined-SAR ADC带比较器亚稳态检测的子SAR ADC结构示意图;
图3为Pipelined-SAR ADC级间增益非线性数字校准顺序的结构示意图;
图4为Pipelined-SAR ADC的余量放大传输函数曲线示意图;
图5为本发明中Pipelined-SAR ADC数字校准技术的流程图;
图6为对比图,其中(a)为未校准第一级级间增益非线性、(b)校准第一级级间增益非线性不补偿码字、(c)为校准第一级级间增益非线性并补偿码字的FFT分析对比图;。
具体实施方式
下面结合附图对本发明的技术方案进行详细的描述;
图1为传统Pipelined-SAR ADC的结构示意图。假设该Pipelined-SAR ADC一共含有N级电路,其中每级由Ki比特SAR ADC组成,级间通过N-1个运算放大器连接。SAR ADC由电容阵列,开关阵列和比较器组成,电容阵列负责对输入信号进行采样保持,开关阵列对输入信号进行翻转,翻转后的输入信号被送入比较器,由比较器得出对应位的数字码字,通过SAR逻辑控制下一位的比较,每一级比较Ki次,得到Ki位数字码字,然后将子SAR ADC的余量电压作为运算放大器的输入信号,经过运算放大器的放大,所得结果输入到下一级作为下一级的输入信号,最终得到位数字码字。
如图1所示,在未考虑级间增益非线性的情况下,对于整体的流水线ADC,数字输出的理想值可以表示为:
Di表示第i级ADC对应的数字输出,Wi表示第i级数字输出对应的权重,Gj为第j级运算放大器的级间增益,N表示整体ADC的总级数。
如图2是含有亚稳态检测电路的Pipelined-SAR ADC的结构示意图。当比较器两端的输入差值Vp-Vn小于一个临界值时,判断比较器进入了亚稳态比较区,此时比较结果可能为“1”也可能为“0”,此位的亚稳态标志位F置为1,代表发生了亚稳态,并将此位的数字码字置为“1”或“0”,发生亚稳态的数字码字置位为“1”或“0”的概率要满足伪随机序列的要求。一个输入电压在某一级量化出现亚稳态的情况只有一次,例如,在第一级的第i位发生了亚稳态且将此位置为“1”时,那么第一级剩余位的码字为“0”,即D1=x…x_1_0…0,x…x代表第Ki位至第i+1位正常量化的数字码字,0…0代表第i-1位至第1位的数字码字“0”。如此置位的理由如下:当第i位发生了亚稳态,代表此时送入比较器的电压值约等于0,可以看作这一级高位量化得到的数字码字对应的模拟值约等于这一级的输入电压,即
但是由于还未完成剩余位的量化,此时将第i位置位为“1”,剩余位置“0”,第i级量化电压Vdac为:
其中,W1代表第一级每一位数字码字对应权重值,c1[i]表示第一级第i位的电容值,C1total代表第一子级的总电容值,Vref代表ADC的参考电压,第二个等式和第三个等式相等是因为子SAR ADC的电容是二进制阵列。上式说明上述的置位方法使量化电压值和实际输入电压值只相差1LSB相当于发生亚稳态时确定了第一级的余量电压Vx为即已知值。
图3描述了Pipelined-SAR ADC的级间增益校准顺序,假设除第一级外的级间增益采用线性校准,先校准后级增益GN-1,再使用校准后的级间增益对GN-2,GN-3,……,G2进行校准,因此在校准第一级级间增益非线性的时候可以将后端看成一个整体,整体数字码字输出为DBE。
图4是子SAR ADC经过级间运算放大器的输入输出信号。当使用开环放大电路作为级间余量放大器的时候,放大函数应该当作非线性函数看待,导致余量电压曲线呈非线性。我们的校准目标就是使非线性输出经过一个校准系统还原成线性输出。
下面详述本发明第一级级间增益非线性校准过程。
步骤1,获得由输入信号经过Pipelined-SAR ADC量化产生的输出码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1]。其中Di[Ki:1]代表第i级子SAR ADC的所有数字码字,Di[Ki]代表第i级最高权重位,Di[1]代表第i级最低权重位;若第i级子SAR ADC在量化第m位码字Di[m]时比较器出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]=0,否则Fi[m]=1,m为正整数且1≤m≤Ki;
步骤2,对后端(第二级至第N级)ADC的级间增益进行线性校准,本发明不再赘述线性校准相关内容。因为ADC的第一级精度对整体ADC的精度影响最大,所以本发明考虑只对第一级的级间增益进行非线性校准。对后端的级间增益进行校准的计算公式为:
其中,以上每一子级累加的数据Di是发生了亚稳态所提取出来的数据,Di[u]代表第i级第u位的数字码字,Wi[u]代表第i级第u位数字码字对应的权重,Gi代表第i级的级间增益。
步骤3,对第一级的级间增益非线性进行校准,主要是校准线性误差和三次非线性误差。定义第一子SAR ADC级的数字输出码字为D1,余量输出电压为Vx,余量电压经第一级级间运算放大器放大后为残差电压Vres,第一级级间运算放大器的输入输出表达式如下:
残差电压Vres经过后端ADC得到后端数字输出码字DBE,DBE经过校准函数g(x)进行还原,为了将三次非线性还原为线性,校准函数也需要是一个三次多项式函数,g(x)=β1·x+β3·x3将非线性系统还原为线性系统:
上式QBE代表后端ADC的量化误差,β1和β3代表校准函数的一次和三次系数。
不考虑后端量化误差的情况下,通过上述表达式可知Dout的表达式为:
所以校准非线性系统的目标就转换成了校准β1和β3的值。
余量传输函数曲线如图4所示,可以利用Vres的边界值和一个固定值来估算非线性误差。在A处,级间运算放大器的输入电压很小,此时非线性不明显,可以假设在每个量化区间的固定值A处函数呈线性,则VxA=VresA;Vres的边界值是每个量化区间内的最大或者最小值,可以通过D1来确定量化区间,通过对应量化区间内DBE的最值得到Vres的边界值。但是需要通过对每一个DBE作比较才能找到最值,会增加代码复杂度并且耗费资源,通过结合亚稳态的方法获取Vres的边界值以解决上述问题。
由表达式(3)和(4)知,当发生亚稳态时级间运算放大器的输入电压为:
此时的输入电压Vx为已知值且为最大值,经过级间运算放大器得到的Vres虽然有非线性偏差,但根据级间运算放大器输入输出的单调性可知此时的残差电压Vres也为最大值,所以可以通过结合亚稳态的方法对级间增益非线性进行校准。结合表达式(7),可知具体计算式如下:
VxA=β1·VresA+β3·VresA 3 (10)
Vxmax=β1·Vresmax+β3·Vresmax 3 (11)
联立表达式(10)、(11)可得β1和β3的值,其中VxA代表在固定值A处的余量电压,VresA代表在固定值A处经过级间运算放大器放大后的残差电压,Vxmax代表对应Vres边界值的电压输入,Vresmax代表Vres边界值。在校准级间增益非线性需要足够多发生亚稳态的数据样本,将样本数据的后端数字码字合成Vresmax求平均来减小残差电压边界值误差。
步骤4,得到非线性校准后的级间增益之后对ADC输出的数字码字进行合成补偿,得到进行级间增益非线性校准后的实际输出。
在进行非线性校准的时候,将校正函数g(x)设为三次项函数不能完全的还原级间增益的非线性。首先,因为g(x)不是级间增益表达式的反函数,其次在计算的时候省略了5次及高次阶数,本身就做了近似处理,这样限制了能校准的非线性误差的范围,特别是开环运算放大器的增益较大时,此时α3值较大,运算放大器具有很强的非线性,会导致级间增益非线性校准效果很差。所以提出合成码字补偿的方法来减小非线性校准的误差,合成码字补偿方法如下:
Vcali=β1·DBE+β3·DBE 3 (12)
将校准后的余量电压和数字码字合成的余量电压作差就得到了补偿电压Vcp:
Vcp=Vx-Vcali (13)
根据第一级的最低位发生亚稳态时置位为“1”或“0”,得到不同的补偿电压Vcp_1_1和Vcp_1_0。第一级的第二位发生亚稳态时,Vcp_2的计算方法和上述相同,只是最低位无论是“1”还是“0”都会进行补偿,所以第二位发生亚稳态的时候只需要补偿Vcp_2和Vcp_1的差值,补偿电压计算式如下:
Vcp_2_1=Vcp_2_cal_1-Vcp_1_1 (14)
Vcp_2_0=Vcp_2_cal_0-Vcp_1_0 (15)
其中,Vcp_2_cal_1(Vcp_2_cal_0)代表第二位发生亚稳态且置位为“1”(或“0”)时计算出来的补偿电压,Vcp_2_1(Vcp_2_0)代表第二位发生亚稳态且置位为“1”(或“0”)时的实际补偿电压。第三位至第K1位的补偿电压都如上所示。
最终合成输出Dout的表达式如下所示:
Dout=D1+DBE+D1[1]·Vcp_1_1+(1-D1[1])·Vcp_1_0+…+D1[K1]·Vcp_K1_1+(1-D1[K1])·Vcp_1_0
(16)
因为只对第一级级间增益非线性进行校准,所以补偿的电压Vcp通过利用在第一子级发生了亚稳态的数据进行计算即可。
图5是Pipelined-SAR ADC级间增益非线性数字校准的流程图。如图所示,先从第N-1级开始校准第N-1级的级间增益GN-1,然后校准第N-2级的级间增益直到第二级的级间增益G2,从后级向前级校准,然后对第一级级间增益的非线性进行校准,最后对输出进行码字补偿。
对14bit的Pipelined-SAR ADC进行建模和校准,该ADC采用三级流水线结构,每一子级的数字量化位数分别为5bit、6bit和5bit,其中第二级和第三级分别含有一位冗余位。使用Python对Pipelined-SAR ADC进行整体工作电路以及校准电路的行为级建模,其中本发明只涉及对级间增益非线性的校准,所以第一级级间增益按照线性项和非线性项给,第二级的级间增益按照其满足的正态分布的平均值和方差随机赋值。首先校准第二级级间增益,统计第二级最低量化位出现亚稳态的量化数据,按照线性增益校准的方法进行实际增益的求解,然后校准第一级级间增益非线性,通过发生了亚稳态的数据合成残差电压的边界值(第一级最低位发生亚稳态的数据设定值为2048,次低位为1024,直到最高位为128),求得校正函数的系数,然后根据第一级每一位数字量化位的亚稳态标志位统计其相应的量化数据,再将其误差码字分配到相对应的量化数字码字上进行码字补偿,合成最终的输出。如图6所示是在同一条件(α1=8,α2=-400)设置下未校准第一级级间增益非线性(如图6中的(a))、校准第一级级间增益非线性不补偿码字(如图6中的(b))、校准第一级级间增益非线性并补偿码字(如图6中的(c))的FFT分析对比图,可以看出失真信噪比SNDR从61.08dB上升到77.16dB再到83.84dB,无杂散动态范围SFDR从70.94dB上升到83.42dB再上升到101.87dB,有效位数从9.85dB上升到12.53dB再上升到13.63dB。
综上所述,本发明将比较器亚稳态检测原理与Pipelined-SAR ADC的级间增益非线性校准技术相结合,校准原理简单,在没有增加模拟电路设计复杂度的基础上,增加了校准系数的精度,提升了ADC的性能。
Claims (1)
1.一种Pipelined-SAR ADC的级间增益非线性校准方法,定义Pipelined-SAR ADC由N个SAR ADC作为子级级联,每一子级为Ki比特,1≤i≤N,相邻子级之间通过一个级间运算放大器连接,按照量化方向依次记为第一级子SAR ADC至第N级子SAR ADC,以及第一级的级间增益G1至第N-1级的级间增益GN-1,N级Pipelined-SAR ADC能实现比特精度的数字输出,其特征在于,校准方法包括以下步骤:
步骤1:输入信号经过Pipelined-SAR ADC量化后产生位输出码字,其中每一级每一位的数字码字为Di[Ki:1],同时,还获得亚稳态标志码字Fi[Ki:1],其中Di[Ki:1]代表第i级子SAR ADC的所有数字码字,Di[Ki]代表第i级最高权重位,Di[1]代表第i级最低权重位;若第i级子SAR ADC在量化第m位码字Di[m]时比较器出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]=0,否则Fi[m]=1,m为正整数且1≤m≤Ki;
步骤2:通过得到的数字码字对第一级至第N-1级的级间增益非线性进行校准,校准顺序为从低权重的后级向高权重的前级校准;具体为:
步骤21:通过步骤1得到的第i级数字输出码字Di和亚稳态码字Fi对第二级至第N-1级的级间增益G2,…,GN-1进行线性校准,i∈[2,N-1];具体为:
先通过第N-2级和第N-1级的数字码字对第N-1级的级间增益GN-1进行校准:通过提取第N-1级的发生亚稳态的数据得出第N-2级的理想残差电压Vres_ideal,通过第N级的数字码字合成得到第N-2级的理想残差经过运算放大器放大后得到的实际残差电压Vres_real;
理想残差电压Vres_ideal的获取过程为:第i级第m位发生亚稳态且当前位置1时,Di[m]=1,Fi[m]=1,ci[m]代表第i级第m位的电容大小,Vres_m_1[i]代表第i级第m位发生亚稳态且当前位置1时的残差电压,Vref代表ADC的参考电压;第i级第m位发生亚稳态且当前位置0时,Di[m]=1,Fi[m]=0,Vres_m_0[i]代表第i级第m位发生亚稳态且当前位置0时的残差电压;将第i级发生亚稳态且置1的数据提取出来得到其中数据量要达到设定值u,同理,将第i级相同数量发生亚稳态且置0的数据提取出来得到u代表发生亚稳态且分别置位为0或1的数量,即第i级理想残差电压
步骤22:通过步骤1得到的第一级数字输出码字D1[K1:1]、亚稳态码字F1[K1:1]和后级校准后合成码字对第一级的级间增益G1进行非线性校准;具体为:
当校准第一级级间增益的时候,后级的级间增益已经校准完成,因此,将第二级至第N级定义为一个理想ADC,第一级余量电压Vx经过第一级级间运算放大器f(x)进行放大,f(x)=α1x+α2x2+α3x3+…+αnxn,放大后的残差电压Vres作为后端Pipelined-SAR ADC的输入,后端的数字输出经过校准函数g(x)进行校准,将校准后的输出值和第一级的数字输出结合即得到Pipelined-SAR ADC经过级间增益非线性数字校准后的输出Dout,Dout的数学表达式为:Dout=D1+g(f(Vx));
步骤3:得到非线性校准后的级间增益之后对ADC输出的数字码字进行合成补偿,得到进行级间增益非线性校准后的实际量化输出码字;具体为:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210377703.0A CN114614822B (zh) | 2022-04-12 | 2022-04-12 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210377703.0A CN114614822B (zh) | 2022-04-12 | 2022-04-12 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114614822A CN114614822A (zh) | 2022-06-10 |
CN114614822B true CN114614822B (zh) | 2023-04-25 |
Family
ID=81870005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210377703.0A Active CN114614822B (zh) | 2022-04-12 | 2022-04-12 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114614822B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109150183A (zh) * | 2018-09-11 | 2019-01-04 | 电子科技大学 | 基于亚稳态检测的sar-adc的电容失配校准方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473021B1 (en) * | 2001-07-30 | 2002-10-29 | Cirrlus Logic, Inc. | Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array |
US7379831B1 (en) * | 2004-05-12 | 2008-05-27 | Zilog, Inc. | Error correction in an oversampled ADC using few stored calibration coefficients |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
US8094056B2 (en) * | 2006-02-02 | 2012-01-10 | Clariphy Communications, Inc. | Analog-to-digital converter |
US7808417B2 (en) * | 2007-09-14 | 2010-10-05 | Clariphy Communications, Inc. | Analog-to-digital converter |
US9571115B1 (en) * | 2015-11-13 | 2017-02-14 | International Business Machines Corporation | Analog to digital converter with high precision offset calibrated integrating comparators |
CN107395201B (zh) * | 2017-07-24 | 2020-03-17 | 电子科技大学 | 一种基于电压域与时域结合量化的流水线逐次逼近adc |
CN110971235B (zh) * | 2019-10-29 | 2022-11-15 | 东南大学 | 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 |
CN111130547A (zh) * | 2020-01-10 | 2020-05-08 | 电子科技大学 | 一种应用于模数转换器的动态运放增益校准方法 |
CN111654285B (zh) * | 2020-03-11 | 2022-11-18 | 东南大学 | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 |
CN112910462B (zh) * | 2021-01-15 | 2023-02-21 | 迈科微电子(深圳)有限公司 | 一种基于亚稳态检测的pipeline-SAR ADC数字级间增益校准方法 |
CN112994692B (zh) * | 2021-02-26 | 2022-03-29 | 电子科技大学 | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 |
-
2022
- 2022-04-12 CN CN202210377703.0A patent/CN114614822B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109150183A (zh) * | 2018-09-11 | 2019-01-04 | 电子科技大学 | 基于亚稳态检测的sar-adc的电容失配校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114614822A (zh) | 2022-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6879277B1 (en) | Differential pipelined analog to digital converter with successive approximation register subconverter stages | |
US6914550B2 (en) | Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding | |
KR970005828B1 (ko) | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 | |
US6606042B2 (en) | True background calibration of pipelined analog digital converters | |
US8531323B2 (en) | Pipelined analog-to-digital converter and its single redundancy bit digital correction technique | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
US20070052573A1 (en) | Pipeline ADC with Minimum Overhead Digital Error Correction | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
US20150077280A1 (en) | Pipelined successive approximation analog-to-digital converter | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
CN108134606B (zh) | 一种基于数字校准的流水线adc | |
US7570191B2 (en) | Methods and systems for designing high resolution analog to digital converters | |
CN113271102B (zh) | 流水线模数转换器 | |
EP1042869A1 (en) | Digital calibration for analog-to-digital converters with implicit gain proration | |
Lee et al. | Interstage gain proration technique for digital-domain multi-step ADC calibration | |
CN114614822B (zh) | 一种Pipelined-SAR ADC的级间增益非线性校准方法 | |
Wu et al. | A digital background calibration scheme for pipelined ADCs using multiple-correlation estimation | |
CN108233927A (zh) | 一种高精度的流水线adc前端校准方法 | |
CN112600557A (zh) | 一种流水线adc数字域增益校准方法 | |
US6781531B2 (en) | Statistically based cascaded analog-to-digital converter calibration technique | |
Wang et al. | Digital Background Calibration Techniques for Interstage Gain Error and Nonlinearity in Pipelined ADCs | |
CN114050826A (zh) | 一种模数转换器增益校准方法、电路以及设备 | |
CN113872598A (zh) | 基于直方图统计的流水线adc后台数字校准方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |