CN111130547A - 一种应用于模数转换器的动态运放增益校准方法 - Google Patents
一种应用于模数转换器的动态运放增益校准方法 Download PDFInfo
- Publication number
- CN111130547A CN111130547A CN202010026744.6A CN202010026744A CN111130547A CN 111130547 A CN111130547 A CN 111130547A CN 202010026744 A CN202010026744 A CN 202010026744A CN 111130547 A CN111130547 A CN 111130547A
- Authority
- CN
- China
- Prior art keywords
- calibration
- operational amplifier
- amplifier
- dynamic
- dynamic operational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
一种应用于模数转换器的动态运放增益校准方法,属于模拟集成电路技术领域。本发明动态放大器作为级间放大器工作在一个高速高精度的Pipeline SAR ADC中,动态运放在ADC中的工作模式分为校正模式与正常工作模式,正常工作模式和校准模式是交替出现而且是相互影响,在正常工作的模式,动态运放放大第一级SAR ADC经过量化后的残差电压,得到的结果正常的被第二级ADC量化,此时正常工作模式结束。校准模式开始,此时控制环路开关的数字时序逻辑开始工作,通过校准电容等到一个新的动态放大器的输入,重新得到一个结果,该结果反馈到数字校准逻辑,从而控制动态运放的放大器倍数。最终获得一个相对稳定的增益,已到达校准的目的。
Description
技术领域
本发明属于模拟集成电路领域,具体涉及一种动态运放增益的校正方法,用于校准高速动态运放中放大倍数受输入温度电压工艺影响较大的问题,以提高动态运放的线性度,从而提高在模拟到数字转换器(Analog to Digital Converter,ADC)、数字电源等离散时间工作的电路系统中应用的适用性。
背景技术
随着时代的发展及人类对自然界更深入的认识,要求ADC能够提供足够的速度与精度,对低功耗的要求也越来越高。组合架构流水线逐次逼近混合型(Pipeline-SAR)ADC其架构特点是在流水线ADC的基础上,使其每一级的ADC用SAR ADC来实现,这样可以利用流水线的架构实现高速度,利用逐次逼近的原理降低功耗。该架构的ADC能轻易实现高速、高精度、低功耗。当前Pipeline-SAR ADC成为目前的主要研究目标和发展趋势,Pipeline-SARADC中最为重要的一个组成就是级间放大器,而动态放大器又是一个较为不错的选择。
动态运放是指放大器工作在离散时间,其拥有一个时钟控制信号,当时钟控制信号为“复位”状态时,放大器进入复位状态,其内部的电压节点恢复到初始状态,当时钟信号为“使能”状态时,放大器开始工作,当其放大输入信号的电压的并输出对应的电平信号后,自动停止工作。相比于连续时间的放大器,动态运放的“复位”状态还需要做到高速、无记忆效应,从而确保下一次的比较结果不会受到上一次的残差电压影响。这种设计相较于传统的运算放大器有着明显的速度和功耗上的优势,在放大阶段电路开启,在放大结束后电路便断开,不需要像一般的放大器那样需要静态工作点来维持放大能力,因此这种动态结构也不会产生静态功耗。
动态放大器的主要几个传统技术指标是功耗、速度和、噪声性能、非线性,增益。其中噪声性能和功耗相互制约,实现一个同时拥有低噪声性能和低功耗的放大器是一件具有挑战性的工作;速度,增益与非线性也相互制约,当速度很快时,放大器的增益就会有限,线性度也会比较差,所以在高速高精度ADC使用需要额外的校准功能,对此本发明提出了一种动态运放的增益校准方法。
发明内容
一种动态运放的增益校准方法,通过调整动态运放的放大时间,校正动态运放中增益的不稳定现象。本发明的目的是为了解决高速低功耗高精度Pipeline-SAR ADC中所采用的动态运放时由于输入工艺温度偏差导致的放大倍数不一致的问题。
所述动态运放增益校正结构中包括,一个动态运放,一个校准电容,输入信号采样电容,校准数字逻辑和若干环路控制开关,每个环路控制开关都由其对应是数字时序逻辑控制。
此动态放大器作为级间放大器工作在一个高速高精度的Pipeline SAR ADC中,动态运放在ADC中的工作模式分为校正模式与正常工作模式,正常工作模式和校准模式是交替出现而且是相互影响,在正常工作的模式,动态运放放大第一级SAR ADC经过量化后的残差电压,得到的结果正常的被第二级ADC量化,此时正常工作模式结束。
校准模式紧接着正常工作模式,此时控制环路开关的数字时序逻辑开始工作,通过校准电容等到一个新的动态放大器的输入,重新得到一个结果,该结果反馈到数字校准逻辑,从而控制动态运放的放大器倍数。最终获得一个相对稳定的增益,已到达校准的目的。
此独创的动态放大器增益校准方法的具体步骤如下:步骤一、对动态运放的校准电容充电至电源电压,同时对动态放大器进行复位操作。步骤二、数字校准逻辑对第一级量化后的残差电压进行极性存储,同时动态放大器对残差电压进行放电。步骤三、校准电容对放大器放大的结果进行保存。步骤四、校准电容保存的电压反馈到输入形成新的动态放大器的输入。步骤五、动态运放对新的输入结果进行放大,数字校准逻辑对输出电压的极性进行记录。步骤六、数字校准逻辑根据两次记录结果进行数字码字处理判断动态放大器的增益是偏大还是偏小,步骤七、根据步骤六中的结果对动态放大器的放大时间进行控制最终控制增益。
本发明的有益效果主要是在保证pipeline ADC有一个较高的速度和较低的功耗时,可以有一个不错的精度和线性度,最终改善整个ADC的动态性能指标如SNDR SFDR等等。
附图说明
图1、图2为本发明的结构示意图。
具体实施方式
下面结合附图和具体实施例,对本发明进行详细的描述。
本发明提出的动态运放的增益校准方法适用于使用了动态放大器的高速高精度pipelined-SAR ADC,如图1所示给出了一种12it pipeline SAR实例中以此为例,包括两级逐次逼近寄存器(Successive Approximation Register,SAR)ADC,每一级SAR ADC包括高精度电荷重分配式电容阵列,权重分别为32,16,8,4,2,1分别将其记为C6-C0;负责比较出结果的比较器,控制电容阵列的数字逻辑和采样开关,除了两级SAR ADC外还有负责放大残差电压的动态运放和校准增益的电容和数字逻辑。
步骤一、在动态运放进行放大工作之前,将校准电容Ccal和第二级的采样电容复位,所有电容充电至VDD电平,同时将动态运放的输出复位到VDD,步骤二、第一级SAR ADC在第六次的比较结果B1存储到校准逻辑寄存器中,步骤三、动态运放根据第六次电容极板翻转后的残差电压对校准电容Ccal和第二级采样电容进行放电,由此达到电压放大的效果,但是由于每一次放大的残差电压不尽相同,和工作在不同时间的温度不懂,导致放大的倍数存在偏差,所以校准电容上存在的电荷量也会有所体现。步骤四、校准环路上的开关S2断开,S1闭合,将在步骤三中校准电容上储存的电荷与,第一级采样电容C6-C0上存储的电荷进行电荷重分配,形成新的动态运放的输入。步骤五、根据第一级采样电容C6-C0的总数的大小和校准电容大小的比例关系,经过数学推导可得,如果增益准确,此时动态运放的输入两端电压比较接近,动态运放对此输入进行放大,根据输出的正负极性得到码字B2,将B2储存在校准逻辑的寄存器中。步骤六、校准逻辑根据步骤三和步骤五中存储的两位码字B1、B2,进行判断增益的偏差,等到控制增益码字B3。步骤七、根据步骤六得到的码字B3对放大器的放大时间进行长短控制,达到改变放大器增益的效果。步骤一至七将在ADC工作的过程中始终进行,将放大器的增益一直保持在一个很准确得小范围内。
本领域的普通技术人员应当理解,可以对本发明做出修改和变形组合,但在不脱离本方案的精神的范围内,均应涵盖在本发明的权利保护范围之内。
Claims (3)
1.一种应用于模数转换器的动态运放增益校准方法,根据第一级采样电容的总数和校准电容的比例关系判断增益的偏差,进而调整动态运放的放大时间,校正动态运放中增益的不稳定现象。
2.根据权利要求1所述的一种动态运放增益校准方法,其特征在于动态运放的正常工作模式和校准模式交替进行而且是相互影响,是一种持续性的校准,可以降低芯片对电流电压工艺的影响。
3.根据权利要求1所述的一种动态运放增益校准方法,其特征在于,所述的校准方法利用了本身ADC结构中前一级的采样电容,不同于传统高精度ADC中对运放的校准,不需要将码字全部保留并且在片外对其做额外的分析和处理,节省了外部校准的逻辑结构,减少了电路的复杂程度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010026744.6A CN111130547A (zh) | 2020-01-10 | 2020-01-10 | 一种应用于模数转换器的动态运放增益校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010026744.6A CN111130547A (zh) | 2020-01-10 | 2020-01-10 | 一种应用于模数转换器的动态运放增益校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111130547A true CN111130547A (zh) | 2020-05-08 |
Family
ID=70487898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010026744.6A Pending CN111130547A (zh) | 2020-01-10 | 2020-01-10 | 一种应用于模数转换器的动态运放增益校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111130547A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114614822A (zh) * | 2022-04-12 | 2022-06-10 | 电子科技大学 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
-
2020
- 2020-01-10 CN CN202010026744.6A patent/CN111130547A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114614822A (zh) * | 2022-04-12 | 2022-06-10 | 电子科技大学 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7515086B2 (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
US10103742B1 (en) | Multi-stage hybrid analog-to-digital converter | |
US9954549B2 (en) | Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters | |
CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
EP2401814B1 (en) | Capacitive voltage divider | |
US7075465B2 (en) | Comparator offset calibration for A/D converters | |
US10348319B1 (en) | Reservoir capacitor based analog-to-digital converter | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
US20160065230A1 (en) | Gain calibration of adc residue amplifiers | |
US20080297243A1 (en) | Linear programmable switch-capacitance gain amplifier | |
CN108023593B (zh) | 用于模拟转换器的参考预充电技术 | |
US10461767B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage | |
CN111130547A (zh) | 一种应用于模数转换器的动态运放增益校准方法 | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
CN112737583A (zh) | 一种高精度的流水线adc及前端校准方法 | |
Ginetti et al. | A 1.5 Ms/s 8-bit pipelined RSD A/D converter | |
CN114640350B (zh) | 逐次逼近模数转换器、校准方法及工作方法 | |
CN112994692B (zh) | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 | |
Thirunakkarasu et al. | A radix-3 SAR analog-to-digital converter | |
KR102110482B1 (ko) | 시간증폭기를 이용하는 아날로그-디지털 변환기 및 이것을 포함하는 이미지센서 | |
Osipov et al. | Two-step pipeline SAR ADC with passive charge sharing between cascades | |
Ohhata et al. | A 770-MHz, 70-mW, 8-bit subranging ADC using reference voltage precharging architecture | |
Zhang et al. | A Low-Power High-Precision 12Bit SAR ADC | |
CN117650788A (zh) | 逐次逼近循环adc及其信号转换方法、系统 | |
Oz et al. | Design Strategies for High-resolution High-speed Flash-assisted Pipelined SAR ADCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200508 |