CN112994692B - 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 - Google Patents
基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 Download PDFInfo
- Publication number
- CN112994692B CN112994692B CN202110217164.XA CN202110217164A CN112994692B CN 112994692 B CN112994692 B CN 112994692B CN 202110217164 A CN202110217164 A CN 202110217164A CN 112994692 B CN112994692 B CN 112994692B
- Authority
- CN
- China
- Prior art keywords
- stage
- sar adc
- sub
- bit
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 238000013139 quantization Methods 0.000 claims abstract description 150
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 19
- 238000004364 calculation method Methods 0.000 claims abstract description 5
- 238000012935 Averaging Methods 0.000 claims description 9
- IFLVGRRVGPXYON-UHFFFAOYSA-N adci Chemical compound C12=CC=CC=C2C2(C(=O)N)C3=CC=CC=C3CC1N2 IFLVGRRVGPXYON-UHFFFAOYSA-N 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 2
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100377706 Escherichia phage T5 A2.2 gene Proteins 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
基于亚稳态检测Pipelined‑SAR ADC的级间增益和电容失配校准方法,级间增益校准从第N‑1级至第一级的级间增益依次进行校准,校准第i级的级间增益方式为:从Pipelined‑SAR ADC量化产生的输出数字码字和亚稳态标志码字中选取Fi[1]=1时的数据并计算第i级理想残差电压,然后合成第i+1级SAR ADC子级的余量输入电压后除以第i级理想残差电压的绝对值,就得到实际第i级的级间增益;进行电容失配校准时每一级SAR ADC子级按照从最低位到最高位数字量化位的顺序进行,首先获取每一级SAR ADC子级每位数字量化位对应的实际残差电压和理想残差电压,然后进行计算得到每一级SAR ADC子级每位数字量化位由于电容失配带来的误差码字。本发明的原理简单、电路易实现,能够提升ADC的整体性能。
Description
技术领域
本发明属于模拟集成电路技术领域,涉及Pipelined-SAR ADC(流水线逐次逼近型模数转换器)中比较器亚稳态检测的数字后台校准方法,包括级间增益误差的校准和电容失配误差的校准。
背景技术
随着电子信息技术的快速发展,用于连接模拟世界和数字世界的模数转换器成为各类电子产品中必不可少的组件,而设计高速高精度以及低功耗的模数转换器也是当今学术界以及工业界一直追寻的目标和方向。Pipelined-SARADC(流水线逐次逼近型模数转换器)既有流水线ADC的流水线形式交替工作的高速度,也具备SAR ADC的低功耗特性,同时还可以结合时间交织、每步多比特等技术进行性能的改善,这使得其成为近年来模数转换器领域的重点研究对象。然而在实际的生产工作过程中,电路会受到工艺制造、工作环境以及Pipelined-SAR ADC本身的噪声、失调、电容失配、运放的有限带宽等非理想因素的影响,Pipelined-SAR ADC整体的精度会有一定下降。为了提高其精度,在电路设计过程中会考虑其具体的误差来源并引入校准技术进行校准。
校准技术分为模拟域校准和数字域校准。模拟域校准一般通过增加修调电路来消除产生的误差,但其会加大电路的设计难度与复杂程度;而数字域校准是通过一定方法得到量化的误差,再在数字域对输出码字进行补偿。数字域校准通常包括增益校准和电容失配校准,传统的后台增益校准通常使用伪随机噪声注入数字校准技术,其校准算法复杂且迭代周期长,同时电路实现所需的芯片面积也大。传统的电容失配校准包括通过前台校准获取误差量、以及通过注入模拟扰动信号的后台校准来进行校准,其中前台校准需要增加额外电路且中断正常ADC的工作,而后台校准算法复杂且实现较难。
发明内容
针对Pipelined-SAR ADC中运放的级间增益误差以及电容失配造成ADC整体性能下降的问题,以及传统增益校准和电容失配校准存在的算法和电路复杂的不足之处,本发明提出了一种高效、简单的基于比较器亚稳态检测的Pipelined-SAR ADC级间增益校准方法和电容失配校准方法,能够在不增加电路设计难度和复杂度的基础上,快速完成增益误差和电容失配的校准,并在保证ADC的精度的同时,降低其整体的功耗。
本发明提出的级间增益校准方法技术方案如下:
基于亚稳态检测Pipelined-SAR ADC的级间增益校准方法,所述Pipelined-SARADC包括N个级联的SAR ADC子级,且每相邻两个所述SAR ADC子级之间设置一个级间运算放大器,按照量化方向依次记为第一级SAR ADC子级至第N级SAR ADC子级、以及第一级的级间增益G1至第N-1级的级间增益GN-1,其中N为大于1的正整数;
所述级间增益校准方法包括如下步骤:
A1、获取所述Pipelined-SAR ADC量化产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1],其中i为正整数且i∈[1,N],Ki为第i级SAR ADC子级的量化位数,Di[Ki:1]包括第i级SAR ADC子级输出数字码字中权重最低量化位码字Di[1]至权重最高量化位码字Di[Ki];当第i级SAR ADC子级在量化第m位码字Di[m]时比较器不出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]为0,否则Fi[m]为1,m为正整数且m∈[1,Ki];
A2、从第N-1级的级间增益GN-1开始往第一级的级间增益G1的方向依次进行校准,其中校准第i级的级间增益Gi的具体步骤如下,此时Gi中的i最大取N-1;
A2.1、获取第i级SAR ADC子级在量化最低位码字Di[1]时亚稳态标志位Fi[1]为1的数据并计算第i级理想残差电压;
A2.2、根据第i级之后的输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压;
A2.3、将所述步骤A2.2得到的第i+1级SAR ADC子级的余量输入电压作为被除数,将所述步骤A2.1得到的第i级理想残差电压取绝对值后作为除数,被除数除以除数得到实际的第i级的级间增益Gi;
A3、根据校准之后获得的G1至GN-1进行数字码字合成,得到进行级间增益校准后的实际量化输出数字码字。
具体的,在考虑比较器失调时,所述步骤A2.1中计算第i级理想残差电压的方式为:当Fi[1]=1且Di[1]=1时,第i级的理想残差电压当Fi[1]=1且Di[1]=0时,第i级的理想残差电压其中Vref为所述Pipelined-SAR ADC的基准电压,Ci[m]为第i级SAR ADC子级中权重从低到高的第m位量化电容值,Voff[i]为第i级SAR ADC子级的比较器失调电压。
具体的,在不考虑比较器失调时,所述步骤A2.1中计算第i级的理想残差电压的方式为:当Fi[1]=1且Di[1]=1时,第i级的理想残差电压当Fi[1]=1且Di[1]=0时,第i级的理想残差电压其中Vref为所述Pipelined-SAR ADC的基准电压,Ci[m]为第i级SAR ADC子级中权重从低到高的第m位量化电容值,此时所述步骤A2.3中需要将所述步骤A2.1得到的第i级理想残差电压加上第i级SAR ADC子级的比较器失调电压后取绝对值作为除数。
具体的,所述步骤A1中令所述Pipelined-SAR ADC进行多次量化,获取每次量化产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1];所述步骤A2.2中根据多次量化产生的输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成多个第i+1级SAR ADC子级的余量输入电压,将Fi[1]=1时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_1[i+1],将Fi[1]=0时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_0[i+1],求所有VIN_1[i+1]的平均值VIN_1_aver[i+1]和所有VIN_0[i+1]的平均值VIN_0_aver[i+1],由于取多次量化数据进行级间增益校准,不管计算第i级的理想残差电压时是否考虑比较器失调,最后第i级的理想残差电压中的Voff[i]都会被抵消,因此计算实际的第i级的级间增益另外对于增益而言,比较器失调的影响很小,可以近似为无比较器失调。
在级间增益校准的基础上,本发明还提出了电容失配校准,具体技术方案如下:
基于亚稳态检测Pipelined-SAR ADC的电容失配校准方法,包括如下步骤:
B1、所述Pipelined-SAR ADC进行多次量化,获取每次量化后所述Pipelined-SARADC产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1],其中i为正整数且i∈[1,N],Ki为第i级SAR ADC子级的量化位数,Di[Ki:1]包括第i级SAR ADC子级输出数字码字中权重最低量化位码字Di[1]至权重最高量化位码字Di[Ki];当第i级SAR ADC子级在量化第m位码字Di[m]时比较器不出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]为0,否则Fi[m]为1,m为正整数且m∈[1,Ki];
B2、在校准某特定级电容失配前需计算该级的比较器失调电压,且顺序为从第N级SAR ADC子级的比较器失调电压Voff[N]向第1级SAR ADC子级的比较器失调电压Voff[1]进行;
B3、从第N-1级的级间增益GN-1开始往第一级的级间增益G1的方向依次进行校准,其中校准第i级的级间增益Gi的具体步骤如下,此时Gi中的i最大取N-1;
B3.1、获取第i级SAR ADC子级在量化最低位码字Di[1]时亚稳态标志位Fi[1]为1的数据并计算第i级理想残差电压;
B3.2、根据多次量化产生的输出数字码字Di+1[Ki+1:1]至DN[KN:1]分别合成多个第i+1级SAR ADC子级的余量输入电压,将Fi[1]=1时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_1[i+1],将Fi[1]=0时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_0[i+1],求所有VIN_1[i+1]的平均值VIN_1_aver[i+1]和所有VIN_0[i+1]的平均值VIN_0_aver[i+1];
B3.3、将所述步骤B3.2得到的VIN_1_aver[i+1]和VIN_0_aver[i+1]分别取绝对值并求平均值后作为被除数,将所述步骤B3.1得到的第i级理想残差电压取绝对值作为除数,被除数除以除数得到实际的第i级的级间增益Gi;
B4、分别计算第一级SAR ADC子级中K1位数字量化位由于电容失配带来的误差码字至第N级SAR ADC子级中KN位数字量化位由于电容失配带来的误差码字,每一级SAR ADC子级中按照从最低位数字量化位至最高位数字量化位的顺序依次计算每一位数字量化位由于电容失配带来的误差码字,其中计算第i级SAR ADC子级中第m位数字量化位由于电容失配带来的误差码字的方法如下:
B4.1、从所述步骤B1产生的多次量化数据中获取所有亚稳态标志位Fi[m]为1时的量化结果数据;
B4.2、对所述步骤B4.1获取的所有满足Fi[m]=1且Di[m]=1条件的量化结果数据进行处理,在每个满足条件的量化结果数据中根据输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压VIN_m_1[i+1],将所有VIN_m_1[i+1]求平均值后除以所述步骤B3得到的第i级的级间增益Gi作为第i级SAR ADC子级中第m位数字量化位出现亚稳态且置1的实际残差电压Vres_m_1_real[i];在考虑比较器失调的情况下,计算第i级SARADC子级中第m位数字量化位出现亚稳态且置1的理想残差电压 其中Vref为所述Pipelined-SAR ADC的基准电压,Ci[1]为第i级SAR ADC子级中权重最低位量化电容值,Voff[i]为第i级SAR ADC子级的比较器失调电压;
B4.3、对所述步骤B4.1获取的所有满足Fi[m]=1且Di[m]=0条件的量化结果数据进行处理,在每个满足条件的量化结果数据中根据输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压VIN_m_0[i+1],将所有的VIN_m_0[i+1]求平均值后除以所述步骤B3得到的第i级的级间增益Gi作为第i级SAR ADC子级中第m位数字量化位出现亚稳态且置0的实际残差电压Vres_m_0_real[i];在考虑比较器失调的情况下,计算第i级SARADC子级中第m位数字量化位出现亚稳态且置0的理想残差电压
B4.4、令第i级SAR ADC子级中第m位数字量化位出现亚稳态且置1时由于电容失配带来的误差码字表示为Ei_1[m],第i级SAR ADC子级中第m位数字量化位出现亚稳态且置0时由于电容失配带来的误差码字表示为Ei_0[m],则:
Ei_1[m]=Vres_m_1[i]-Vres_m_1_real[i]-(Ei_0[m-1]+Ei_0[m-2]+……+Ei_0[1]);
Ei_0[m]=Vres_m_0[i]-Vres_m_0_real[i]-(Ei_1[m-1]+Ei_1[m-2]+……+Ei_1[1]);
B5、在所述Pipelined-SAR ADC正常量化时,将所述Pipelined-SAR ADC量化产生的每一级SAR ADC子级中每一位输出数字码字减去所述步骤B4计算得到的每一级SAR ADC子级中每一位对应的由于电容失配带来的误差码字,得到经过电容失配校准后的实际量化输出数字码字。
本发明的有益效果为:本发明的级间增益和电容失配校准原理简单且校准电路易实现,运算所需的数据为数字码字在量化合成时的中间值,能够显著减少电路资源的使用,不需要增加冗余的校准电路;经过本发明的级间增益和电容失配校准后,消除了量化噪声以及比较器失调对模数转换器带来的影响,使得模数转换器的整体性能得到了很大的提升。
附图说明
下面的附图有助于更好地理解下述对本发明不同实施例的描述,这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见,不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1为Pipelined-SAR ADC的基本结构框图。
图2为Pipelined-SAR ADC中比较器带亚稳态检测电路的SAR ADC子级结构示意图。
图3为本发明提出的基于亚稳态检测Pipelined-SAR ADC的级间增益校准方法的流程图。
图4为本发明提出的基于亚稳态检测Pipelined-SAR ADC的电容失配校准方法的流程图。
图5为Pipelined-SAR ADC应用本发明的校准方法进行级间增益校准、比较器失调量校准和电容失配校准整体结构框图。
图6中(a)、(b)、(c)为在同一组失配情况下分别进行未校准、增益校准、增益和电容失配都校准的FFT分析对比图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明进行详细地说明。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
Pipelined-SAR ADC(流水线逐次逼近型模数转换器)的结构框图如图1所示,Pipelined-SAR ADC包括N个SAR ADC子级,按照量化方向依次记为第一级SAR ADC子级至第N级SAR ADC子级,Pipelined-SAR ADC还包括N-1个级间运算放大器,将级间运算放大器的级间增益按照量化方向依次记为第一级的级间增益G1至第N-1级的级间增益GN-1,N为大于1的正整数。
Pipelined-SAR ADC量化会产生的输出数字码字D1至DN,对应有亚稳态标志码字F1至FN。第一级SAR ADC子级的量化位数至第N级SAR ADC子级的量化位数分别为K1至KN,则N级的数字输出码字按照权重高低顺序依次记为D1[K1:1]至DN[KN:1],对应的N级的亚稳态标志位按照对应顺序依次记为F1[K1:1]至FN[KN:1]。
Pipelined-SAR ADC的输入电压经过采样保持后得到第一级SAR ADC子级的输入电压VIN[1],第一级SAR ADC子级Stage1将VIN[1]进行量化后得到第一级SAR ADC子级Stage1的数字输出码字D1[K1:1]和对应的亚稳态标志位F1[K1:1],第一级SAR ADC子级Stage1的残差电压Vres[1]通过级间运算放大器放大G1并经过第二级SAR ADC子级Stage2采样作为第二级SAR ADC子级Stage2的输入电压VIN[2],N个SAR ADC子级依次按照顺序进行量化输出获得D1[K1:1]至DN[KN:1]和F1[K1:1]至FN[KN:1]。
以第i级SAR ADC子级为例进行说明,如图2所示是SAR ADC子级的内部结构示意图,其中Vref是Pipelined-SAR ADC的基准电压,Vrefn是负基准电压,Vrefp是正基准电压,GND为地电压,Vcm是共模电压,电路中各电平满足Vrefn=GND,Vrefp=Vref,Vcm=(Vrefn+Vrefp)/2。第i级SAR ADC子级的工作过程大致可以分为三个阶段:采样、保持、电荷重分配。
采样阶段。开关S1、S2闭合,令比较器两个输入端与共模电压Vcm相接,上半部分即p端所有电容Ci[1]至Ci[Ki]通过开关与信号Vin相接,下半部分即n端所有电容Ci[1]至Ci[Ki]通过开关与信号Vip相接,完成电荷的存储过程。此时比较器Vp端存储的电荷为Qp=C×(Vcm-Vin),比较器Vn端存储的电荷为Qn=C×(Vcm-Vip)。其中信号Vin和信号Vip根据第i级SAR ADC子级Stagei的输入电压VIN[i]获得,Vip=Vcm+VIN[i]/2,Vin=Vcm-VIN[i]/2,C为Vp端或Vn端电容值的总和。
保持阶段。开关S1和S2与Vcm断开,Vp端所有电容与信号Vin断开并接共模电压Vcm,Vn端所有电容与信号Vip断开并接共模电压Vcm。此时比较器Vp端电荷为C×(Vp-Vcm),比较器Vn端电荷为C×(Vn-Vcm)。由于电荷守恒,Vp端总电荷仍为Qp,Vn端总电荷仍为Qn。通过列等式可得,此时Vp端电压为Vcm+VIN[i]/2,Vn端电压为Vcm-VIN[i]/2。
电荷重分配。经过以上两步后,根据比较器的比较电压Vcmp=Vp-Vn,比较器开始进行多次比较完成此级信号的量化。具体的,第一次比较器比较电压为Vcmp1,若Vcmp1>0,表示Vp端电压大于Vn端电压,则Di[Ki]=1,Vp端电容阵列的Ci[Ki]]接地GND,Vn端电容阵列的Ci[Ki]接Vref;若Vcmp1<0,表示Vp端电压小于Vn端电压,Vp端电容阵列的Ci[Ki]接Vref,Vn端电容阵列的Ci[Ki]接地GND。第二次比较,在经过第一次比较后,电荷又经过重新分配,此时比较器的比较电压Vcmp2为Vcmp1的基础上增加或者减少1/2Vref,即增加或者减少Vref乘以该次参与量化的电容值占总电容比例大小。第二次比较器比较电压为Vcmp2,若Vcmp2>0,则Di[Ki-1]=1,Vp端电容阵列的Ci[Ki-1]接地GND,Vn端电容阵列的Ci[Ki-1]接Vref;若Vcmp2<0,Vp端电容阵列的Ci[Ki-1]接Vref,Vn端电容阵列的Ci[Ki-1]接地GND。在经过第二次比较后,电荷又经过重新分配,此时比较器的比较电压Vcmp3为Vcmp2的基础上增加或者减少1/4Vref……,依次类推最后完成该级信号的量化。
以上分析了Pipelined-SAR ADC的正常量化过程,本发明提出的校准方法在此基础上进行,并且本发明提出的级间增益误差校准和电容失配误差校准都是基于比较器亚稳态检测实现的,比较器亚稳态检测的原理如下:
在Pipelined-SAR ADC的正常量化工作过程中,当比较器两个输入端电压Vp-Vn>0,则比较器比较给出输出结果1;当较器两个输入端电压Vp-Vn<0,则比较器比较给出输出结果0。然而在实际电路中存在Vp-Vn≈0的情况,此时比较器比较判断所需要的时间会比一般情况下长很多,则设定在规定比较时间内若不能给出比较结果,称为比较器进入亚稳态状态。在检测比较器出现亚稳态时,可以利用伪随机码字作为此次比较器的比较输出,并且结束本次比较。在考虑比较器失调的情况下,若第i级SAR ADC子级进行某位量化比较时出现亚稳态,若当前位被伪随机发生器赋值为0时,则该位以及该级之后理想量化码字记为011111…,且该级的理想残差电压为即正的基准电压Vref乘以该级SAR ADC子级的最低位量化码字所在的量化电容值占该级SARADC子级的总量化电容值的比值再加上该级SAR ADC子级的比较器失调电压Voff。若当前位被伪随机发生器赋值为1时,则该位以及该级之后理想量化码字记为100000…,且该级的理想残差电压为即负的基准电压Vref乘以该级SAR ADC子级的最低位量化码字所在的量化电容值占该级SAR ADC子级的总量化电容值的比值再加上该级SAR ADC子级的比较器失调电压Voff[i]。
本发明所基于的技术原理为:本发明基于比较器亚稳态检测进行数字校准,通过在比较器电路上增加亚稳态检测电路并在后台进行误差校准,就能显著提高ADC的性能。这种校准技术首先经过亚稳态检测电路检测比较器在比较时是否出现亚稳态,然后根据表示出现亚稳态的标志信号F,当F=1时伪随机序列发生器会产生随机逻辑电平值“1”或“0”作为该次比较结果的数字输出码字,最后根据出现亚稳态的特定数字输出位后级量化的理想值和实际值提取级间增益误差和电容失配误差,从而实现对级间增益和电容失配的校准。此校准算法使用基于比较器亚稳态的数字后台校准算法,其对主体电路的改动小、控制逻辑简单且算法实现容易。
下面详细描述本发明的级间增益校准过程。
A1、首先获取Pipelined-SAR ADC量化产生的各子级的输出数字码字D1[K1:1]至DN[KN:1]和对应的亚稳态标志码字F1[K1:1]至FN[KN:1]。当第i级SAR ADC子级在量化第m位码字Di[m]时比较器不出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]为0,否则Fi[m]为1,i∈[1,N],m∈[1,Ki]。
A2、然后根据Pipelined-SAR ADC量化产生的各级输出数字码字以及对应级最低量化位亚稳态标志位信息去校准各级的实际级间增益,且级间增益的校准按照数字量化的反方向进行,即从第N-1级的级间增益GN-1向第一级的级间增益G1依次进行校准。
以校准第i级的级间增益Gi为例进行说明:
A2.1、根据A1中获取的量化数据,判断Fi[1]是否等于1,若Fi[1]=1,则根据伪随机序列发生器给出的数字量化输出值计算第i级理想残差电压,由于对于增益而言,比较器失调的影响很小,可以仅计算不考虑比较器失调时的理想残差电压,即使计算理想残差电压时考虑了比较器失调,也可以通过重复校准取平均值的方式消除理想残差电压中的比较器失调影响;若Fi[1]=0,则判断下一组量化数据。
其中在比较器发生亚稳态时子级SAR ADC电容逻辑阵列置位以及在考虑比较器失调的情况下理想残差电压的计算方式如下:当第i级SAR ADC子级的最低量化位比较置位时出现亚稳态,即Fi[1]=1,表示此时剩余量化电压为0,伪随机发生器根据亚稳态标志位给出该位的数字量化输出码字。当该位的数字输出码字Di[1]赋值为1时,第i级SAR ADC子级中Vp端最低量化位电容Ci[1]接地GND,Vn端最低量化位电容Ci[1]接Vref,则第i级的理想残差电压Vres_1_1[i]为第i级比较器失调量加上负基准电压乘以第i级SAR ADC子级中该位量化电容值(即最低量化位电容Ci[1])占第i级SAR ADC子级的总量化电容值的比例,即当该位的数字输出码字Di[1]赋值为0时,第i级SAR ADC子级中Vp端最低量化位电容Ci[1]接Vref,Vn端最低量化位电容Ci[1]接地GND,则第i级的理想残差电压Vres_1_0[i]为第i级比较器失调量加上正基准电压乘以第i级SARADC子级中该位量化电容值(即最低量化位电容Ci[1])占第i级SAR ADC子级的总量化电容值的比例,即
A2.2、根据量化数据中Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压VIN[i+1],其中根据Di+1[Ki+1:1]至DN[KN:1]合成VIN[i+1]的方式可以为 Wi+1,j表示第j级SAR ADC子级的数字输出码字Dj[Kj:1]到第i+1级SAR ADC子级的数字输出码字Di+1[Ki+1:1]对应权重。
A2.3、由于第i+1级SAR ADC子级的余量输入电压是第i级的理想残差电压经第i级的级间增益放大器放大Gi得到,因此将A2.2得到的第i+1级SAR ADC子级的余量输入电压VIN[i+1]作为被除数,不考虑比较器失调时,将A2.1得到的不考虑比较器失调的第i级理想残差电压Vres_1_1[i]或Vres_1_0[i]加上第i级SAR ADC子级的比较器失调电压Voff[i]得到的结果取绝对值作为除数,考虑比较器失调时直接将第i级理想残差电压作为除数,被除数除以除数得到的结果就是实际的第i级的级间增益Gi。
一些实施例中,为了消除比较器失调的影响,获得更准确的VIN[i+1],可以令Pipelined-SAR ADC进行多次量化获得多个量化数据,在其中将Fi[1]=1时计算得到的第i+1级SAR ADC子级的余量输入电压VIN[i+1]记为VIN_1[i+1],将Fi[1]=0时计算得到的第i+1级SAR ADC子级的余量输入电压VIN[i+1]记为VIN_0[i+1],求所有VIN_1[i+1]的平均值VIN_1_aver[i+1]和所有VIN_0[i+1]的平均值VIN_0_aver[i+1],取(|VIN_1_aver[i+1]|+|VIN_0_aver[i+1]|)/2=VIN[i+1],则实际的第i级的级间增益
A3、采用校准所得到的实际级间增益值进行数字码字合成,得到增益校准后的实际数字量化值。
如图3所示是本发明的级间增益校准流程图。在进行某级增益的校准时需要的数据为该级理想级间残差电压值与经该级运放放大后的后级实际余量输入电压。该级的理想残差电压获取可以根据该级某位比较量化时出现亚稳态而确定,而后级实际余量输入电压通过该次量化的实际数字码字合成得到。如下以第1级的级间增益G1的校准为例详细说明基于比较器亚稳态的Pipelined-SAR ADC级间增益校准方法。
步骤一、在校准模式下产生Pipelined-SAR ADC实际输出码字D1[K1:1]至DN[KN:1]和亚稳态标志码字F1[K1:1]至FN[KN:1]。当第一级最低数字位在比较时出现亚稳态,F1[1]=1,其表明此时输入到第一级SAR ADC子级中比较器的比较电压近似为0,如图2所示,当伪随机发生器给定比较器结果为1时,D1[1]=1,此时Vp端最低量化位电容C1[1]接地,Vn端最低量化位电容C1[1]接Vref,所以置位后此级残差电压Vres_1_1[1]为当伪随机发生器给定比较器结果为0时,D1[1]==0,此时Vp端最低量化位电容C1[1]接Vref,Vn端最低量化位电容C1[1]接地,所以置位后第一级的残差电压Vres_1_0[1]为 其中Voff[1]为第一级比较器失调量。
步骤二、第一级的残差电压经级间运放放大后的第二级的余量输入电压VIN[2]由D2[K2:1]至DN[KN:1]码字合成得到,若如图1所示,其为数据在量化过程中各级输出,则经过第1级级间运放放大的第二级的余量输入电压由后级量化的数字码字合成表达式为 其中W2,j表示第j级数字输出到第2级数字输出的对应权重,即
在比较器检测亚稳态时将输入电压在0附近的小范围内都认定为亚稳态,所以该位出现亚稳态可能有不同的量化输出,在校准时需要统计计算多个该位出现亚稳态的后级余量输入电压并求其平均,可以降低亚稳态检测精度带来的误差。统计多个VIN_1[2]并求其平均值VIN_1_aver[2],统计多个VIN_0[2]并求其平均值VIN_0_aver[2]。
步骤三、计算增益校准值。根据第1级的理想残差电压、级间运放增益以及放大后的余量输入电压关系得到表达式为Vres_1_1[1]×G1=VIN_1[2]和Vres_1_0[1]×G1=VIN_0[2]。其中VIN_1[2]表示第一级量化位出现亚稳态位的数字码赋值为1的第二级余量输入电压,VIN_0[2]表示第一级量化位出现亚稳态位的数字码赋值为0的第二级余量输入电压。
基于亚稳态检测的Pipelined-SAR ADC,由于单位电容存在失配,其量化过程中会有一定的误差,因此需要进行电容失配校准。在完成级间增益校准之后,可以根据校准后的级间增益进行电容失配校准,下面详细说明电容失配校准的技术方案。
首先与步骤A1类似,Pipelined-SAR ADC进行多次量化,获取每次量化后所述Pipelined-SAR ADC产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1]。
电容失配误差的校准是根据Pipelined-SAR ADC量化输出的各级码字以及对应级数字输出码字亚稳态标志位信息去对应校准的,且Pipelined-SAR ADC子级电容失配校准是从低位向高位进行。在计算子级电容失配前需要先校准得到子级比较器失调带来的误差码字,以及获取经过校准后的第一级的级间增益G1至第N-1级的级间增益GN-1。
每一级校准顺序为先进行该级级间增益的校准,再校准该级比较器的失调电压,然后再进行该级的电容失配误差的校准,并且按照顺序依次从第N级向第一级进行,由于第N级后面没有级间增益,则第N级不用进行增益误差的校准。。
其中计算第i级SAR ADC子级的比较器电压Voff[i]的方法为:选取多次量化后得到的数据中第i级最低量化位的Fi[1]为1时的量化输出,统计计算多个Fi[1]为1且Di[1]为0时第i+1级余量输入电压VIN_0[i+1],以及多个Fi[1]为1且Di[1]为1时第i+1级余量输入电压VIN_1[i+1];将多个VIN_0[i+1]求平均得VIN_0_aver[i+1],将多个VIN_1[i+1]求平均得VIN_1_aver[i+1];将VIN_0_aver[i+1]和VIN_1_aver[i+1]求平均再除以校准后的Gi得到该级的比较器失调误差量Voff[i]。当计算第N级SAR ADC子级的比较器电压Voff[N]时,可以根据第N级实际残差电压和第N级理想残差电压计算获得Voff[N]。
完成第i级比较器失调的校准后就可以开始该级电容失配误差码字的求解。其中计算第i级SAR ADC子级的第m位数字输出码字电容失配的误差码字具体步骤如下:
首先,选取Fi[m]为1时的量化输出,根据Di[m]给定的伪随机码字得到Di[m-1]至Di[1]的理想码字以及第i级带比较器失调的理想残差电压,计算理想残差电压的方式与级间增益校准类似。
其次,根据该次量化的输出数字码字以及校准后的Gi得到第i级的实际残差电压,可以计算多个出现亚稳态的特定位给定输出码字的该级实际残差电压,并且对其实际残差电压求其平均。
然后,将第i级的理想残差电压减去实际残差电压再减去Di[m-1]至Di[1]中每一位理想输出码字对应的误差码字(计算最低位误差码字时只需要将第i级的理想残差电压减去实际残差电压即可,从最低位开始往最高位进行校准,因此在校准第m位时前m-1位的误差码字已经获得),得到第i级第m位输出码字Di[m]对应的误差码字。
最后,对量化输出码字进行合成,并且根据每一位量化码字的值减去其相对应的误差码字,就得到了经过失配校准后的校准输出码字。
如图4所示为本发明提出的电容失配校准方法流程图。在进行某级某输出数字位的电容失配校准时,需要的数据为该校准位出现亚稳态并且给定确定值后该级理想残差电压与相对应的实际残差电压。该级理想残差电压的获取可以根据该级该位比较量化时出现亚稳态而确定,而该级实际残差电压根据ADC量化输出数字码求得。如下以第一级量化位电容失配误差校准为例详细叙述各SAR ADC子级的电容失配校准方法。
步骤一、在校准模式下产生Pipelined-SAR ADC的多个实际输出码字和亚稳态标志码字。求解第1级SAR ADC子级的比较器失调电压量。寻找在校准模式下Pipelined-SARADC量化数据中F1[1]为1的多个量化码字。当F1[1]为1且D1[1]为1时,统计计算多个量化数字输出码字对应的第2级余量输入电压VIN_1[2]并对其累加求平均;当F1[1]为1且D1[1]为0时,统计计算多个量化数字输出码字对应的第2级余量输入电压VIN_0[2]并对其累加求平均。再将两者的平均值直接相加后求其平均再除以第一级的级间增益G1,其结果就是第1级SAR ADC子级的比较器失调电压值Voff[1]。
步骤二、从多次量化获得的数据中寻找第一级的各数字量化位的亚稳态标志位为1的量化数据,并获取第一级每个数字量化位在出现亚稳态时其置位后的理想残差电压和实际残差电压。
当校准第一级最低量化位的电容失配时,分别寻找F1[1]=1时,D1[1]为1或是0的量化数据。F1[1]为1且D1[1]为1时,统计计算多个VIN_1_1[2]并对其累加求平均,并除以G1得到第一级最低量化数字位出现亚稳态且置1的实际残差电压Vres_1_1_real[1];而第一级最低量化数字位出现亚稳态且置1并考虑比较器失调情况下的理想残差电压Vres_1_1[1]为F1[1]为1且D1[1]为0时,统计计算多个VIN_1_0[2]并对其累加求平均,并除以G1得到第一级最低量化数字位出现亚稳态且置0的实际残差电压Vres_1_0_real[1];而第一级最低量化数字位出现亚稳态且置0并考虑比较器失调情况下的理想残差电压Vres_1_0[1]为
当校准第一级从低到高的第2量化位的电容失配时分别寻找F1[2]=1时,D1[2]为1或是0的量化数据,按照以上方法分别求得其理想残差电压和实际残差电压。依次往前推进,可以求得第一级每个数字量化位在出现亚稳态时其置位后的理想残差电压和实际残差电压。
步骤三、求每个数字量化位因电容失配带来的误差码字。
首先求第一级最低量化位D1[1]因电容失配带来的误差码字,在F1[1]=1且D1[1]=1时,根据步骤二所得,将第一级最低量化数字位出现亚稳态且置1并考虑比较器失调情况下的理想残差电压Vres_1_1[1]减去其对应的实际残差电压Vres_1_1_real[1],所得到的就是D1[1]置位为1时因电容失配带来的误差码字E1_1[1];在F1[1]=1且D1[1]=0时,根据步骤二所得,将第一级最低量化数字位出现亚稳态且置0并考虑比较器失调情况下的理想残差电压Vres_1_0[1]减去其对应的实际残差电压Vres_1_0_real[1],得到的就是D1[1]置位为0时因电容失配带来的误差码字E1_0[1]。
接下来求D1[2]因电容失配带来的误差码字。在F1[2]=1且D1[2]=1时,根据步骤二所得,将第一级从低到高的第二化数字位出现亚稳态且置1并考虑比较器失调情况下的理想残差电压Vres_2_1[1]减去其对应的实际残差电压Vres_2_1_real[1]是D1[1]和D1[2]的量化电容带来的误差码字,由于D1[2]置位为1,则此时D1[1]理想值为0,D1[2]置位为1因电容失配带来的误差码字E1_1[2]为理想残差电压Vres_2_1[1]减去其对应的实际残差电压Vres_2_1_real[1]再减去D1[1]置位为0时电容失配带来的误差码字E1_0[1]。同样的,在F1[2]=1且D1[2]=0时,根据步骤二所得,将第一级从低到高的第二化数字位出现亚稳态且置0并考虑比较器失调情况下的理想残差电压Vres_2_0[1]减去其对应的实际残差电压Vres_2_0_real[1]为D1[1]和D1[2]的量化电容带来的误差码字,由于D1[2]置位为0,则此时D1[1]理想值为1,D1[2]置位为0因电容失配带来的误差码字E1_0[2]为理想残差电压Vres_2_0[1]减去其对应的实际残差电压Vres_2_0_real[1]再减去D1[1]置位为1时电容失配带来的误差码字E1_1[1]。
依照以上方式可分别求得第一级各数字量化位因电容失配带来的误差码字。
步骤四、在正常量化合成中,根据每位数字码字的数值,减去相对应的电容失配误差码,得到校准后码字。
图5所示为将本发明的校准方法应用于Pipelined-SAR ADC时的一种整体校准流程的示意图。其整体的校准方案如下,从第N级开始进行电容失配的校准,接着进行第N-1级的级间增益的校准,再进行第N-1级比较器失调的校准,然后进行第N-1级电容失配的校准,按照以上的校准顺序依次往前进行校准。最后进行第一级的级间增益的校准,再进行第一级比较器失调的校准,再进行第一级电容失配的校准。图5表示为将本发明的级间增益、比较器失调和电容失配校准全部进行应用的整体校准流程示意图,其先从增益的校准开始,且由后级往前依次进行,当第一级增益校准完成,再进行比较器失调的校准。最后进行第一级电容失配的校准,也从最低位量化电容往最高位量化电容依次进行。
以一块实际设计的14比特Pipelined-SAR ADC为例进行建模和校准。该ADC一共有三个子级,第一子级为5位实际量化数字位,第二子级实际量化数字位为4位,第三子级有5位实际量化数字位。通过使用软件Cadence进行模拟电路仿真,得到实际电路中两级级间增益以及电容满足正态分布的平均值和方差。在使用python进行整体工作电路以及校准电路的行为级建模中,使用的各个电容值和增益值以满足其正态分布的平均值和方差的随机赋值。在校准过程中,为了节约电路使用资源,加快校准速度,本次校准进行第一级间增益、第二级间增益的校准以及第一级电容失配的校准。首先校准第二级级间增益,在校准模式下进行采样量化,统计第二级最低量化位出现亚稳态的量化数据,按照增益校准的方法进行实际增益的求解,接着校准第一级级间增益的校准,按照相同方法进行求解。在校准第一级级间增益的同时,根据其校准数据亦可算出第一级比较器失调误差码字的大小,接着进行第一级电容失配误差码字的求解,根据每一位数字量化位的亚稳态标志位统计其相对应的量化数据,再将其误差码字分配到相对应的量化数字码字上,最后再进行数字码字的合成。如图6中所示是在同一条件设置下未校准(图6中(a))、只进行增益校准(图6中(b))、进行增益校准和电容失配校准(图6中(c))的FFT分析对比图,可以看出失真噪声比SNDR从63.59dB上升到74.30dB再到84.98dB,无散杂动态范围SFDR从72.48dB上升到79.57dB再上升到108.15dB,有效位数从10.27dB上升到12.05dB再上升到13.82dB。
综上所述,本发明基于比较器亚稳态检测原理来进行Pipelined-SAR ADC的级间增益校准和电容失配校准,校准原理简单且校准电路易实现,并且通过仿真验证可知校准后ADC的整体性能有了很大的提升。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。
Claims (8)
1.基于亚稳态检测Pipelined-SAR ADC的级间增益校准方法,所述Pipelined-SAR ADC包括N个级联的SAR ADC子级,且每相邻两个所述SAR ADC子级之间设置一个级间运算放大器,按照量化方向依次记为第一级SAR ADC子级至第N级SAR ADC子级、以及第一级的级间增益G1至第N-1级的级间增益GN-1,其中N为大于1的正整数;
其特征在于,所述级间增益校准方法包括如下步骤:
A1、获取所述Pipelined-SAR ADC量化产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1],其中i为正整数且i∈[1,N],Ki为第i级SAR ADC子级的量化位数,Di[Ki:1]包括第i级SAR ADC子级输出数字码字中权重最低量化位码字Di[1]至权重最高量化位码字Di[Ki];当第i级SAR ADC子级在量化第m位码字Di[m]时比较器不出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]为0,否则Fi[m]为1,m为正整数且m∈[1,Ki];
A2、从第N-1级的级间增益GN-1开始往第一级的级间增益G1的方向依次进行校准,其中校准第i级的级间增益Gi的具体步骤如下,此时Gi中的i最大取N-1;
A2.1、获取第i级SAR ADC子级在量化最低位码字Di[1]时亚稳态标志位Fi[1]为1的数据并计算第i级理想残差电压;
A2.2、根据第i级之后的输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压;
A2.3、将所述步骤A2.2得到的第i+1级SAR ADC子级的余量输入电压作为被除数,将所述步骤A2.1得到的第i级理想残差电压取绝对值后作为除数,被除数除以除数得到实际的第i级的级间增益Gi;
A3、根据校准之后获得的G1至GN-1进行数字码字合成,得到进行级间增益校准后的实际量化输出数字码字。
4.根据权利要求1-3任一项所述的基于亚稳态检测Pipelined-SAR ADC的级间增益校准方法,其特征在于,所述步骤A1中令所述Pipelined-SAR ADC进行多次量化,获取每次量化产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1];
6.基于亚稳态检测Pipelined-SAR ADC的电容失配校准方法,所述Pipelined-SAR ADC包括N个级联的SAR ADC子级,且每相邻两个所述SAR ADC子级之间设置一个级间运算放大器,按照量化方向依次记为第一级SAR ADC子级至第N级SAR ADC子级、以及第一级的级间增益G1至第N-1级的级间增益GN-1,其中N为大于1的正整数;
其特征在于,所述电容失配校准方法包括如下步骤:
B1、所述Pipelined-SAR ADC进行多次量化,获取每次量化后所述Pipelined-SAR ADC产生的输出数字码字Di[Ki:1]和亚稳态标志码字Fi[Ki:1],其中i为正整数且i∈[1,N],Ki为第i级SAR ADC子级的量化位数,Di[Ki:1]包括第i级SAR ADC子级输出数字码字中权重最低量化位码字Di[1]至权重最高量化位码字Di[Ki];当第i级SAR ADC子级在量化第m位码字Di[m]时比较器不出现亚稳态,则Di[m]对应的亚稳态标志位Fi[m]为0,否则Fi[m]为1,m为正整数且m∈[1,Ki];
B2、依次计算第N级SAR ADC子级的比较器失调电压Voff[N]至第1级SAR ADC子级的比较器失调电压Voff[1];
B3、从第N-1级的级间增益GN-1开始往第一级的级间增益G1的方向依次进行校准,其中校准第i级的级间增益Gi的具体步骤如下,此时Gi中的i最大取N-1;
B3.1、获取第i级SAR ADC子级在量化最低位码字Di[1]时亚稳态标志位Fi[1]为1的数据并计算第i级理想残差电压;
B3.2、根据多次量化产生的输出数字码字Di+1[Ki+1:1]至DN[KN:1]分别合成多个第i+1级SAR ADC子级的余量输入电压,将Fi[1]=1时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_1[i+1],将Fi[1]=0时计算得到的第i+1级SAR ADC子级的余量输入电压记为VIN_0[i+1],求所有VIN_1[i+1]的平均值VIN_1_aver[i+1]和所有VIN_0[i+1]的平均值VIN_0_aver[i+1];
B3.3、将所述步骤B3.2得到的VIN_1_aver[i+1]和VIN_0_aver[i+1]分别取绝对值并求平均值后作为被除数,将所述步骤B3.1得到的第i级理想残差电压取绝对值后作为除数,被除数除以除数得到实际的第i级的级间增益Gi;
B4、分别计算第一级SAR ADC子级中K1位数字量化位由于电容失配带来的误差码字至第N级SAR ADC子级中KN位数字量化位由于电容失配带来的误差码字,每一级SAR ADC子级中按照从最低位数字量化位至最高位数字量化位的顺序依次计算每一位数字量化位由于电容失配带来的误差码字,其中计算第i级SAR ADC子级中第m位数字量化位由于电容失配带来的误差码字的方法如下:
B4.1、从所述步骤B1产生的多次量化数据中获取所有亚稳态标志位Fi[m]为1时的量化结果数据;
B4.2、对所述步骤B4.1获取的所有满足Fi[m]=1且Di[m]=1条件的量化结果数据进行处理,在每个满足条件的量化结果数据中根据输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压VIN_m_1[i+1],将所有VIN_m_1[i+1]求平均值后除以所述步骤B3得到的第i级的级间增益Gi作为第i级SAR ADC子级中第m位数字量化位出现亚稳态且置1的实际残差电压Vres_m_1_real[i];在考虑比较器失调的情况下,计算第i级SAR ADC子级中第m位数字量化位出现亚稳态且置1的理想残差电压 其中Vref为所述Pipelined-SAR ADC的基准电压,Ci[1]为第i级SAR ADC子级中权重最低位量化电容值,Voff[i]为第i级SAR ADC子级的比较器失调电压;
B4.3、对所述步骤B4.1获取的所有满足Fi[m]=1且Di[m]=0条件的量化结果数据进行处理,在每个满足条件的量化结果数据中根据输出数字码字Di+1[Ki+1:1]至DN[KN:1]合成第i+1级SAR ADC子级的余量输入电压VIN_m_0[i+1],将所有的VIN_m_0[i+1]求平均值后除以所述步骤B3得到的第i级的级间增益Gi作为第i级SAR ADC子级中第m位数字量化位出现亚稳态且置0的实际残差电压Vres_m_0_real[i];在考虑比较器失调的情况下,计算第i级SAR ADC子级中第m位数字量化位出现亚稳态且置0的理想残差电压
B4.4、令第i级SAR ADC子级中第m位数字量化位出现亚稳态且置1时由于电容失配带来的误差码字表示为Ei_1[m],第i级SAR ADC子级中第m位数字量化位出现亚稳态且置0时由于电容失配带来的误差码字表示为Ei_0[m],则:
Ei_1[m]=Vres_m_1[i]-Vres_m_1_real[i]-(Ei_0[m-1]+Ei_0[m-2]+……+Ei_0[1]);
Ei_0[m]=Vres_m_0[i]-Vres_m_0_real[i]-(Ei_1[m-1]+Ei_1[m-2]+……+Ei_1[1]);
B5、在所述Pipelined-SAR ADC正常量化时,将所述Pipelined-SAR ADC量化产生的每一级SAR ADC子级中每一位输出数字码字减去所述步骤B4计算得到的每一级SAR ADC子级中每一位对应的由于电容失配带来的误差码字,得到经过电容失配校准后的实际量化输出数字码字。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110217164.XA CN112994692B (zh) | 2021-02-26 | 2021-02-26 | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110217164.XA CN112994692B (zh) | 2021-02-26 | 2021-02-26 | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112994692A CN112994692A (zh) | 2021-06-18 |
CN112994692B true CN112994692B (zh) | 2022-03-29 |
Family
ID=76351064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110217164.XA Expired - Fee Related CN112994692B (zh) | 2021-02-26 | 2021-02-26 | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112994692B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114614822B (zh) * | 2022-04-12 | 2023-04-25 | 电子科技大学 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6448911B1 (en) * | 2001-07-30 | 2002-09-10 | Cirrus Logic, Inc. | Circuits and methods for linearizing capacitor calibration and systems using the same |
US8957802B1 (en) * | 2013-09-13 | 2015-02-17 | Cadence Design Systems, Inc. | Metastability error detection and correction system and method for successive approximation analog-to-digital converters |
US9571115B1 (en) * | 2015-11-13 | 2017-02-14 | International Business Machines Corporation | Analog to digital converter with high precision offset calibrated integrating comparators |
CN107172372A (zh) * | 2017-04-24 | 2017-09-15 | 吉林大学 | 一种应用于cmos图像传感器的高精度阵列模数转换器 |
CN109150183A (zh) * | 2018-09-11 | 2019-01-04 | 电子科技大学 | 基于亚稳态检测的sar-adc的电容失配校准方法 |
CN109462399A (zh) * | 2018-10-26 | 2019-03-12 | 电子科技大学 | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 |
CN109873642A (zh) * | 2019-01-22 | 2019-06-11 | 电子科技大学 | 一种用于校正分段式模数转换器的增益失配的方法 |
CN110971235A (zh) * | 2019-10-29 | 2020-04-07 | 东南大学 | 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 |
CN111049525A (zh) * | 2019-12-20 | 2020-04-21 | 西安电子科技大学 | 一种超高速逐次逼近型模数转换器 |
CN111900983A (zh) * | 2020-06-22 | 2020-11-06 | 东南大学 | 一种基于相关的sar adc电容失配误差的后台校准方法 |
CN112019217A (zh) * | 2020-10-16 | 2020-12-01 | 浙江大学 | 流水线型逐次逼近模数转换器及转换方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808417B2 (en) * | 2007-09-14 | 2010-10-05 | Clariphy Communications, Inc. | Analog-to-digital converter |
US7978116B2 (en) * | 2009-10-13 | 2011-07-12 | Analog Devices, Inc. | Apparatus and method for pipelined analog to digital conversion |
US8350738B2 (en) * | 2011-01-20 | 2013-01-08 | International Business Machines Corporation | Track and hold amplifiers and digital calibration for analog-to-digital converters |
US8922415B2 (en) * | 2012-08-10 | 2014-12-30 | Maxlinear, Inc. | Method and system for asynchronous successive approximation register (SAR) analog-to-digital converters (ADCs) |
US10749542B2 (en) * | 2018-06-29 | 2020-08-18 | Luxtera Llc. | Method and system for an asynchronous successive approximation register analog-to-digital converter with word completion algorithm |
EP3672077B1 (en) * | 2018-12-19 | 2022-07-27 | Socionext Inc. | Comparator circuitry |
-
2021
- 2021-02-26 CN CN202110217164.XA patent/CN112994692B/zh not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6448911B1 (en) * | 2001-07-30 | 2002-09-10 | Cirrus Logic, Inc. | Circuits and methods for linearizing capacitor calibration and systems using the same |
US8957802B1 (en) * | 2013-09-13 | 2015-02-17 | Cadence Design Systems, Inc. | Metastability error detection and correction system and method for successive approximation analog-to-digital converters |
US9571115B1 (en) * | 2015-11-13 | 2017-02-14 | International Business Machines Corporation | Analog to digital converter with high precision offset calibrated integrating comparators |
CN107172372A (zh) * | 2017-04-24 | 2017-09-15 | 吉林大学 | 一种应用于cmos图像传感器的高精度阵列模数转换器 |
CN109150183A (zh) * | 2018-09-11 | 2019-01-04 | 电子科技大学 | 基于亚稳态检测的sar-adc的电容失配校准方法 |
CN109462399A (zh) * | 2018-10-26 | 2019-03-12 | 电子科技大学 | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 |
CN109873642A (zh) * | 2019-01-22 | 2019-06-11 | 电子科技大学 | 一种用于校正分段式模数转换器的增益失配的方法 |
CN110971235A (zh) * | 2019-10-29 | 2020-04-07 | 东南大学 | 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法 |
CN111049525A (zh) * | 2019-12-20 | 2020-04-21 | 西安电子科技大学 | 一种超高速逐次逼近型模数转换器 |
CN111900983A (zh) * | 2020-06-22 | 2020-11-06 | 东南大学 | 一种基于相关的sar adc电容失配误差的后台校准方法 |
CN112019217A (zh) * | 2020-10-16 | 2020-12-01 | 浙江大学 | 流水线型逐次逼近模数转换器及转换方法 |
Non-Patent Citations (5)
Title |
---|
16.1 A 13b 4GS/s digitally assisted dynamic 3-stage asynchronous pipelined-SAR ADC;Bruno Vaz;《2017 IEEE International Solid-State Circuits Conference (ISSCC)》;20170306;276-278 * |
A 40-nm CMOS 12b 120-MS/s Nonbinary SAR-Assisted SAR ADC With Double Clock-Rate Coarse Decision;Yi-Ju Roh;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20201212;第67卷(第12期);2833-2837 * |
A Low-Power Low-Cost On-Chip Digital Background Calibration for Pipelined ADCs;Xizhu Peng;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20191111;第27卷(第11期);2568-2574 * |
一种基于亚稳态检测的SAR_ADC电容失配校准技术;彭传伟;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20200115;I135-868 * |
采用高线性度低功耗级间放大器的Pipeline-SAR ADC设计;李跃峰;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20200715;I135-555 * |
Also Published As
Publication number | Publication date |
---|---|
CN112994692A (zh) | 2021-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pelgrom et al. | Analog-to-digital conversion | |
US8416107B1 (en) | Charge compensation calibration for high resolution data converter | |
US7705765B1 (en) | Systems and methods for characterizing component ratios and generating a digital representation of same | |
US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
CN110401449B (zh) | 一种高精度sar adc结构及校准方法 | |
US7075465B2 (en) | Comparator offset calibration for A/D converters | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
US8633844B2 (en) | Performing digital windowing in an analog-to-digital converter (ADC) | |
CN107863966B (zh) | 一种用于智能传感器的逐次逼近模数转换器电容优化方法 | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN110086468A (zh) | 一种非二进制逐次逼近型模数转换器的权重校准方法 | |
CN104426549B (zh) | 具有子adc校准的多步式adc | |
CN110061743B (zh) | 一种流水线模数转换器前台数字校准的误差提取方法 | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
CN111181563A (zh) | 一种低功耗逐次逼近型模数转换器和模数转换方法 | |
CN112994692B (zh) | 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法 | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
US10715160B1 (en) | Low noise analog-to-digital converter | |
CN112688688B (zh) | 基于分区式与逐次逼近寄存器辅助的流水线模数转换器 | |
US6504500B1 (en) | A/D converter and A/D converting method | |
CN115642915A (zh) | 一种流水线逐次逼近型adc位权校准系统和方法 | |
CN110299918B (zh) | 分割电容镜像搜索的模数转换器校准方法 | |
CN111130547A (zh) | 一种应用于模数转换器的动态运放增益校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220329 |
|
CF01 | Termination of patent right due to non-payment of annual fee |