CN111900983A

CN111900983A - 一种基于相关的sar adc电容失配误差的后台校准方法

Info

Publication number: CN111900983A
Application number: CN202010572436.3A
Authority: CN
Inventors: 吴建辉; 张力振; 冯金宣; 孙志伟; 李红
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2020-06-22
Filing date: 2020-06-22
Publication date: 2020-11-06
Anticipated expiration: 2040-06-22
Also published as: CN111900983B

Abstract

本发明公开了一种基于相关的SAR ADC电容失配误差的后台校准方法，利用检测跳过算法以及对齐切换技术将伪随机信号PN注入到余量电压中，然后在后台将数字信号与伪随机信号PN进行相关操作，电容失配误差可以被提取出来。由于注入到余量电压中的权重误差相对于总的电容很小，因此由于注入所带来的余量增量可以忽略。因此，该校准算法不需要增加额外电路检测注入的条件，同时还可以最小化冗余范围的开销。仿真结果表明，经过校正后，信噪失真比由35.9dB提高到61.1dB，无杂散动态范围由41.2dB提高到79.3dB。

Description

一种基于相关的SAR ADC电容失配误差的后台校准方法

技术领域

本发明涉及一种全新的数字后台校准算法，主要用于校准SAR ADC中的电容失配误差，属于高精度模数转换器技术领域。

背景技术

由于具有简单的量化结构和数字电路的高依耐性，逐次逼近寄存器型模数转换器(Successive Approximation Register Analogue to Digital Converter，以下简称SARADC)在低功耗电子应用中展现了优越的功效。SAR ADC可以采用低功耗比较器结和多数投票技术来降低比较器功耗，也可以采用subranging结构结合检查跳过算法来降低电容切换能量。其中，subranging结构结合检查跳过算法首次在2014年IEEE ISSCC会议上的文献[Tai,H.,Hu,Y.,Chen,H.,and Chen,H.:‘11.2A 0.85fJ/conversion-step 10b 200kS/ssubranging SAR ADC in 40nm CMOS’.IEEE Int.Solid-State Circuits Conf.,SanFrancisco,CA,2014,pp.196-197]中提出。

由于电容失配误差的存在，SAR ADC的线性度会受到严重的限制。为了提高SARADC的性能，各种电容失配误差校准技术被提出。前台数字校准是一种工业界更倾向的一种选择，但是前台校准会打断SAR ADC的正常工作，而且还会会受到PVT的影响。相反，数字后台校准可以在不影响SAR ADC正常工作的情况下追踪PVT变量。文献[Zhou,Y.,Xu,B.,andChiu,Y.:‘A 12bit 160MS/s two-step SAR ADC with background bit-weightcalibration using a time-domain proximity detector’,J.Solid-State Circuits,2015,50,(4),pp.920–931]提出了一种基于相关的数字后台校准，为了避免注入的伪随机信号占据冗余范围，这篇论文提出了一种亚稳态检测电路去检测伪随机信号的注入条件，增加了电路复杂度。此外，亚稳态检测电路中的参考延时线很容易受到PVT的影响，因此必须手动控制参考延时线来保证校准性能。在文献[Liu,W.,Huang,P.,and Chiu,Y.:‘A 12-bit,45-MS/s,3-mW Redundant Successive-Approximation-Register Analog-to-Digital Converter With Digital Calibration’,J.Solid-State Circuits,2011,46,(11),pp.2661-2672]中，一种亚二进制的冗余结构被提出，这种结构能够实现传递函数的重叠，进而能够允许方向相反的两次伪随机数注入。这种基于相关的校准方法优点是可以很快的收敛，但是当运行在后台时，该校准技术需要双倍的转换时钟，限制了其应用。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种全新的数字后台校准算法，用于校准SAR ADC中电容失配误差。该后台校准技术能够有效提高SAR ADC的信噪比以及无杂散动态范围。

本发明为解决上述技术问题采用以下技术方案：

一种基于相关的SAR ADC电容失配误差的后台校准方法，所述SAR ADC为包括一个5bit的粗(coarse)SAR ADC、一个跳过控制逻辑和一个10bit的细(fine)SAR ADC的10bit子区间(subranging)SAR ADC。其中fine SAR ADC中的DAC分为5bit的MSB段和7bit的LSB段，LSB段中加入了2bit的冗余去容忍coarse SAR ADC和fine SAR ADC之间的增益误差和比较器失调电压。

在采样相位，输入信号V_in同时被coarse SAR ADC和fine SAR ADC采样；然后，coarse SAR ADC进行MSB 5bit数字码D_M的量化；再后，跳过控制逻辑根据D_M和伪随机信号PN产生5bit数字码D_S，数字码D_S用来切换fine SAR ADC的MSB 5bit的电容，从而跳过不必要的开关切换；最后，fine SAR ADC继续完成剩余LSB 7bit的转换，得到7bit数字码D_L6～12。

跳过控制逻辑执行如下检测跳过算法：如果第i位数字码D_Mi和第i+1位数字码D_M(i+1)不同，那么fine SAR ADC的第i次开关切换会被跳过，1≤i≤4；如果第j位数字码D_Mj和第(j+2)位数字码D_M(j+2)不同，1≤j≤3，那么fine SAR ADC的第(j+1)次开关切换将会被跳过。

当fine SAR ADC的某次开关切换被跳过时，电容失配误差权重会同时注入到余量电压中。

D_S是由跳过控制逻辑根据D_M和伪随机信号PN产生的，因此注入的电容失配误差权重是和PN信号是相关的。由于PN＝±1，因此PN的平方等于1。通过将7bit数字码D_L6～12和PN信号进行相乘，累加取平均后，与PN不相关的量将会趋近于零，与PN相关的电容失配误差被提取出来。

进一步，若fine SAR ADC中5bit MSB DAC具有失配误差，6bit LSB DAC是理想的，当跳过控制逻辑控制fine SAR ADC跳过不必要的开关切换时，电容失配误差权重会同时注入到余量电压中：当5bit数字码D_M全为1或者0时，检测LSB段的第一位数字码D_L6，如果D_L6和D_M相反则将MSB段的最低位和LSB段的最高位电容切换操作进行交换，从而将MSB段的最低位电容失配误差注入到余量电压中。

进一步，实际情况中LSB DAC的失配误差同样会影响整体校准算法的校准精度。因此，采用参考电压交换技术来减小LSB段的电容失配误差带来的影响。将LSB DAC分为两个大小相等的电容阵列，在两个相邻的周期，LSB数字码交替地交换参考电压，最终使得LSB段的电容失配误差得以平均并减小。

进一步，为了提高精度，fine SAR ADC采用下极板采样和基于共模的开关算法。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

本发明能够在仅仅需要增加一些简单的数字电路的情况下有效地对SAR ADC中电容失配误差进行修正，能够明显改善SAR ADC的信噪比和无杂散动态范围。通过MATLAB建模仿真可知，带有3％电容失配误差的10bit SAR ADC在执行校准算法后，信噪比从35.9dB提高到61.1dB，无杂散动态范围从41.2dB提高到79.3dB。

附图说明

图1a是本发明的SAR ADC结构框图和时序图；

图1b是本发明的SAR ADC时序图；

图2a是SAR ADC采用逐次逼近切换的余量变化曲线；

图2b是SAR ADC采用检测跳过算法的余量变化曲线；

图3是参考电压交换的等效电容连接图；

图4a是电容失配误差的学习曲线；

图4b是SNDR和SFDR的学习曲线；

图5a是在无校准无参考电压交换情况下的频谱；

图5b是在有校准无参考电压交换情况下的频谱；

图5c是在有校准有参考电压交换情况下的频谱。

具体实施方式

下面结合附图对本发明的技术方案做进一步的详细说明：

本发明提出了一种基于相关的SAR ADC电容失配误差的后台校准方法。图1a和图1b展示的是本发明提出的SAR ADC的结构框图和时序图。在标准的10bit SAR ADC结构的基础上进行了改进，框图主要包括一个5bit的coarse SAR ADC、一个跳过控制逻辑和一个10bit的fine SAR ADC。其中fine SAR ADC中的DAC分为5bit的MSB段和7bit的LSB段，LSB段中加入了2bit的冗余去容忍coarse SAR ADC和fine SAR ADC之间的增益误差和比较器失调电压。图1a和图1b所示，电容C_R6和C_R11是2bit冗余电容，分别提供±16LSB和±1LSB的冗余范围。此外为了提高精度，fine SAR ADC采用下极板采样和基于共模的开关算法。在采样相位，输入信号V_in同时被coarse SAR ADC和fine SAR ADC采样。然后，coarse SAR ADC进行MSB 5bit数字码D_M的量化。随后跳过控制逻辑根据D_M和伪随机信号PN产生5bit数字码D_S。数字码D_S用来切换fine SAR ADC的MSB 5bit的电容，从而跳过不必要的开关切换。然后fineSAR ADC继续完成剩余LSB 7bit的转换，得到7bit数字码D_L6～12。

图2a和图2b对比了SAR ADC采用逐次逼近切换的余量变化曲线和采用检测跳过算法的余量变化曲线。当跳过控制逻辑执行检测跳过算法时，电容失配误差同时会注入到余量电压中。检测跳过算法具体如下：如果第i位数字码D_Mi和第i+1位数字码D_M(i+1)不同，那么fine SAR ADC的第i次开关切换会被跳过，1≤i≤4；如果第j位数字码D_Mj和第(j+2)位数字码D_M(j+2)不同，1≤j≤3，那么fine SAR ADC的第(j+1)次开关切换将会被跳过。假设fineSAR ADC中5bit MSB DAC具有失配误差，7bit LSB DAC是理想的。当subranging SAR ADC中的跳过控制逻辑控制fine SAR ADC跳过不必要的开关切换时，电容失配误差权重会同时注入到余量电压中。当5bit数字码D_M全为1或者0时，检测LSB段的第一位数字码D_L6。如果D_L6和D_M相反时，将MSB段的最低位和LSB段的最高位电容切换操作进行交换，从而将MSB段的最低位电容失配误差注入到余量电压中。根据不同的数字码D_M，表1列出了32种不同的电容失配误差注入。其中，第1、2、3、5和9种情况主要用来提取出fine SAR ADC中5bit MSB段的电容失配误差，而其他情况主要用来加快校准算法的收敛速度。当情况(k)在17到32之间时，所注入的误差和在情况(33-k)所注入的误差是相反的。

如图1a所示，伪随机信号PN在每个周期都会更新。当PN＝1时，跳过控制逻辑执行检测跳过算法，并将电容失配误差注入到余量电压中。相反，如果PN＝-1；那么跳过控制逻辑直接将D_M赋值给D_S，然后控制fine SAR ADC中MSB段电容的切换操作。因此，注入的电容失配误差和PN信号是相关的。在执行注入后，如图2b所示的余量电压可以表示为

式中，D_Mi和W_Mi分别表示fine SAR ADC中MSB段CDAC的第i位的数字码和电容权重，E_i表示MSB段第i位电容的权重误差。K(K＝1或者0)表示PN信号的单极性形式，ΔV_res表示注入的电容失配误差权重，其具体值可以根据表1由不同的D_M映射出来。随后，fine SAR ADC继续将剩余的7bit LSB数字码量化出来。因此，可以得到：

式中，Q表示LSB段的量化噪声，D_Lj和W_Lj分别表示LSB段第j位数字码和电容权重。通过将LSB段的量化码和足够长的伪随机信号PN序列进行相关操作，累加取平均后，与PN不相关的量将会趋近于零，与PN相关的电容失配误差会被提取出来。该相关操作可以表示为：

从公式(3)可以可知，所注入的误差可以被提取出来，具体表示为：

通过这种方法，所有的电容失配误差权重都可以被提取出来。在正常的SAR转换过程中，被提取出来的误差权重用来在数字域还原模拟输入信号。需要注意的是，在表1中的第1和第32中情况，D_L6和伪随机信号PN是不相关的，因此D_L6·W_L6也会趋近于零。得益于在情况(k)和情况(33-k)所注入的电容失配误差是相反的，通过做差取平均，系统中的失调对校准算法带来的影响将会被消除。在校准引擎中，低阶的误差权重将被迭代到下一次校准中去提取更高阶的电容失配误差。因为高阶的电容失配误差会受到低阶电容失配误差的影响，因此只有当低阶电容失配误差被准确的提取出来后，高阶的电容失配误差才能够正确的提取。所以，校准算法中不同电容失配误差的收敛顺序应该是从低阶到高阶。此外，该校准算法也可以用于传统的SAR ADC和pipelined SAR ADC中校准电容失配误差和级间增益误差，但是在subranging SAR ADC中该校准算法能够达到最优的功效。

表1不同情况下的电容失配误差注入

以上的分析是基于理想的LSB电容。由于MSB段最低位C_M5的电容失配误差权重的注入是基于LSB段最高位电容C_R6，因此电容C_R6的失配误差将会在MSB段电容权重和LSB段电容权重之间引入一个权重偏移，从而影响校准精度。为了减小LSB段的电容失配误差，图3展示了所用的参考电压交换技术。6bit LSB DAC分成两个完全一样的电容阵列。在两个相邻的周期中，数字码D_L6和D_L7～11交替地交换参考电压。如图3所示，在周期N，参考电压D_L6·V_ref连接到左边的电容阵列，随后在周期N+1连接到右边的电容阵列。最终LSB段电容阵列的随机失配误差将会平均并减小。

在MATLAB中对本发明所提出的10bit SAR ADC进行建模，以有效验证本发明提出的校准算法的有效性。在加入3％的固定电容失配误差后，电容失配值、信噪失真比和无杂散动态范围的学习曲线如图4a和图4b所示，可以看到在经过大约12×10⁶次SAR转换后，所有的电容失配误差都收敛到设定值。信噪失真比和无杂散动态范围也分别收敛到61dB和78dB以上。此外，图5a、图5b和图5c展示了三种情况下的ADC功率谱：(1)无校准无参考电压交换；(2)有校准无参考电压交换；(3)有校准有参考电压交换。从图5a可以看到，由于3％的电容失配，没有校准没有参考电压交换的ADC仅能达到35.9dB的信噪失真比和41.2dB的无杂散动态范围。如图5b所示，在校准后，信噪失真比和无杂散动态范围分别能够提高到59.1dB和73.6dB。第二种和第三种情况放在一起对比来验证参考电压交换技术的有效性。由于权重误差引起的信号带内的谐波进一步减小，采用参考电压交换技术后，如图5c所示，信噪失真比和无杂散动态范围分别能够提高到73.6dB和79.3dB。

综上，本发明提供的一种SAR ADC电容失配误差的后台校准方法，能够在仅仅额外增加一些简单的数字逻辑电路情况下实现对SAR ADC中的电容失配误差进行校准，该校准方法能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。根据仿真结果，信噪失真比由35.9dB提高到61.1dB，无杂散动态范围由41.2dB提高到79.3dB。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims

1.一种基于相关的SAR ADC电容失配误差的后台校准方法，其特征在于，所述SAR ADC为包括一个5bit的粗coarse SAR ADC、一个跳过控制逻辑和一个10bit的细fine SAR ADC的10bit子区间subranging SAR ADC，其中fine SAR ADC中的DAC分为5bit的MSB段和7bit的LSB段，LSB段中加入了2bit的冗余去容忍coarse SAR ADC和fine SAR ADC之间的增益误差和比较器失调电压；

在采样相位，输入信号V_in同时被coarse SAR ADC和fine SAR ADC采样；然后，coarseSAR ADC进行MSB 5bit数字码D_M的量化；再后，跳过控制逻辑根据D_M和伪随机信号PN产生5bit数字码D_S，数字码D_S用来切换fine SAR ADC的MSB 5bit的电容，从而跳过不必要的开关切换；最后，fine SAR ADC继续完成剩余LSB 7bit的转换，得到7bit数字码D_L6～12；

跳过控制逻辑执行如下检测跳过算法：如果第i bit数字码D_Mi和第i+1bit数字码D_M(i+1)不同，那么fine SAR ADC的第i次开关切换会被跳过，1≤i≤4；如果第j bit数字码D_Mj和第(j+2)bit数字码D_M(j+2)不同，1≤j≤3，那么fine SAR ADC的第(j+1)次开关切换将会被跳过；

当fine SAR ADC的某次开关切换被跳过时，电容失配误差权重会同时注入到余量电压中；

通过将7bit数字码D_L6～12和PN信号进行相乘，累加取平均后，与PN相关的电容失配误差被提取出来。

2.如权利要求1所述的一种基于相关的SAR ADC电容失配误差的后台校准方法，其特征在于，若fine SAR ADC中5bit MSB DAC具有失配误差，6bit LSB DAC是理想的，当跳过控制逻辑控制fine SAR ADC跳过不必要的开关切换时，电容失配误差权重会同时注入到余量电压中：当5bit数字码D_M全为1或者0时，检测LSB段的第一位数字码D_L6，如果D_L6和D_M相反则将MSB段的最低位和LSB段的最高位电容切换操作进行交换，从而将MSB段的最低位电容失配误差注入到余量电压中。

3.如权利要求2所述的一种基于相关的SAR ADC电容失配误差的后台校准方法，其特征在于，将LSB DAC分为两个大小相等的电容阵列，在两个相邻的周期，LSB数字码交替地交换参考电压，最终使得LSB段的电容失配误差得以平均并减小。

4.如权利要求1所述的一种基于相关的SAR ADC电容失配误差的后台校准方法，其特征在于，fine SAR ADC采用下极板采样和基于共模的开关算法。