CN113659984B - 一种逐次逼近型模数转换器的电容失配校准方法及系统 - Google Patents

Abstract

本发明提出一种逐次逼近型模数转换器的电容失配校准方法及系统，电容失配校准方法具体包括：S1、数字随机抖动信号与模拟输入信号共同输入电容型数模转换器；S2、通过比较器将电容型数模转换器的输出与参考点位作比较，存储得到的输出数字码；S3、计算相应输出数字码的评估值；S4、根据该评估值与数字随机抖动信号求得相关系数，若相关系数的绝对值在误差允许范围内接近0，则得到正确的电容权重，否则，对电容权重进行反馈调节，返回步骤S3；S5、通过补偿数字码得到理想码，更新数字码。本发明通过模拟信号域伪随机信号的注入和数字校准，得到更加接近电容阵列实际权重的值，从而提高了电路的信噪失真比等动态参数。

Description

一种逐次逼近型模数转换器的电容失配校准方法及系统

技术领域

本发明涉及混合信号电路领域，特别是一种逐次逼近型模数转换器的电容失配校准方法及系统。

背景技术

在通信电路中，模数转换器(ADC)是非常重要的模块，它负责把射频前端(RFFE)接收的模拟信号转换为数字信号，提供给数字处理器(DSP)处理。在接收机架构的发展过程中，由于射频前端设计越来越简化，数字处理器功能越快越强大，ADC的性能越来越成为制约接收机性能的瓶颈。衡量模数转换器的指标主要有带宽(速度)、精度和功耗。

逐次逼近型(SAR)模数转换器(ADC)占据着大部分的中等分辨率ADC市场，是一种基于二进制查找算法的ADC结构，由输入采样开关、DAC、比较器以及SAR数字控制逻辑模块组成，如图1所示。由于其结构简单，且不需要模拟运算放大器，SAR ADC能够实现ADC中最优的能效(<10fJ/conv)。一个N bit SAR ADC的基本工作原理如下：模拟输入电压(Va)由采样/保持电路采样保持，为实现二进制搜索算法，SAR控制逻辑模块中的N位寄存器首先设置在中间刻度(即：100....00，MSB设置为1)，这样，DAC的输出(Vdac)被设为VREF/2，其中VREF是ADC的基准电压，然后，比较器比较判断采样保持的Va是小于还是大于Vdac，如果Va大于Vdac，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1，相反，如果Va小于Vdac，则比较器输出逻辑低电平，N位寄存器的MSB清0，随后，SAR控制逻辑移至下一位(MSB-1)，并将该位设为高电平，进行下一次比较。这个过程一直持续到LSB，直到完成N位转换，转换结果储存在寄存器内并输出。可以看出，SAR ADC的转换速率受限于比较器的延时、SAR控制逻辑模块的延时和DAC的建立时间。对于N bit的SAR ADC，其中DAC的位数、精度和线性度都不能低于N bit，因此SAR ADC的精度主要由其中的模数转换器(DAC)精度决定。目前逐次逼近型模数转换器常用的DAC包括电压定标型DAC、电流定标型DAC和电荷定标型DAC。电压定标型DAC建立速度快、工作模式简单，但是精度的增加会导致开关、分压电阻和电路面积指数上升，同时也难以实现精确分压；电流定标型DAC电流源的匹配对精度有很大影响，同时精度增加也会导致功耗大大增加；电荷定标型DAC在功耗、面积和匹配上具有较大的优势，是近些年来最广泛使用的DAC结构。

电容DAC的动态性能直接依赖于电容阵列DAC的匹配性能。在芯片实际生产过程中，这些器件的匹配程度受到很多因素的影响，如工艺匹配参数、器件的面积和版图设计等，从而使得电容阵列的匹配往往不能达到预设的目标。

发明内容

为了解决现有技术中存在的电容阵列失配的技术问题，本发明提出一种逐次逼近型模数转换器的电容失配校准方法及系统。

为此，本发明提出的逐次逼近型模数转换器的电容失配校准方法具体包括如下步骤：

S1、数字伪随机信号发生器产生的数字随机抖动信号与模拟输入信号共同输入电容型数模转换器；

S2、通过比较器将所述电容型数模转换器的输出与参考点位作比较，存储得到的输出数字码；

S3、计算相应输出数字码的评估值，消除伪随机注入；

S4、根据该评估值与注入的数字随机抖动信号求得相关系数，若所述相关系数的绝对值在误差允许范围内接近0，则得到正确的电容权重，否则，对电容权重进行反馈调节，返回所述步骤S3；

S5、通过补偿数字码得到理想码，更新数字码。

进一步地，在步骤S1中，通过预比较器判断模拟输入信号的极性，根据该极性决定数字随机抖动信号的极性。

进一步地，如果模拟输入信号的极性为正，则从电容型数模转换器的数字输入中加上数字随机抖动信号；如果模拟输入信号的极性为负，则在电容型数模转换器的数字输入中减去数字随机抖动信号。

进一步地，所述步骤S3中，评估值计算公式如下：

D_est＝∑W_iD_out-∑W_iPN_i

D_est为输出数字码对应的评估值，D_out为输出数字码，W_i为第i位的电容权重，会随着算法的运行进行更新，PN_i为第i位的数字随机抖动信号码对应值。

进一步地，所述步骤S4中，相关系数为零时表示通过逐次逼近型模数转换器反推得到的输入信号值和数字随机抖动信号无关，评估时所用的权重信息和电容型数模转换器实际的权重比例一致。

进一步地，求相关系数需要较大数据样本，每收集2¹²个输出结果，计算并更新电容权重。

本发明提出的逐次逼近型模数转换器的电容失配校准系统具体包括数字伪随机信号发生器、电容型数模转换器、预比较器、比较器、存储器和中央处理器，所述数字伪随机信号发生器和所述预比较器相配合用于注入数字随机抖动信号，所述电容型数模转换器在数字随机抖动信号和模拟输入信号的共同作用下，产生特定输出，所述比较器用于比较所述电容型数模转换器的输出与参考点位，得到输出数字码，所述存储器用于存储所述比较器得到的输出数字码和可以供所述中央处理器运行的程序，所述中央处理器在运行所述程序的过程中能够实现上述逐次逼近型模数转换器的电容失配校准方法。

进一步地，所述数字伪随机信号发生器是一个线性反馈移位寄存器，由N个D触发器和若干个异或门组成。

进一步地，增加D触发器的数量可以增加所述数字伪随机信号发生器的周期数，改善输出的数字序列的随机性。

本发明提出的计算机可读存储介质存储有可以供中央处理器运行的程序，所述程序在被所述中央处理器运行的过程中能够实现上述逐次逼近型模数转换器的电容失配校准方法。

相对于现有技术，本发明具有如下有益效果：

本发明通过模拟信号域伪随机信号的注入和数字校准，得到更加接近电容阵列实际权重的值，从而提高了电路的信噪失真比等动态参数。

在本发明的一些实施例中，还具有如下有益效果：

采用较为经济的伪随机码注入技术，在引入数字随机抖动信号的基础上，不需要增加输入信号和比较器的幅度范围，提高了SAR ADC整体性能指标，节约了电路的面积和功耗。

附图说明

本实施例附图1是现有技术中逐次逼近型模数转换器的结构图；

本实施例附图2是电容失配校准方法的流程图；

本实施例附图3是模拟域抖动信号注入的传统实现方式示意图；

本实施例附图4是本发明采用的模拟域抖动信号注入的实现方式示意图；

本实施例附图5是数字伪随机信号发生器的结构图。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。

本发明实施例提出的逐次逼近型模数转换器的电容失配校准方法具体包括如下步骤：

S1、数字伪随机信号发生器产生的数字随机抖动信号与模拟输入信号共同作用于电容型数模转换器(CDAC)；

S2、通过比较器将CDAC的输出与参考点位作比较，得到的输出数字码被存储下来；

S3、计算相应输出数字码的评估值，消除伪随机注入，评估值计算公式如下：

D_est＝∑W_iD_out-∑W_iPN_i

D_est为输出数字码对应的评估值，D_out为输出数字码，W_i为第i位的电容权重，会随着算法的运行进行更新，PN_i为第i位的数字随机抖动信号码对应值；

S4、根据该评估值与注入的数字随机抖动信号求得相关系数,由于相关系数为零时表示通过ADC反推得到的输入信号值和数字随机抖动信号无关，评估时所用的权重信息和CDAC实际的权重比例一致，因此，若相关系数的绝对值在误差允许范围内接近0，则得到正确的电容权重，否则，对电容权重进行反馈调节，进入步骤S3，求相关系数需要较大数据样本，一般每收集2¹²个输出结果，计算并更新权重；

S5、通过补偿数字码得到理想码，更新数字码。

如图3所示，模拟域抖动信号注入的传统实现方式中数字伪随机信号发生器产生数字伪随机序列，通过控制开关使得CDAC中电容接到参电压或者地，等效于在输入电压注入一个随机抖动信号。由于DAC数字输入端加入随机抖动信号，DAC输出模拟信号的幅度会超过SAR ADC的输入信号幅度范围，比较器的输入信号幅度也会超出原来的幅度。为了保证SAR ADC自身以及基于抖动信号的DAC数字校准技术能够正常工作，传统的解决办法是增加冗余，也就是增加SAR ADC的输入信号幅度范围，同时增加比较器的输入信号幅度范围，必要的时候甚至需要增加比较器个数。

本发明的校准算法采用一种较为经济的伪随机码注入技术，如图4所示，数字随机抖动信号由数字伪随机信号发生器产生，和图3中的原理图相比较，该方案中加入了一个预比较器用于判断SAR ADC模拟输入信号的极性，并且根据该极性决定加入的数字随机抖动信号的极性：如果SAR ADC模拟输入信号的极性为正，则从DAC数字输入中加上数字随机抖动信号；如果SAR ADC模拟输入信号的极性为负，则在DAC数字输入中减去数字随机抖动信号。这种预判断的方式在引入数字随机抖动信号的基础上，不需要增加输入信号和比较器的幅度范围，提高了SAR ADC整体性能指标，节约了电路的面积和功耗。

如图5所示，数字伪随机信号发生器是一个线性反馈移位寄存器(linearfeedback shift registers，LFSR)，由N个D触发器和若干个异或门组成。线性反馈移位寄存器给定前一状态的输出，将该输出的线性函数再用作其输入。异或运算是最常见的但比特线性函数，对寄存器的某些位进行异或操作后作为输入，再对寄存器中各比特位进行整体移位。对于有N个D触发器的线性反馈移位寄存器，其周期数为2^N-1个。图5中该线性反馈移位寄存器的深度为15位，伪随机信号发生重复的频率是更新权重频率的千分之一，意味着每次计算相关系数可以将注入信号视为随机的。通过增加D触发器的数量，数字伪随机信号发生器(PRBS)的周期数可以进一步增加，输出的数字序列的随机性也会进一步改善，但是硬件开销会增大，一般一个周期内伪随机码的数量大于一次更新中的采样数的一千倍，则足以认为该序列是相对随机的。

本发明实施例提出的逐次逼近型模数转换器的电容失配校准系统包括数字伪随机信号发生器、电容型数模转换器(CDAC)、预比较器、比较器、存储器和中央处理器，数字伪随机信号发生器和预比较器组合用于注入数字随机抖动信号，电容型数模转换器在数字随机抖动信号和模拟输入信号的共同作用下，产生特定输出，比较器用于比较CDAC的输出与参考点位，得到输出数字码，存储器中存储有：1)比较器得到的输出数字码；2)可以供中央处理器运行的程度，在中央处理器运行程序的过程中能够实现上述逐次逼近型模数转换器的电容失配校准方法。

本发明提出的逐次逼近型模数转换器的电容失配校准方法结合已有的伪随机信号注入方法，通过新提出的相关系数法校准电容型数模转换器权重。该方法通过实际输出数字码评估理论输入电压，求伪随机信号与评估输入信号的相关系数，若绝对值在误差允许范围内接近0，则权重与理想权重一致，否则通过负反馈调节权重至误差允许范围内接近0，从而得到每一位的实际位权重。该发明通过模拟信号域伪随机信号的注入和数字校准，得到更加接近电容阵列实际权重的值，从而提高了电路的信噪失真比等动态参数。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围。应当指出，对于本技术领域的技术人员，在不脱离本发明设计结构及原理的前提下对本发明方案所作的等同变化都视作本发明的保护范围。

Claims (9)

1.一种逐次逼近型模数转换器的电容失配校准方法，其特征在于,具体包括如下步骤：

S1、数字伪随机信号发生器产生的数字随机抖动信号与模拟输入信号共同输入电容型数模转换器；

S2、通过比较器将所述电容型数模转换器的输出与参考点位作比较，存储得到的输出数字码；

S3、计算相应输出数字码的评估值，消除伪随机注入；

评估值计算公式如下：

D_est＝∑W_iD_out-∑W_iPN_i

D_est为输出数字码对应的评估值，D_out为输出数字码，W_i为第i位的电容权重，会随着算法的运行进行更新，PN_i为第i位的数字随机抖动信号码对应值；

S4、根据该评估值与注入的数字随机抖动信号求得相关系数，若所述相关系数的绝对值在误差允许范围内接近0，则得到正确的电容权重，否则，对电容权重进行反馈调节，返回所述步骤S3；

S5、通过补偿数字码得到理想码，更新数字码。

2.根据权利要求1所述的逐次逼近型模数转换器的电容失配校准方法，其特征在于，在步骤S1中，通过预比较器判断模拟输入信号的极性，根据该极性决定数字随机抖动信号的极性。

3.根据权利要求2所述的逐次逼近型模数转换器的电容失配校准方法，其特征在于，如果模拟输入信号的极性为正，则从电容型数模转换器的数字输入中加上数字随机抖动信号；如果模拟输入信号的极性为负，则在电容型数模转换器的数字输入中减去数字随机抖动信号。

4.根据权利要求1所述的逐次逼近型模数转换器的电容失配校准方法，其特征在于，所述步骤S4中，相关系数为零时表示通过逐次逼近型模数转换器反推得到的输入信号值和数字随机抖动信号无关，评估时所用的权重信息和电容型数模转换器实际的权重比例一致。

5.根据权利要求4所述的逐次逼近型模数转换器的电容失配校准方法，其特征在于，求相关系数需要较大数据样本，每收集2¹²个输出结果，计算并更新电容权重。

6.一种逐次逼近型模数转换器的电容失配校准系统，其特征在于,具体包括数字伪随机信号发生器、电容型数模转换器、预比较器、比较器、存储器和中央处理器，所述数字伪随机信号发生器和所述预比较器相配合用于注入数字随机抖动信号，所述电容型数模转换器在数字随机抖动信号和模拟输入信号的共同作用下，产生特定输出，所述比较器用于比较所述电容型数模转换器的输出与参考点位，得到输出数字码，所述存储器用于存储所述比较器得到的输出数字码和可以供所述中央处理器运行的程序，所述中央处理器在运行所述程序的过程中能够实现如权利要求1-5中任一项所述的逐次逼近型模数转换器的电容失配校准方法。

7.根据权利要求6所述的逐次逼近型模数转换器的电容失配校准系统，其特征在于，所述数字伪随机信号发生器是一个线性反馈移位寄存器，由N个D触发器和若干个异或门组成。

8.根据权利要求7所述的逐次逼近型模数转换器的电容失配校准系统，其特征在于，增加D触发器的数量可以增加所述数字伪随机信号发生器的周期数，改善输出的数字序列的随机性。

9.一种计算机可读存储介质，其特征在于，存储有可以供中央处理器运行的程序，所述程序在被所述中央处理器运行的过程中能够实现如权利要求1-5中任一项所述的逐次逼近型模数转换器的电容失配校准方法。

Images