CN116318142B - 一种模数转换器的校准方法和模数转换器 - Google Patents

一种模数转换器的校准方法和模数转换器 Download PDF

Info

Publication number
CN116318142B
CN116318142B CN202310126935.3A CN202310126935A CN116318142B CN 116318142 B CN116318142 B CN 116318142B CN 202310126935 A CN202310126935 A CN 202310126935A CN 116318142 B CN116318142 B CN 116318142B
Authority
CN
China
Prior art keywords
calibration
adc
bit
dac
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310126935.3A
Other languages
English (en)
Other versions
CN116318142A (zh
Inventor
薛重阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Shimao Microelectronics Co ltd
Original Assignee
Beijing Shimao Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Shimao Microelectronics Co ltd filed Critical Beijing Shimao Microelectronics Co ltd
Priority to CN202310126935.3A priority Critical patent/CN116318142B/zh
Publication of CN116318142A publication Critical patent/CN116318142A/zh
Application granted granted Critical
Publication of CN116318142B publication Critical patent/CN116318142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及一种模数转换器的校准方法和模数转换器。本公开通过根据ADC的输入信号的频率、输入信号的谐波频率中的至少一项以及ADC中的DAC各比特位对应的数字码构造校准矩阵，根据校准矩阵和ADC的输入信号向量解得DAC各比特位对应的权重，根据DAC各比特位对应的权重对ADC的数字输出进行校准，可以校准由器件失配问题产生的误差。本公开提供的ADC的校准方法，易于硬件实现，具有支持量产、计算速度快、计算复杂度低、校准精确度高的优点，并且通过构建校准矩阵，可以降低对测试机台、测试环境、信号源精度的要求，从而可以降低测试成本。

Description

一种模数转换器的校准方法和模数转换器
技术领域
本公开涉及电路系统技术领域，尤其涉及一种模数转换器的校准方法和模数转换器。
背景技术
在模数转换器(Analog-to-Digital Converter，ADC)中，由于工艺偏差的存在，器件存在失配。举例来说，18比特每秒800k个采样点的ADC的核心量化器是基于逐次逼近(Successive Approximation Register，SAR)ADC架构，内核是一个由几百甚至几千个单位电容组成的阵列。这些电容的大小在芯片生产过程中会产生失配，导致转换误差，产生非线性失真，严重影响ADC的精度、信噪失真比(Signal to Noise Distortion Ratio，SNDR)和积分非线性(Integral Non-linearity，INL)/微分非线性(Differential Non-linearity，DNL)。为了消除由于失配导致的误差，必须经过高精度的校准。这个校准精度需要超过ADC自身的目标精度(通常高于2比特，也就是说对于18比特ADC，校准精度需要达到20比特)，而且要保证在环境变化的情况下(例如温度、工作电压发生变化的情况下)，始终保证高校准精度。现有的前台校准技术，存在计算复杂度高、性能不稳定、片上实现硬件开销大、测试阶段时间开销大的问题，在实际中难以应用于大规模的前台校准。
发明内容
有鉴于此，本公开提出了一种模数转换器的校准方法和模数转换器，更易于硬件实现，并且支持量产、计算速度快、计算复杂度低、校准精确度高。
根据本公开的一方面，提供了一种模数转换器的校准方法，所述方法包括：根据模数转换器ADC的输入信号的频率、所述输入信号的谐波频率中的至少一项以及所述ADC中的数模转换器DAC各比特位对应的数字码，构造校准矩阵A；根据所述校准矩阵A，和所述ADC的输入信号向量b，得到向量x；根据所述向量x，得到所述DAC各比特位对应的权重；根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果。
在一种可能的实现方式中，所述向量x通过求解以下校准方程得到：Ax＝b。
在一种可能的实现方式中，所述根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果，包括：将所述ADC各比特位的数字输出与所述DAC各比特位对应的权重分别进行位乘，得到各比特位对应的位乘结果；将所述各比特位对应的位乘结果相加，得到相加结果；对所述相加结果进行截取，得到所述第一校准结果。
在一种可能的实现方式中，所述根据所述向量x，得到所述DAC各比特位对应的权重之后，还包括：将所述DAC各比特位对应的权重储存在所述ADC的非易失性存储器中。
在一种可能的实现方式中，所述方法还包括：根据所述第一校准结果和电阻非线性系数，得到第二校准结果。
在一种可能的实现方式中，所述电阻非线性系数包括二阶非线性修正系数和三阶非线性修正系数；所述根据所述第一校准结果和电阻非线性系数，得到第二校准结果，包括：根据方程Dout′＝Dout,0-b2·Dout,0 2-b3·Dout,0 3，解得所述第二校准结果；其中，Dout′为所述第二校准结果，Dout,0为所述第一校准结果，b2为所述二阶非线性修正系数，b3为所述三阶非线性修正系数。
在一种可能的实现方式中，所述方法还包括：根据所述向量x，得到针对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准的校准值；根据所述校准值，对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准。
根据本公开的另一方面，提供了一种模数转换器ADC，包括数模转换器DAC、第一输出模块、存储模块、校准模块和第二输出模块；其中，所述第一输出模块，用于输出所述ADC的数字输出；所述存储模块，用于存储所述DAC各比特位对应的权重；所述校准模块，用于根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果；所述第二输出模块，用于输出所述第一校准结果。
在一种可能的实现方式中，所述校准模块，还用于根据所述第一校准结果和电阻非线性系数，得到第二校准结果；所述第二输出模块，还用于输出所述第二校准结果。
在一种可能的实现方式中，所述权重根据上述方法得到。
本公开通过根据ADC的输入信号的频率、输入信号的谐波频率中的至少一项以及ADC中的DAC各比特位对应的数字码构造校准矩阵，根据校准矩阵和ADC的输入信号向量解得DAC各比特位对应的权重，根据DAC各比特位对应的权重对ADC的数字输出进行校准，可以校准由器件失配问题产生的误差。本公开提供的ADC的校准方法，易于硬件实现，具有支持量产、计算速度快、计算复杂度低、校准精确度高的优点，并且通过构建校准矩阵，可以降低对测试机台、测试环境、信号源精度的要求，从而可以降低测试成本。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本申请一实施例的多晶硅电阻的示意图。
图2示出根据本申请一实施的模数转换器的校准方法的流程图。
图3示出根据本申请一实施例的校准结果示意图。
图4示出根据本申请一实施例的对ADC的数字输出进行校准的示意图。
图5示出根据本申请一实施例的第一校准结果对应的频谱、INL波形、DNL波形的示意图。
图6示出根据本申请一实施例的第二校准结果对应的频谱、INL波形、DNL波形的示意图。
图7示出根据本申请一实施例的ADC的结构示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
在ADC中，存在以下两个问题：一是由于工艺偏差而导致的器件失配问题(例如电容大小的偏差)；二是由于器件自身特性造成的非线性问题。
对于ADC中的器件失配问题，为了消除失配导致的误差，必须对ADC进行校准，其校准精度需要超过ADC自身的目标精度，并且要保证在环境变化的情况下，始终保证准确性。校准技术的难点在于如何在保证校准精度的前提下，尽可能简化校准电路(即降低设计复杂度)、降低开销(即降低芯片面积、功耗)、减轻校准过程中对外部输入的要求(即不依赖极高精度的输入信号，否则测试板卡成本极高，设计复杂度大)、以及保证校准算法能够准确快速收敛。校准算法的核心在于对校准参数的准确提取，而这个提取过程中最重要的环节是给定输入测试向量，得到测试数据，并经过软件程序反推出校准参数。现有的校准算法中，一种利用Matlab提供的优化函数Fminsearch的前台校准算法很常用。Fminsearch函数需要不断进行快速傅里叶变换(Fast Fourier Transformation，FFT)，利用FFT得到的SNDR作为优化目标。该算法往往需要进行上千次FFT，计算复杂度较高，时间开销极大，并且存在不稳定、难以片上实现的问题，在实际中难以用于大规模前台校准。
对于ADC中的非线性问题，由于器件自身特性，会产生信号失真，从而造成非线性问题；例如，多晶硅电阻的阻值在不同导通电流下不相同，从而造成信号的非线性。图1示出根据本申请一实施例的多晶硅电阻的示意图，如图1所示，该多晶硅电阻长在衬底上方，与衬底由一层厚度为tox的绝缘氧化层隔离。相比于其他常用的电阻类型(如扩散电阻或者衬底电阻)，多晶硅电阻不需要衬底或者阱作为电阻来源，因此没有寄生二极管带来的耗尽效应，在常用的各种电阻类型中，多晶硅电阻是线性度相对最高的一种电阻。此外，相比于其他常用的电阻类型，多晶硅电阻与衬底的距离会相对更远，因此，该类型电阻的寄生电容也会更小一些。综合来看，在各种常用的片上电阻类型中，多晶硅电阻是最有希望用于高线性度ADC信号链中的一个替代方案。但多晶硅电阻剩余的非线性仍然限制了信号链整体线性度的性能，其主要来源是：多晶硅材料中的载流子的输运会受到多晶硅中耗尽层的影响，而耗尽层的厚度是电阻和衬底的相对电压的函数。在不同的对衬底电压下，多晶硅电阻的底部会形成不同厚度的耗尽层，从而改变了电阻实际的有效导通面积和导通电阻阻值，这也会导致多晶硅电阻的电流-电压(I-V)特性的非线性，尤其是在相对较低的电流密度下。这些与输入信号非线性相关的阻值变化，导致整个信号通路的线性度下降。在较大的输入信号摆幅(如±10V)下，多晶硅电阻的非线性会在放大器的输出端造成约-80dBFS的二阶失真，无法满足高精度的要求。针对多晶硅电阻在模拟信号链里带来的信号非线性问题，通常避免采用多晶硅电阻，而是采用定制的薄膜电阻。薄膜电阻采用特殊工艺和材料，在远离衬底的高层制备电阻。虽然此类电阻解决了电阻非线性问题，但是由于工艺的特殊性，使得可选择的晶圆代工厂和工艺节点相对有限，更重要的是，采用薄膜电阻工艺会极大地提高芯片的生产成本。因此，高精度ADC设计，存在电路线性度性能和生产成本/可选工艺灵活性之间的根本矛盾。
对于理想ADC，我们假设ADC的模拟输入为向量b，数字输出为矩阵A，DAC各比特位对应的权重构成的向量为x,则有Ax＝b。由于存在器件失配，DAC各比特位对应的权重并不是标准的二进制权重。校准算法的目的也就是对正确的权重进行求解的过程，即解得向量x。基于上述思想，本申请实施例提供了一种模数转换器的校准方法。
图2示出根据本申请一实施例的模数转换器的校准方法的流程图，如图2所示，该方法可以包括：
S201、根据模数转换器ADC的输入信号的频率、所述输入信号的谐波频率中的至少一项以及所述ADC中的数模转换器DAC各比特位对应的数字码，构造校准矩阵A。
在包含DAC的ADC(例如逐次逼近等结构的ADC)中，除了由于器件失配导致的DAC各比特位对应的权重产生的误差，还存在失调(offset)电压、电压(DC)转换的过程中输入信号和输出信号存在相位差、输入信号或者ADC存在其它非线性导致输入信号中含有主频外的谐波干扰等误差，可以在构建校准矩阵A时将这些因素考虑进去。
优选地，可以根据ADC的输入信号的频率、输入信号的谐波频率以及ADC中的DAC各比特位对应的数字码，构造校准矩阵A。校准矩阵A的列数可以为n+2+2*h，其中，n表示ADC中的DAC的比特位数，由于冗余位的存在，DAC的比特位数一般会大于ADC的比特位数，可以根据DAC各比特位对应的数字码在校准矩阵A中构造n列，用于校准DAC各比特位对应的权重，DAC各比特位对应的数字码可以是0或1，即DAC的输入；2包含用于校准offset的一列和用于校准相位的一列，用于校准offset的一列可以全部为1，用于校准相位的一列可以根据ADC的输入信号的频率进行构造；h表示输入信号的谐波干扰的数量，针对每个谐波干扰，可以根据谐波频率在校准矩阵A中构造2列，分别是用于校准谐波正弦分量的一列和用于校准谐波余弦分量的一列，谐波频率可以通过对输入信号进行信号分析得到。校准矩阵A的行数可以为m，m表示输入信号的采样点数。在构造校准矩阵A时将offset、输入信号和输出信号的相位差、谐波干扰考虑进去，有助于解得更准确的DAC权重，提高校准精确度，并且可以降低对测试机台、测试环境、测试源精度的要求，从而可以降低测试成本。
作为一个示例，ADC中的DAC为18比特位(即n＝18)，谐波干扰的数量为1(即h＝1)，可以根据ADC的输入信号的频率Fin、输入信号的谐波频率Fh和DAC各比特位对应的数字码，构造如下所示的校准矩阵A：
其中，该校准矩阵A的列数为22列，Ak(t)表示DAC的第k个比特位在t时刻对应的数字码(k＝1,2,…,18)，Ak(t)对应的各列用于校准DAC各比特位对应的权重；校准矩阵A中全部为1的一列用于校准offset；cos(Fin(t))对应的一列用于校准相位；sin(Fh(t))和cos(Fh(t))对应的两列用于校准谐波干扰，sin(Fh(t))对应的一列用于校准谐波正弦分量，cos(Fh(t))对应的一列用于校准谐波余弦分量。该校准矩阵A的行数可以是输入信号的采样点数。
图3示出根据本申请一实施例的校准结果示意图，如图3所示，ADC的输入信号中含有-100dB谐波，在构造校准矩阵时将谐波干扰考虑进去，可以实现较好的校准效果。这样，在构造校准矩阵时将输入信号中和ADC信号链通路的非线性所造成的干扰考虑进去，可以提高校准精确度，并且可以降低对测试机台、测试环境、信号源精度的要求。
示例性地，可以根据ADC的输入信号的频率和ADC中的DAC各比特位对应的数字码，构造校准矩阵A。可以根据DAC各比特位对应的数字码，构造用于校准DAC各比特位对应的权重的各列；可以构造全部为1的一列，用于校准offset；可以根据ADC的输入信号的频率，构造用于校准相位的一列。需要说明的是，在理想的输入信号和测试机台环境下，不存在offset的误差和相位的误差，可以不构造用于校准offset的一列和用于校准相位的一列；但在实际的输入信号和测试机台环境下，存在offset的误差和相位的误差，一般需要构造用于校准offset的一列和用于校准相位的一列，从而有助于解得更准确的DAC权重。
S202、根据所述校准矩阵A，和所述ADC的输入信号向量b，得到向量x。
其中，所述向量x可通过求解以下校准方程得到：Ax＝b。
示例性地，可以根据输入信号的频率Fin构造输入信号向量b，向量b的形式可以是b＝[b(t1)b(t2)…]T，其中，b(t)＝sin(Fin*t)，表示ADC在t时刻的输入信号；向量b的行数可以是输入信号的采样点数。
作为一个示例，对于上述示例中的校准矩阵A，可以构造如下所示的校准方程(1)：
其中，x＝[x18 x17…x1 xoff xc xhs xhc]T为未知向量，xk表示校准DAC的第k个比特位对应的权重的解(k＝1,2,…,18)，xoff表示校准offset的解，xc表示校准相位的解，xhs表示校准谐波正弦分量的解，xhc表示校准谐波余弦分量的解。
在一种可能的实现方式中，所述根据所述校准矩阵A，和所述ADC的输入信号向量b，得到向量x，包括：根据最小二乘算法，求解所述校准方程Ax＝b，解得所述向量x。
求解校准方程Ax＝b可以看做一个最小二乘问题，可以根据最小二乘算法进行求解。在一个示例中，使用最小二乘算法(采样点数为1000)的计算次数约为8×105，使用优化函数Fminsearch(使用105点FFT),计算次数约为2.3×109。相对于使用优化函数Fminsearch的前台校准算法，根据最小二乘算法求解校准方程，节省了计算FFT和迭代逼近的时间，可以降低计算复杂度，降低时间开销。
根据最小二乘算法求解校准方程Ax＝b的前提条件是校准矩阵A为列满秩矩阵。在实际电路中由于非理想因素存在，列满秩非常容易实现。当没有采用冗余电容时，一般而言，当输入信号的频率Fin与采样频率Fs满足Fin＝(bin/N)Fs且bin与N的最大公约数为1时，即可满足校准矩阵A为列满秩矩阵，其中，bin与N为任意整数。在校准矩阵A为列满秩矩阵的前提下，输入信号的频率对最小二乘法求解没有影响，输入信号的频率选取有较高的灵活度。但是实际DAC使用了冗余电容。冗余电容由于与相邻的电容有着一样的大小，在噪声和干扰较小时，将需要更多的采样点数才能达成列满秩。具体需求点数需要看测试时的具体情况而定。作为一个示例，可以采用512点采样达成列满秩。在行为级仿真中，模拟输入噪声使SNDR约等于100dB时，经过试验发现在使用512点采样数据来校准时，可以保证99.9％的准确率。如果无法实现列满秩，可以再取512点采样，再进行一次校准。当SNDR不是特别高的情况下，理论上达成列满秩所需要的点数更少。对于采样率为1MHz的ADC来说，512点采样所需时间小于1毫秒，也是测试机台所能够允许的时长。
示例性地，可以根据正交(QR)分解算法求解校准方程Ax＝b，解得向量x。QR分解算法常被运用在求解最小二乘问题中。QR分解算法可以将校准矩阵A分解为正交矩阵Q和上三角矩阵R的乘积，即A＝QR。校准方程Ax＝b可以变形为ATAx＝ATb。对于方程ATAx＝ATb，根据QR分解算法可以解得向量x＝(ATA)-1ATb＝(RTQTQR)-1RTQTb＝R-1QTb。上述方法的计算复杂度为2mn2，其中，n表示ADC中的DAC的比特位数，m表示输入信号的采样点数。随着采样点数增加，计算复杂度线性增加。对于18位比特位的DAC,这是一个计算复杂度很低的方法。
作为一个示例，可以将输入信号的基频、二次谐波、三次谐波都纳入校准方程未知量，并加上扰动来解决收敛性问题。扰动会引导校准方程趋向正确稳定的解，促进欠定方程的求解。同时引入的二次谐波向量和三次谐波向量将消除前级电路的非线性的影响。在上述校准方程(1)的基础上将二次谐波和三次谐波纳入方程未知量，并根据矩阵运算法则对方程进行变形，使得方程变形为便于求解的形式，最终可以得到如下所示的校准方程(2)：
其中，xc1[n]表示构造出的基频余弦分量在n时刻的值，xs1[n]表示构造出的基频正弦分量在n时刻的值，xc2[n]表示构造出的二次谐波余弦分量在n时刻的值，xs2[n]表示构造出的二次谐波正弦分量在n时刻的值，xc3[n]表示构造出的三次谐波余弦分量在n时刻的值，xs3[n]表示构造出的三次谐波正弦分量在n时刻的值(n＝1,2,…,N)；Dk[n]表示DAC的第k个比特位在n时刻对应的数字码(k＝1,2,…,K，n＝1,2,…,N)，为了便于求解，将DAC的最高比特位在n时刻对应的数字码DK[n]从校准方程左侧移动到校准方程右侧；向量[WK- 1WK-2…W1-I1-Q1-I2-Q2-I3-Q3-OS]T对应于校准方程(1)中的未知向量x，Wk表示校准DAC的第k个比特位对应的权重的解(k＝1,2,…,K-1)；I1表示校准基频余弦分量对应的系数解，Q1表示校准基频正弦分量对应的系数解，I2表示校准二次谐波余弦分量对应的系数解，Q2表示校准二次谐波正弦分量对应的系数解，I3表示校准三次谐波余弦分量对应的系数解，Q3表示校准三次谐波正弦分量对应的系数解，OS表示校准offset的解。可以通过求解校准方程(2)，解得向量x。
示例性地，构造校准矩阵A和求解向量x的过程可以在计算机内进行。
S203、根据所述向量x，得到所述DAC各比特位对应的权重。
解得向量x后，可以从向量x中得到DAC各比特位对应的权重。示例性地，根据所述向量x，得到所述DAC各比特位对应的权重之后，可以将得到的DAC各比特位对应的权重储存在ADC的非易失性存储器中，例如，可以储存在eFuse存储器中。示例性地，可以将DAC各比特位对应的权重进行编码后存储在ADC的非易失性存储器中，从而可以提高存储效率。
示例性地，可以预存部分标准的二进制权重，在解得DAC各比特位对应的权重后，可以将DAC各比特位对应的权重与标准的二进制权重的差值储存在eFuse存储器中，在读取DAC权重时，可以将eFuse存储器中读取的DAC权重与预存的标准的二进制权重相加，得到实际解得的DAC权重。例如，可以预存标准的二进制权重2、4、8，如果解得的DAC权重为2、3.95、8.05，可以将DAC权重与标准的二进制权重的差值0、-0.05、0.05储存在eFuse存储器中，在读取DAC权重时，将eFuse存储器中读取的0、-0.05、0.05分别与预存的权重2、4、8相加，得到实际解得的DAC权重2、3.95、8.05。
在一种可能的实现方式中，还可以根据向量x，得到针对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准的校准值(例如上文中的xoff、xc、xhs、xhc)；可以根据所述校准值，对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准。
示例性地，可以将解得的向量x中包含的其他信息存储在ADC内的非易失性存储器中，例如，可以将解得的校准offset的解、校准相位的解、校准谐波正弦分量的解、校准谐波余弦分量的解储存在非易失性存储器中。示例性地，可以根据解得的校准offset的解、校准相位的解、校准谐波正弦分量的解、校准谐波余弦分量的解分别对offset、输入信号和输出信号的相位差、谐波干扰进行校准，从而可以使最终得到的校准结果更加准确。
示例性地，对于offset，如果系统设计有短接测试，可以在短接模式下直接将ADC的输入短接，进一步对offset进行修正，得到修正后的offset校准码，并可以将修正后的offset校准码储存在eFuse存储器中，用于校准offset。
S204、根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果。
本申请实施例通过根据ADC的输入信号的频率、输入信号的谐波频率中的至少一项以及ADC中的DAC各比特位对应的数字码构造校准矩阵，根据校准矩阵和ADC的输入信号向量解得DAC各比特位对应的权重，根据DAC各比特位对应的权重对ADC的数字输出进行校准，可以校准由器件失配问题产生的误差。本申请实施例提供的ADC的校准方法，易于硬件实现，具有支持量产、计算速度快、计算复杂度低、校准精确度高的优点，并且通过构建校准矩阵，可以降低对测试机台、测试环境、测试源精度的要求，从而可以降低测试成本。
本申请实施例提供的ADC的校准方法，适用于所有使用DAC实现ADC的情况。
本申请实施例所提供的ADC的校准方法，可以应用于ADC的前台校准。由于器件失配问题对于芯片使用环境并不敏感，不需要采用后台校准技术来实时跟踪器件的失配，可以在ADC出厂时使用本申请实施例所提供的校准方法进行前台校准，在芯片量产机台测试时输入正弦信号，得到数字输出，并通过本申请实施例所提供的校准方法求解DAC权重从而进行校准。在完成一次校准后，可以将校准得到的校准信息存入ADC芯片内的非易失性存储器，之后在ADC工作时，可以一直使用该非易失性存储器中储存好的校准信息对数字输出进行校准和补偿，从而完成校准的全部过程。
在一种可能的实现方式中，所述根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果，包括：
将所述ADC各比特位的数字输出与所述DAC各比特位对应的权重分别进行位乘，得到各比特位对应的位乘结果；
将所述各比特位对应的位乘结果相加，得到相加结果；
对所述相加结果进行截取，得到所述第一校准结果。
图4示出根据本申请一实施例的对ADC的数字输出进行校准的示意图，如图4所示，该ADC的比特位数为20位。可以从eFuse存储器中读取存储的DAC权重并与预设权重相加，得到实际解得的DAC各比特位对应的权重W0～W19，这一步可以在ADC初始化时完成；并可以从eFuse存储器中读取校准offset的解W20。对于W0～W19，可以根据具体设计确定各权重系数对应的位宽，例如，各权重系数对应的位宽可以逐渐增加。在ADC工作时，将ADC输出的串行数字码转换为并行数字码D0～D19，并将ADC各比特位输出的数字码D0～D19与DAC各比特位对应的权重W0～W19分别进行位乘，然后将各比特位对应的位乘结果相加，得到相加结果；对于校准offset的解W20，可以直接加到相加结果中，从而实现对offset的校准。可以根据实际输出的要求，对得到的相加结果进行截取和编码，得到校准后的ADC的数字输出(即第一校准结果)，并可以以串行形式输出第一校准结果；例如，ADC的实际输出要求为18位数字码，通过对上述相加结果进行截取和编码，可以生成18位数字码进行输出。需要说明的是，图4仅展示了ADC在一个周期内的数字输出的校准过程，实际在校准ADC的数字输出时，是多周期实现的。本申请实施例提供的模数转换器的校准方法，可以在高精度ADC和整体模拟信号链中进行量产使用，更加易于硬件实现，同时在产品测试环节，可以更快收敛，有效降低测试时间和测试成本，与现有的前台校准算法相比，可以在相对少量的额外校准硬件开销下，对ADC的数字输出进行校准，具有支持量产、计算速度快、计算复杂度低、校准精确度高的优点，可以有效解决器件失配问题带来的性能衰减，并可以有效地提升ADC和整体模拟信号链中存在的非线性性能。
示例性地，在输出第一校准结果前，可以对增益误差进行校准。通过最小二乘算法计算出的DAC各比特位对应的权重实际上是DAC各比特位对应的权重之间的比例系数，需要将其归一化至将权重应用到数字输出后没有增益误差的情况。可以将校准矩阵A与解得的向量x相乘，将结果与输入信号向量b进行比较，确定增益误差。例如，b＝1，Ax＝1.1，则增益误差为(1.1-1)÷1＝10％，对于校准结果，需要除以1.1后再进行输出，以消除增益误差。
在一种可能的实现方式中，该方法还包括：根据所述第一校准结果和电阻非线性系数，得到第二校准结果。
示例性地，电阻非线性系数可以包括各阶谐波对应的非线性修正系数，例如二阶谐波对应的二阶非线性修正系数、三阶谐波对应的三阶非线性修正系数。
示例性地，可以通过分析第一校准结果，得到电阻非线性系数，具体实现过程可以参照现有技术。作为一个示例，可以根据第一校准结果对应的频谱、积分非线性INL波形、微分非线性DNL波形中的一项或多项，得到电阻非线性系数。图5示出根据本申请一实施例的第一校准结果对应的频谱、INL波形、DNL波形的示意图，图5(a)示出第一校准结果对应的频谱，图5(b)示出第一校准结果对应的INL波形，图5(c)示出第一校准结果对应的DNL波形。可以根据图5(a)中二阶谐波对应的幅度与基频对应的幅度得到二阶非线性修正系数，得到二阶非线性修正系数的具体过程可以参照现有技术。
示例性地，还可以根据上述图2中步骤S201～S202得到电阻非线性系数。可以在上述图2的步骤S201中构造校准矩阵A时，将电阻非线性系数考虑进去，通过步骤S202，解得向量x，从而得到电阻非线性系数。作为一个示例，可以在上述图2的步骤S201中构造校准矩阵A时，将二阶非线性修正系数和三阶非线性修正系数的影响考虑进去，构造用于校准二阶非线性修正系数的一列和用于校准三阶非线性修正系数的一列，并在向量x中对应加入二阶非线性修正系数的解和三阶非线性修正系数的解，通过求解方程Ax＝b，解得向量x，从而得到二阶非线性修正系数和三阶非线性修正系数。
需要说明的是，本领域技术人员可以通过各种技术手段得到电阻非线性系数，本申请对此不做限定。
本申请实施例通过提取电阻非线性系数，在ADC的输出结果中相应地移除由于非线性带来的误差，在数字域进行校准，从而达到非线性补偿和校准的目的，有效地降低了电阻非线性带来的性能影响。作为一个示例，可以在ADC中采用多晶硅电阻配合本申请实施例提供的校准方法代替薄膜电阻等特殊工艺高精度元件，避免由于匹配精度要求而需要大尺寸的元件(造成的芯片面积增加)，本申请实施例提供的校准方法，通过数字域校准，可以有效地提升非线性多晶硅电阻所在系统整体可以达到的线性度。
示例性地，所述电阻非线性系数包括二阶非线性修正系数和三阶非线性修正系数；所述根据所述第一校准结果和所述电阻非线性系数，得到第二校准结果，包括：
根据方程Dout′＝Dout,0-b2·Dout,0 2-b3·Dout,0 3，解得所述第二校准结果；其中，Dout′为所述第二校准结果，Dout,0为所述第一校准结果，b2为所述二阶非线性修正系数，b3为所述三阶非线性修正系数。
除了包含信号基本分量外，第一校准结果中实际上会包含至少到输入信号的9阶非线性失真分量，然而，这些高阶非线性失真的系数非常小，对最终ADC信号链整体的线性度性能影响较小，可以只考虑二阶非线性失真和三阶非线性失真，从第一校准结果中移出二阶非线性失真分量(即b2·Dout,0 2)和三阶非线性失真分量(即b3·Dout,0 3)。这样，本申请实施例通过分析第一校准结果，提取得到二阶非线性修正系数和三阶非线性修正系数，在第一校准结果中相应地移除二阶非线性失真分量和三阶非线性失真分量，得到第二校准结果，从而达到进行非线性补偿和校准的目的，有效地降低了电阻非线性带来的性能影响。
图6示出根据本申请一实施例的第二校准结果对应的频谱、INL波形、DNL波形的示意图，图6(a)示出第二校准结果对应的频谱，图6(b)示出第二校准结果对应的INL波形，图6(c)示出第二校准结果对应的DNL波形。如图6所示，经过电阻非线性校准后，有效提升了输出信号的线性度。
基于上述发明构思，本申请实施例还提供了一种ADC。
图7示出根据本申请一实施例的ADC的结构示意图，如图7所示，所述ADC包括DAC701、第一输出模块702、存储模块703、校准模块704和第二输出模块705；其中，所述第一输出模块702，用于输出所述ADC的数字输出(即校准前的ADC数字输出)；所述存储模块703，用于存储所述DAC701各比特位对应的权重；所述校准模块704，用于根据所述DAC701各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果；所述第二输出模块705，用于输出所述第一校准结果。
示例性地，DAC各比特位对应的权重可以参照上述图2中步骤S201～S203得到，可在计算机中通过执行步骤S201～S203，得到权重后存储在存储模块703中。
示例性地，所述根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果，可以参照上述图2中步骤S204。
示例性地，所述存储模块703，可以是非易失性存储器，例如，可以是eFuse存储器。
在一种可能的实现方式中，所述校准模块，还用于根据所述第一校准结果和电阻非线性系数，得到第二校准结果；所述第二输出模块，还用于输出所述第二校准结果。
示例性地，得到第二校准结果的过程，可以参照上述校准方法中根据所述第一校准结果和电阻非线性系数，得到第二校准结果的步骤进行实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (7)

1.一种模数转换器的校准方法，其特征在于，所述方法包括：
根据模数转换器ADC的输入信号的频率、所述输入信号的谐波频率中的至少一项以及所述ADC中的数模转换器DAC各比特位对应的数字码，构造校准矩阵A；
根据所述校准矩阵A，和所述ADC的输入信号向量b，得到向量x；
根据所述向量x，得到所述DAC各比特位对应的权重；
根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果；
所述向量x通过求解以下校准方程得到：
Ax＝n；
所述根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果，包括：
将所述ADC各比特位的数字输出与所述DAC各比特位对应的权重分别进行位乘，得到各比特位对应的位乘结果；
将所述各比特位对应的位乘结果相加，得到相加结果；
对所述相加结果进行截取，得到所述第一校准结果。
2.根据权利要求1所述的方法，其特征在于，所述根据所述向量x，得到所述DAC各比特位对应的权重之后，还包括：
将所述DAC各比特位对应的权重储存在所述ADC的非易失性存储器中。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述第一校准结果和电阻非线性系数，得到第二校准结果。
4.根据权利要求3所述的方法，其特征在于，所述电阻非线性系数包括二阶非线性修正系数和三阶非线性修正系数；
所述根据所述第一校准结果和电阻非线性系数，得到第二校准结果，包括：
根据方程Dout′＝Dout，0-n2·Dout，0 2-b3·Dout，0 3，解得所述第二校准结果；其中，Dout′为所述第二校准结果，Dout，0为所述第一校准结果，b2为所述二阶非线性修正系数，b3为所述三阶非线性修正系数。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述方法还包括：
根据所述向量x，得到针对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准的校准值；
根据所述校准值，对失调电压、输入信号和输出信号的相位差、输入信号中的谐波干扰误差中的一项或多项进行校准。
6.一种模数转换器ADC，其特征在于，包括：数模转换器DAC、第一输出模块、存储模块、校准模块和第二输出模块；其中，
所述第一输出模块，用于输出所述ADC的数字输出；
所述存储模块，用于存储所述DAC各比特位对应的权重；所述权重根据权利要求1-5中任一项所述的方法得到；
所述校准模块，用于根据所述DAC各比特位对应的权重，对所述ADC的数字输出进行校准，得到第一校准结果；
所述第二输出模块，用于输出所述第一校准结果。
7.根据权利要求6所述的ADC，其特征在于，所述校准模块，还用于根据所述第一校准结果和电阻非线性系数，得到第二校准结果；
所述第二输出模块，还用于输出所述第二校准结果。
CN202310126935.3A 2023-02-08 2023-02-08 一种模数转换器的校准方法和模数转换器 Active CN116318142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310126935.3A CN116318142B (zh) 2023-02-08 2023-02-08 一种模数转换器的校准方法和模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310126935.3A CN116318142B (zh) 2023-02-08 2023-02-08 一种模数转换器的校准方法和模数转换器

Publications (2)

Publication Number Publication Date
CN116318142A CN116318142A (zh) 2023-06-23
CN116318142B true CN116318142B (zh) 2024-05-03

Family

ID=86835185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310126935.3A Active CN116318142B (zh) 2023-02-08 2023-02-08 一种模数转换器的校准方法和模数转换器

Country Status (1)

Country Link
CN (1) CN116318142B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2006134463A (ru) * 2006-09-29 2008-04-10 Юрий Владимирович Агрич (RU) Аналого-цифровой преобразователь и способ его калибровки
CN103078640A (zh) * 2013-01-16 2013-05-01 华南理工大学 一种用于adc的rls自适应滤波校准算法
CN104242933A (zh) * 2013-08-22 2014-12-24 西安电子科技大学 高速模数转换器的数字后台校准方法
CN104467857A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 逐次逼近模数转换器系统
CN109660255A (zh) * 2018-12-14 2019-04-19 南京南瑞微电子技术有限公司 模数转换器非线性校准方法
CN111384950A (zh) * 2018-12-31 2020-07-07 特克特朗尼克公司 用于时间交织数模转换器的线性和非线性校准
CN111669178A (zh) * 2019-11-29 2020-09-15 西安电子科技大学 一种高精度逐次逼近型模数转换器及其线性度校准方法
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN112383308A (zh) * 2020-11-26 2021-02-19 北京工业大学 一种基于lms算法逐次逼近式模拟数字转换器校准方法
CN113659984A (zh) * 2021-07-12 2021-11-16 清华大学深圳国际研究生院 一种逐次逼近型模数转换器的电容失配校准方法及系统
CN114553226A (zh) * 2020-11-25 2022-05-27 杭州深谙微电子科技有限公司 模数转换器的校准方法和校准系统
CN114650056A (zh) * 2021-11-29 2022-06-21 奇力士技术有限公司 生成sar搜索的输入延迟调整以校准多通道交替式adc的时间相位失配的矩阵处理器
CN114721460A (zh) * 2022-04-12 2022-07-08 北京士模微电子有限责任公司 校准方法、装置、电子设备及计算机可读存储介质

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2006134463A (ru) * 2006-09-29 2008-04-10 Юрий Владимирович Агрич (RU) Аналого-цифровой преобразователь и способ его калибровки
CN103078640A (zh) * 2013-01-16 2013-05-01 华南理工大学 一种用于adc的rls自适应滤波校准算法
CN104242933A (zh) * 2013-08-22 2014-12-24 西安电子科技大学 高速模数转换器的数字后台校准方法
CN104467857A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 逐次逼近模数转换器系统
CN109660255A (zh) * 2018-12-14 2019-04-19 南京南瑞微电子技术有限公司 模数转换器非线性校准方法
CN111384950A (zh) * 2018-12-31 2020-07-07 特克特朗尼克公司 用于时间交织数模转换器的线性和非线性校准
CN111669178A (zh) * 2019-11-29 2020-09-15 西安电子科技大学 一种高精度逐次逼近型模数转换器及其线性度校准方法
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN114553226A (zh) * 2020-11-25 2022-05-27 杭州深谙微电子科技有限公司 模数转换器的校准方法和校准系统
CN112383308A (zh) * 2020-11-26 2021-02-19 北京工业大学 一种基于lms算法逐次逼近式模拟数字转换器校准方法
CN113659984A (zh) * 2021-07-12 2021-11-16 清华大学深圳国际研究生院 一种逐次逼近型模数转换器的电容失配校准方法及系统
CN114650056A (zh) * 2021-11-29 2022-06-21 奇力士技术有限公司 生成sar搜索的输入延迟调整以校准多通道交替式adc的时间相位失配的矩阵处理器
CN114721460A (zh) * 2022-04-12 2022-07-08 北京士模微电子有限责任公司 校准方法、装置、电子设备及计算机可读存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
All-Digital Background Calibration of a Successive Approximation ADC Using the "Split ADC" Architecture;John A. McNeill et al.;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》;20111031;第58卷(第10期);全文 *
模数转换器的数字校准算法设计与实现;黄丽;李雪梅;张晓晶;;科技风;20130115(01);全文 *
逐次逼近模数转换器校准技术的研究与应用;张昱桐;谷宪;马哲;;中国集成电路;20191205(12);全文 *

Also Published As

Publication number Publication date
CN116318142A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
Moon et al. Background digital calibration techniques for pipelined ADCs
Cong et al. A 1.5-V 14-bit 100-MS/s self-calibrated DAC
CN101573592B (zh) 补偿仪器信道中的谐波失真
McNeill et al. All-digital background calibration of a successive approximation ADC using the “split ADC” architecture
CN101228697B (zh) 误差校正电路及使用其的模数转换器
Choe et al. A 13-b 40-MSamples/s CMOS pipelined folding ADC with background offset trimming
CN105720981A (zh) 用于模数转换器的微处理器辅助校准
EP1771948A1 (en) Digital-to-analogue converter system with increased performance
US10630307B1 (en) Optimized arrays for segmented successive-approximation-register (SAR) analog-to-digital converter (ADC)
JP6114390B2 (ja) アナログデジタル変換器
US11101810B1 (en) Training a machine learning system for ADC compensation
US11870456B2 (en) Analog-to-digital conversion circuit with improved linearity
CN110912561B (zh) 数模转换器传输函数修改
CN116318142B (zh) 一种模数转换器的校准方法和模数转换器
Chang et al. Radix-based digital calibration techniques for multi-stage recycling pipelined ADCs
Murmann et al. Digital domain measurement and cancellation of residue amplifier nonlinearity in pipelined ADCs
Brenna et al. A tool for the assisted design of charge redistribution SAR ADCs
US11563442B2 (en) Calibration of continuous-time residue generation systems for analog-to-digital converters
Jin et al. Testing of precision DAC using low-resolution ADC with wobbling
Li et al. An Ultra-fast ADC Linearity Test and Calibration Method
Lundin Post-correction of analog-to-digital converters
Huang et al. An MCT-based bit-weight extraction technique for embedded SAR ADC testing and calibration
Liu et al. Rapid calibration of bits weights error for high‐resolution successive approximation register ADC
Bernard et al. Adaptive LUT-based system for in situ ADC auto-correction
Yoon et al. An efficient digital-domain calibration technique for SAR ADCs using a bridge capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant