CN116155285A - 一种基于数字域编码重映射的数模转换器校准方法 - Google Patents
一种基于数字域编码重映射的数模转换器校准方法 Download PDFInfo
- Publication number
- CN116155285A CN116155285A CN202310303143.9A CN202310303143A CN116155285A CN 116155285 A CN116155285 A CN 116155285A CN 202310303143 A CN202310303143 A CN 202310303143A CN 116155285 A CN116155285 A CN 116155285A
- Authority
- CN
- China
- Prior art keywords
- digital
- weight
- analog
- code
- dac cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种基于数字域编码重映射的数模转换器校准方法，包括误差测量步骤和误差补偿步骤；所述误差测量步骤，采用辅助ADC去测得每一个DAC cell权重，并存储在权重寄存器中；所述误差补偿步骤，通过纯数字域的编码重映射来实现，输入原始码字存储在缓冲寄存器中，采用由有限状态机控制的逐次逼近环路进行多次数字域比较，使得映射结果码字与真实DAC cell权重的内积值逐渐逼近所述缓冲寄存器的值，最终保证模拟域输出值与理想值偏差小于最小DAC cell的权重。
Description
技术领域
本发明涉及一种基于数字域编码重映射的数模转换器校准方法，涉及电子技术领域。
背景技术
数字信号处理在工业控制、自动化生产，以及智能制造等现代工业中发挥着举足轻重的作用，高性能数模转换器芯片则是数字信号处理的基础之一，经常被用来将数字信号转换为准确的模拟信号，而且往往需要保证高精度和高可靠性。
由于芯片工艺制造的不确定性，构成数模转换器的单元电路之间存在微小的工艺失配，这些失配会对数模转换器的精度产生影响，并且对每一颗数模转换器芯片的影响各不相同[1]。这种影响主要表现在以下几个方面：
绝对偏差：指数模转换器的实际输出值与理论输出值之间的差异，片上器件的工艺失配会导致芯片输出模拟值偏离它应该得到的结果，从而导致数模转换器的输出精度下降；
非线性：片上器件的工艺失配会导致数模转换器的输出模拟量不随输入编码线性变化，从而使转换曲线有非线性误差，在通信发射机等应用中，会使信号频谱存在较多杂散和带外能量，导致通信质量变差，甚至设备不符合通信标准；
噪声：当数模转换器的输入码字切换足够随机时，片上器件工艺失配的影响可以表现为输出模拟量上叠加的随机波动，其概率特征与频谱特征与噪声类似，恶化输出信噪比；
因此，芯片制造工艺失配是高精度数模转换器芯片设计必须解决的问题。
为了校准、补偿，或规避片上器件工艺失配对模数转换器精度的影响，目前主要有以下几种现有技术：
动态单元匹配（Dynamic element matching, DEM）[2]
由于模数转换器的数学功能是输入数字域的码字，输出对应的模拟量（通常是电流或电压），一般的片上电路实现方式是让每比特码字去控制一个模拟电路单元（比如单位电容或电流镜单元），从而得到想要的模拟输出和数字输入码字之间的关系。在数字编码中，每一比特对应固定的权重，当所有模拟电路单元输出值都符合该对应比特权重时，数模转换器的输出才能符合预期，如果模拟电路单元之间有比例失配，就会产生非线性误差。
动态单元匹配技术将数字码字中的一部分设计成权重相同的比特位，在控制模拟单元的时候，将这部分比特位与模拟单元的对应顺序打乱，从而将失配导致的非线性转化为噪声。这种牺牲噪声改善线性度的方法由于改善了频谱性能，广泛应用于通信发射机设计中，但需要过采样才能体现其作用，用于仪器仪表和工业控制时不能胜任。
失配噪声整形（Noise shaping，NS）[3]
失配噪声整形技术与动态单元匹配技术相似，唯一的不同是在打乱比特位与模拟单元的对应顺序时并非完全随机的，而是遵循一定的数学规律，使得被打散成噪声的失配误差能量在频谱上集中在某些信号带外的频段，而将对带内信号信噪比的影响降到最低，典型的技术有动态加权平均（Data Weight Averaging，DWA)[4]。同样，失配噪声整形技术的效果也需要多拍数据才能体现，需要过采样。
误差补偿电路
误差补偿技术是最常见的工艺失配校准方法，这种方法通过增加额外的电路进行反向补偿，直接消除模拟域的输出误差，其基本原理如图1所示，正常工作时，输入码字分别控制数模转换单元DAC cell(1)- DAC cell(N)，同时，在数字域对预计的输出模拟量误差进行计算（根据出厂或开机过程中预先测出了的所有DAC cell的真实权重值），用计算的结果控制一个补偿用的DAC，即DAC cell(1)-DAC cell(M)，把补偿用DAC的输出从模数转换器总输出中减去，得到误差被抵消后的正确结果，图1所示为传统误差补偿电路原理图。
使用误差补偿电路的主要缺点有二：首先，需要设计额外的模拟电路，增加芯片版图面积和设计复杂度；其次，由于建模和工艺制造精度有限，补偿电路自身也有误差，更重要的是，DAC cell权重测量不完全精确，补偿完后依然存在一定非线性，导致频谱上出现spur。
发明内容
本专利提供一种纯数字域的DAC误差补偿技术，既不会增加版图面积和设计复杂度，也不会恶化信号带内或是带外的噪声，并且可以通过稍加改动进一步改进线性度。
本申请实施例提供了一种基于数字域编码重映射的数模转换器校准方法，其特征在于：包括误差测量步骤和误差补偿步骤；
所述误差测量步骤，采用辅助ADC去测得每一个DAC cell权重，并存储在权重寄存器中；
所述误差补偿步骤，通过纯数字域的编码重映射来实现，输入原始码字存储在缓冲寄存器中，采用由有限状态机控制的逐次逼近环路进行多次数字域比较，使得映射结果码字与真实DAC cell权重的内积值逐渐逼近所述缓冲寄存器的值，最终保证模拟域输出值与理想值偏差小于最小DAC cell的权重。
本发明进一步限定的技术方案为：所述方法采用的系统包括数字电路、模拟电路，所述模拟电路包括寄存器、数字比较器、权重寄存器及有限状态机。
作为优选，在所述误差补偿步骤中，所述数字域预先做了一次编码转换，根据出厂时或上电过程中预先测定的各模拟DAC cell权重找到不会引入误差的编码表示，再去控制模拟域的DAC cell阵列，输入的原始数字编码码字和最终应用到DAC cell阵列的码字之间存在固定规律或随机的映射关系。
本申请至少具有如下技术效果或优点：本发明提出了一种模数转换器校准补偿方法，其基本原理基于数字域编码重映射，具有不增加噪声，也不需要设计额外的模拟电路，能够以最小的模拟版图面积和噪声性能代价消除DAC失配误差，不增加模拟版图和电路复杂度，并且兼容各种传统线性度提高技术的优点，适合应用于高精度DAC产品中。本发明方案还可以兼容各种现有的随机扰动技术，比如dithering、shuffling等，进一步改善数模转换器的线性度，提高频谱质量。
附图说明
图1为传统误差补偿电路原理图；
图2为本发明实施例中数字域编码重映射基本原理图；
图3为本发明实施例中数字域编码重映射的实现算法。
实施方式
本发明的原理是在数字域预先做了一次编码转换，根据出厂时或上电过程中预先测定的各模拟DAC cell权重找到不会引入误差的编码表示，再去控制模拟域的DAC cell阵列，输入的原始数字编码码字和最终应用到DAC cell阵列的码字之间存在一层固定规律或随机的映射关系，故称之为数字域编码重映射的校准方法，其基本思想和原理图如图2所示。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本实施例提供一种类似于二分查找法的算法，可以被用来实现数字域映射，这种映射过程类似于模数转换器的转换过程，只不过是在纯数字域进行的，因此也可以使用转换算法的各种变形。这里以逐次逼近型转换算法为例，说明本方案的工作原理，如图3所示：
与传统的DAC校准方案一样，本方案分为误差测量和误差补偿两部分，其中：
误差测量依然需使用辅助ADC去测得每一个DAC cell权重，该技术方法为现有常用技术，不做赘述，并存储在权重寄存器中。
补偿算法则通过纯数字域的编码重映射来实现，输入原始码字，通常为二进制编码，存储在缓冲寄存器中，使用一个由有限状态机控制的逐次逼近环路，经过多次数字域比较后，使得映射结果码字与真实DAC cell权重的内积值逐渐逼近这个缓冲寄存器的值，最终保证模拟域输出值与理想值偏差小于最小DAC cell的权重，从数学上看，等效于实现了线性方程组的求解，将解得的编码存入另一组寄存器中，并输出给模拟电路。
因此，该技术既没有产生额外噪声，也不需要设计额外的模拟电路，能够以最小的模拟版图面积和噪声性能代价消除DAC失配误差，并且可以通过稍加改动进一步改进线性度；适合应用于高精度DAC产品中。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进，这些改进也应视为本发明的保护范围。
Claims (3)
1.一种基于数字域编码重映射的数模转换器校准方法，其特征在于：包括误差测量步骤和误差补偿步骤；
所述误差测量采用辅助ADC去测得每一个DAC cell权重，并存储在权重寄存器中；
所述误差补偿通过纯数字域的编码重映射来实现，输入原始码字存储在缓冲寄存器中，采用由有限状态机控制的逐次逼近环路进行多次数字域比较，使得映射结果码字与真实DAC cell权重的内积值逐渐逼近所述缓冲寄存器的值，最终保证模拟域输出值与理想值偏差小于最小DAC cell的权重。
2.根据权利要求1所述的基于数字域编码重映射的数模转换器校准方法，其特征在于：所述方法采用的系统包括数字电路、模拟电路，所述模拟电路包括寄存器、数字比较器、权重寄存器及有限状态机。
3.根据权利要求1所述的基于数字域编码重映射的数模转换器校准方法，其特征在于：在所述误差补偿步骤中，所述数字域预先做了一次编码转换，根据出厂时或上电过程中预先测定的各模拟DAC cell权重找到不会引入误差的编码表示，再去控制模拟域的DAC cell阵列，输入的原始数字编码码字和最终应用到DAC cell阵列的码字之间存在固定规律或随机的映射关系。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310303143.9A CN116155285A (zh) | 2023-03-27 | 2023-03-27 | 一种基于数字域编码重映射的数模转换器校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310303143.9A CN116155285A (zh) | 2023-03-27 | 2023-03-27 | 一种基于数字域编码重映射的数模转换器校准方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116155285A true CN116155285A (zh) | 2023-05-23 |
Family
ID=86361958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310303143.9A Pending CN116155285A (zh) | 2023-03-27 | 2023-03-27 | 一种基于数字域编码重映射的数模转换器校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116155285A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116938244A (zh) * | 2023-09-15 | 2023-10-24 | 厦门优迅高速芯片有限公司 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
-
2023
- 2023-03-27 CN CN202310303143.9A patent/CN116155285A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116938244A (zh) * | 2023-09-15 | 2023-10-24 | 厦门优迅高速芯片有限公司 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
| CN116938244B (zh) * | 2023-09-15 | 2024-01-23 | 厦门优迅高速芯片有限公司 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110880934B (zh) | 一种逐次逼近型模数转换器及校准方法 | |
| US9106246B2 (en) | Successive approximation register analog-to-digital converter and associated control method | |
| Kwak et al. | A 15-b, 5-Msample/s low-spurious CMOS ADC | |
| US7501965B2 (en) | Correcting for errors that cause generated digital codes to deviate from expected values in an ADC | |
| CN110086468B (zh) | 一种非二进制逐次逼近型模数转换器的权重校准方法 | |
| CN102832946B (zh) | 数模转换器 | |
| CN106953637B (zh) | 电荷域幅度误差校准电路及采用该校准电路的dds电路 | |
| CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
| CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
| TWI792480B (zh) | 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 | |
| CN109120263B (zh) | 一种基于数字调制校正的逐次逼近模数转换器 | |
| US20220006465A1 (en) | Linearization of Digital-to-Analog Converters (DACs) and Analog-to-Digital Converters (ADCs) and Associated Methods | |
| US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
| KR20140104651A (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
| CN116155285A (zh) | 一种基于数字域编码重映射的数模转换器校准方法 | |
| Lee et al. | Interstage gain proration technique for digital-domain multi-step ADC calibration | |
| CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
| CN100542041C (zh) | 多比特数模转换器及其校准方法,具有多比特数模转换器的转换器 | |
| EP4057512A1 (en) | Self calibrating digital to analog converter | |
| CN110890889A (zh) | 一种基于统计的sar adc双比较器失调失配校准方法及电路 | |
| CN115940949B (zh) | 分裂电容结构逐次逼近模数转换器校准电路及方法 | |
| De Brito et al. | A Calibration Scheme for a Sigma-Delta Modulator Using Passive Integrators | |
| CN110048716B (zh) | 数模转换器 | |
| CN116405033A (zh) | 一种高精度sar型模数转换器的前台校准方法 | |
| CN107517059B (zh) | 一种提高模数转换器转换速度的电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |