CN116938244A - 纯数字域的r-2r电阻型dac误差补偿校准方法 - Google Patents
纯数字域的r-2r电阻型dac误差补偿校准方法 Download PDFInfo
- Publication number
- CN116938244A CN116938244A CN202311188281.3A CN202311188281A CN116938244A CN 116938244 A CN116938244 A CN 116938244A CN 202311188281 A CN202311188281 A CN 202311188281A CN 116938244 A CN116938244 A CN 116938244A
- Authority
- CN
- China
- Prior art keywords
- dac
- data
- order
- output
- error compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000013507 mapping Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种纯数字域的R‑2R电阻型DAC误差补偿校准方法，其基于R‑2R电阻型DAC；包括如下步骤：满足DAC输出电压在高位切换时DNL<0时；通过ADC对DAC的三次高位输入切换前后输出电压进行测量，得到三次切换前后DAC输出对应的两个电压值，通过三次两个电压值分别计算出对应的误差补偿系数E1、E2、E3，然后将E1、E2、E3保存在存储器中；在DAC正常工作时，根据E1、E2、E3对DAC的输入数据进行重新映射以使得DAC输出电压转换曲线单调递增；其采用纯数字域校准技术，不用增加额外的模拟校准电路，因而既不会增加版图面积和设计复杂度，也不会增加额外的静态功耗，便可以有效提升DAC的线性度。
Description
技术领域
本发明涉及电子技术领域，尤其是指一种纯数字域的R-2R电阻型DAC误差补偿校准方法。
背景技术
数模转换器（DAC）广泛应用于通信、传感器、测试仪器等领域中，高速和高精度是数模转换器的主要指标。R-2R电阻型DAC结构简单，控制逻辑明了，实现起来较为方便，因此得到了广泛的应用。
由于芯片制造工艺的不确定性，构成DAC的单元电路之间存在微小的工艺失配，这些失配会对DAC的精度产生影响，导致DAC的输出模拟量不随输入编码线性变化，从而使转换曲线产生非线性误差。在通信发射机等应用中，会使信号频谱存在较多杂散和带外能量，导致通信质量变差，甚至设备不符合通信标准。
模拟误差补偿校准技术是最常见的工艺失配校准方法，其基本原理如图1所示，这种方法通过增加额外的电路进行反向补偿，直接消除或减小模拟域的输出误差。正常工作时，输入码字控制主DAC输出对应电压值，同时，在数字域对预计的输出模拟量误差进行计算（根据出厂或开机过程中预先测出的所有高位DAC单元的真实权重值），用计算的结果控制对应位的辅助校准DAC，即DAC0—DACn，把辅助校准DAC的输出从主DAC输出中减去，得到误差被抵消或削弱后的正确结果。
使用模拟误差补偿校准技术的主要缺点有三：首先，需要设计额外的模拟电路（主要为辅助校准DAC），增加芯片版图面积和设计复杂度；其次，由于工艺制造精度有限，补偿电路自身也有误差，补偿完后依然可能存在较大的非线性；最后，由于增加了额外的模拟校准电路，需要消耗额外的静态功耗，导致DAC总功耗增加。
因此，本发明专利申请中，申请人精心研究了一种纯数字域的R-2R电阻型DAC误差补偿校准方法来解决上述问题。
发明内容
本发明针对上述现有技术所存在不足，主要目的在于提供一种纯数字域的R-2R电阻型DAC误差补偿校准方法，其采用纯数字域校准技术，不用增加额外的模拟校准电路，因而既不会增加版图面积和设计复杂度，也不会增加额外的静态功耗，便可以有效提升DAC的线性度。
为实现上述之目的，本发明采取如下技术方案：
一种纯数字域的R-2R电阻型DAC误差补偿校准方法，其基于R-2R电阻型DAC；R-2R电阻型DAC包括有
R-2R电阻性网络，被配置为连接于DAC的输出端Vout与接地端GND之间；
输出电压选择单元，被配置为连接于所述R-2R电阻性网络的输出端与所述数字模拟转换电路的输出端之间，所述输出电压选择单元包括相互并联的3个选择电阻，每个所述选择电阻分别通过一单刀双掷开关连接参考电压Vref或接地端GND；
所述R-2R电阻性网络的4条支路上的2R电阻分别通过另一单刀双掷开关连接参考电压Vref或接地端GND；
方法包括如下步骤：
满足DAC的输出电压在高位切换时DNL<0时；
通过ADC（模数转换器）对DAC的三次高位输入切换前后输出电压进行测量，得到三次切换前后DAC输出对应的两个电压值，通过三次两个电压值分别计算出对应的误差补偿系数E1、E2、E3，然后将误差补偿系数E1、E2、E3保存在存储器中；其中，三次高位输入切换前后输出电压分别为由高位31切换到高位32、由高位63切换到高位64、由高位95切换到高位96；
在DAC正常工作时，根据误差补偿系数E1、E2、E3对DAC的输入数据进行重新映射以使得DAC输出电压转换曲线单调递增。
作为一种优选方案，设DAC的输入数字码DATA，映射关系对应如下：
DATA=DATA，DATA≤31；
DATA=DATA+E1，31＜DATA≤63-E1；
DATA=DATA+E1+E2，63-E1＜DATA≤95-E1-E2；
DATA=DATA+E1+E2+E3，95-E1-E2＜DATA≤127-E1-E2-E3；
DATA=127，127-E1-E2-E3＜DATA≤127。
本发明与现有技术相比具有明显的优点和有益效果，具体而言：其主要是整个方法采用纯数字域校准技术，不用增加额外的模拟校准电路，因而既不会增加版图面积和设计复杂度，也不会增加额外的静态功耗，便可以有效提升DAC的线性度。
为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对其进行详细说明。
附图说明
图1是现有技术的模拟校准工作原理框图；
图2是本发明之较佳实施例的R-2R电阻型DAC原理图；
图3是本发明之较佳实施例的无失配情况下的DAC转换曲线；
图4是本发明之较佳实施例的随机失配情况下的DAC转换曲线；
图5是本发明之较佳实施例的增大高位电阻阻值后的DAC转换曲线；
图6是本发明之较佳实施例的数字校准后的DAC转换曲线。
附图标号说明：
10、R-2R电阻性网络；
20、输出电压选择单元。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步描述。
如图2至图6所示，一种纯数字域的R-2R电阻型DAC误差补偿校准方法，其基于R-2R电阻型DAC；
在本实施例中，R-2R电阻型DAC为6位R-2R电阻型DAC，其包括有R-2R电阻性网络10，被配置为连接于DAC（数字模拟转换电路）的输出端Vout与接地端GND之间；
输出电压选择单元20，被配置为连接于所述R-2R电阻性网络10的输出端与所述数字模拟转换电路的输出端之间，所述输出电压选择单元20包括相互并联的3个选择电阻，每个所述选择电阻分别通过一单刀双掷开关连接参考电压Vref或接地端GND。在本实施例中，3个选择电阻的阻值为2R且3个选择电阻分别为高位电阻RM1、高位电阻RM2和高位电阻RM3；
该DAC的4条支路上的2R电阻分别通过另一单刀双掷开关连接参考电压Vref或接地端GND。
DAC无失配情况下的输出转换曲线，如图3所示，输出电压VOUT=(D<5>·2-1+D<4>·2-2+…+D<0>·2-6)·VREF，第k位数据支路对输出电压的贡献为D<k>·2-(6-k)，输入数据每增加1，输出电压增加2-6·VREF=VREF/128（称为1LSB）。然而由于实际制造工艺的精度有限，导致DAC中的电阻阻值存在一定的随机失配，使得DAC第k位有效时，对输出电压的贡献不再是理想的D<k>·2-(6-k)，且越是高位的支路电阻失配对输出引入的误差越大，最终导致DAC的输出电压随输入数字码的增大并不是呈线性递增的关系，而会表现出一定的非线性。随着DAC位数的提高，电阻失配对DAC的影响越大。为了提高DAC的线性度，校准高位支路的电阻值将必不可少。
附图2的DAC从节点VOUT往左看去，DAC的低位R-2R电阻网络的等效电阻值Req=2R，考虑制造工艺误差因素，假设低位R-2R电阻网络的实际等效电阻值Req=2R+ΔRL，高位电阻RM1、RM2、RM3的实际阻值分别为2R+ΔR1、2R+ΔR2、2R+ΔR3。当高位数据切换时（比如31切换到32），输出电压变化量为：
ΔVOUT≈1LSB+VREF·RM1/(Req+RM1+RM2+RM3)
-VREF·Req/(Req+RM1+RM2+RM3)
=1LSB+VREF·(ΔR1-ΔRL)/(8R+ΔR1+ΔR2+ΔR3)，
由于工艺误差是随机的，所以ΔR1-ΔRL的值可能为正也可能为负，如果该误差较大，则DAC的输出转换曲线在输入由31切换到32时，便会产生较大的非线性偏差。同理，在高位数据其它切换点（63切换到64，95切换到96），DAC输出转换曲线通常也会产生较大非线性误差，最终导致DAC输出转换曲线如图4所示。
数字域校准技术，是通过对DAC的输入数据进行重新映射，从而使DAC输出电压在高位切换时DNL(微分非线性)控制在±0.5LSB以内，从而提高DAC的线性度。要实现该方案，DAC失配需满足一定的要求，以DAC的输入数据由31切换到32这个点进行分析，如果ΔR1-ΔRL的值为负，则在该切换点处DAC的输出电压DNL=ΔVOUT-1LSB＜0，假设该误差为-NLSB，则在DAC的输入数据由31切换到32时，将初始的32加上补偿系数M（M为N四舍五入后的整数值）后，DAC的实际输入数据等效为由31切换到32+M，此时DAC的输出电压DNL=(ΔVOUT+MLSB)-1LSB＜±0.5LSB，DAC线性度可以得到校正；如果ΔR1-ΔRL的值为正，则在该切换点处的DAC的输出电压DNL=ΔVOUT-1LSB＞0，假设该误差为NLSB，则不存在任意整数k，使得DAC的输入由31切换到32+k时，DAC输出DNL＜±0.5LSB，因此这种情况下DAC无法进行纯数字域校准。
因此，本发明对校准方法进行改良。方法包括如下步骤：
满足DAC输出电压在高位切换时DNL（微分非线性）<0时，实现DAC的线性度纯数字域校准。由于需要满足DAC的输出电压在高位切换时DNL<0，因此需要满足ΔR1-ΔRL、ΔR2-ΔRL、ΔR3-ΔRL均为负值。要满足该条件，可以在实际设计DAC时，将高位电阻RM1、高位电阻RM2、高位电阻RM3的阻值增大，假设增大为2R+ΔR，ΔR阻值可以根据工艺文档或实际仿真进行确定，从而保证DAC输出电压在高位切换时DNL＜0。此时DAC的输出转换曲线如图5所示，可以看到在DAC的输入高位切换点处，输出电压切换后比切换前电压低，这样便可以在数字域进行误差的补偿校准。
通过高精度的ADC对DAC的三次高位输入切换前后输出电压进行测量，得到三次切换前后DAC的输出对应的两个电压值，通过三次两个电压值分别计算出对应的误差补偿系数E1、E2、E3，然后将误差补偿系数E1、E2、E3保存在存储器中；其中，三次高位输入切换前后输出电压分别为由高位31切换到高位32、由高位63切换到高位64、由高位95切换到高位96；
在DAC正常工作时，根据误差补偿系数E1、E2、E3对DAC的输入数据进行重新映射以使得DAC输出电压转换曲线单调递增。
设DAC的输入数字码为DATA，映射关系对应如下：
DATA=DATA，DATA≤31；
DATA=DATA+E1，31＜DATA≤63-E1；
DATA=DATA+E1+E2，63-E1＜DATA≤95-E1-E2；
DATA=DATA+E1+E2+E3，95-E1-E2＜DATA≤127-E1-E2-E3；
DATA=127，127-E1-E2-E3＜DATA≤127。
数字校准后的DAC的转换曲线如图6所示，可以看到，此时的DAC输出电压随着输入数据呈单调递增关系，当DATA＞127-E1-E2-E3，DAC的实际输入值已经达到最大值127，因此在127-E1-E2-E3＜DATA≤127区间，输出电压均为满量程值Vref，实际应用应避免DAC工作在该区间。
本发明设计要点在于，其主要是整个方法采用纯数字域校准技术，不用增加额外的模拟校准电路，因而既不会增加版图面积和设计复杂度，也不会增加额外的静态功耗，便可以有效提升DAC的线性度。
以上所述，仅是本发明较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (2)
1.一种纯数字域的R-2R电阻型DAC误差补偿校准方法，其特征在于：其基于R-2R电阻型DAC；R-2R电阻型DAC包括有
R-2R电阻性网络，被配置为连接于DAC的输出端Vout与接地端GND之间；
输出电压选择单元，被配置为连接于所述R-2R电阻性网络的输出端与数字模拟转换电路的输出端之间，所述输出电压选择单元包括相互并联的3个选择电阻，每个所述选择电阻分别通过一单刀双掷开关连接参考电压Vref或接地端GND；
所述R-2R电阻性网络的4条支路上的2R电阻分别通过另一单刀双掷开关连接参考电压Vref或接地端GND；
方法包括如下步骤：
满足DAC的输出电压在高位切换时DNL<0时；
通过ADC对DAC的三次高位输入切换前后输出电压进行测量，得到三次切换前后DAC输出对应的两个电压值，通过三次两个电压值分别计算出对应的误差补偿系数E1、E2、E3，然后将误差补偿系数E1、E2、E3保存在存储器中；其中，三次高位输入切换前后输出电压分别为由高位31切换到高位32、由高位63切换到高位64、由高位95切换到高位96；
在DAC正常工作时，根据误差补偿系数E1、E2、E3对DAC的输入数据进行重新映射以使得DAC输出电压转换曲线单调递增。
2.根据权利要求1所述的纯数字域的R-2R电阻型DAC误差补偿校准方法，其特征在于：设DAC的输入数字码DATA，映射关系对应如下：
DATA=DATA，DATA≤31；
DATA=DATA+E1，31＜DATA≤63-E1；
DATA=DATA+E1+E2，63-E1＜DATA≤95-E1-E2；
DATA=DATA+E1+E2+E3，95-E1-E2＜DATA≤127-E1-E2-E3；
DATA=127，127-E1-E2-E3＜DATA≤127。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188281.3A CN116938244B (zh) | 2023-09-15 | 2023-09-15 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188281.3A CN116938244B (zh) | 2023-09-15 | 2023-09-15 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116938244A true CN116938244A (zh) | 2023-10-24 |
| CN116938244B CN116938244B (zh) | 2024-01-23 |
Family
ID=88388121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311188281.3A Active CN116938244B (zh) | 2023-09-15 | 2023-09-15 | 纯数字域的r-2r电阻型dac误差补偿校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116938244B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030219A1 (en) * | 2002-09-27 | 2004-04-08 | Analog Devices, Inc. | System and method for digital compensation of digital to analog and analog to digital converters |
| CN103986471A (zh) * | 2009-11-12 | 2014-08-13 | 英特赛尔美国股份有限公司 | 用于数模转换器(dac)的积分非线性(inl)和微分非线性(dnl)校正技术 |
| CN214154487U (zh) * | 2020-11-03 | 2021-09-07 | 南京德睿智芯电子科技有限公司 | 一种基于动态单元匹配的模数转换器数字校准电路 |
| CN114650061A (zh) * | 2020-12-21 | 2022-06-21 | 圣邦微电子（北京）股份有限公司 | 集成电路、数模转换器及其驱动方法 |
| CN116155285A (zh) * | 2023-03-27 | 2023-05-23 | 昇陌微电子(苏州)有限公司 | 一种基于数字域编码重映射的数模转换器校准方法 |
-
2023
- 2023-09-15 CN CN202311188281.3A patent/CN116938244B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030219A1 (en) * | 2002-09-27 | 2004-04-08 | Analog Devices, Inc. | System and method for digital compensation of digital to analog and analog to digital converters |
| CN103986471A (zh) * | 2009-11-12 | 2014-08-13 | 英特赛尔美国股份有限公司 | 用于数模转换器(dac)的积分非线性(inl)和微分非线性(dnl)校正技术 |
| CN214154487U (zh) * | 2020-11-03 | 2021-09-07 | 南京德睿智芯电子科技有限公司 | 一种基于动态单元匹配的模数转换器数字校准电路 |
| CN114650061A (zh) * | 2020-12-21 | 2022-06-21 | 圣邦微电子（北京）股份有限公司 | 集成电路、数模转换器及其驱动方法 |
| CN116155285A (zh) * | 2023-03-27 | 2023-05-23 | 昇陌微电子(苏州)有限公司 | 一种基于数字域编码重映射的数模转换器校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116938244B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898452B2 (en) | Methods and systems for calibrating a pipelined analog-to-digital converter | |
| US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
| CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
| US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
| KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
| CN106899299A (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
| TWI828543B (zh) | 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 | |
| US6975950B2 (en) | Variable resolution digital calibration | |
| CN112953535B (zh) | 分段结构模数转换器增益误差校准装置及方法 | |
| CN114650061A (zh) | 集成电路、数模转换器及其驱动方法 | |
| CN110912561B (zh) | 数模转换器传输函数修改 | |
| CN113794475B (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
| CN116938244B (zh) | 纯数字域的r-2r电阻型dac误差补偿校准方法 | |
| CN112636755A (zh) | 数模转换器电流源、校准装置、校准系统及校准方法 | |
| US8253612B2 (en) | Self-calibrating R-2R ladder and method thereof | |
| US7633415B2 (en) | System and method for calibrating digital-to-analog convertors | |
| CN114650055B (zh) | 含校准电路的自适应增量调制模拟数字转换器及校准方法 | |
| CN116155285A (zh) | 一种基于数字域编码重映射的数模转换器校准方法 | |
| Li et al. | A novel 20-bit R-2R DAC structure based on ordered element matching | |
| US11757463B2 (en) | Self-calibration of reference voltage drop in digital to analog converter | |
| Karadimas et al. | A digitally calibrated R-2R ladder architecture for high performance digital-to-analog converters | |
| US11936395B2 (en) | Digital-to-analog converter with digitally controlled trim | |
| CN112886964B (zh) | 应用于高速高精度电流舵dac的数字前台校准电路及方法 | |
| US20230238972A1 (en) | Digital-to-analog converter with digitally controlled trim | |
| CN114095021A (zh) | 一种电阻型数模转换器的电阻失配的校准方法及电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |