TWI828543B - 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 - Google Patents

用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 Download PDF

Info

Publication number
TWI828543B
TWI828543B TW112106191A TW112106191A TWI828543B TW I828543 B TWI828543 B TW I828543B TW 112106191 A TW112106191 A TW 112106191A TW 112106191 A TW112106191 A TW 112106191A TW I828543 B TWI828543 B TW I828543B
Authority
TW
Taiwan
Prior art keywords
code
value
capacitor array
adc
analog
Prior art date
Application number
TW112106191A
Other languages
English (en)
Other versions
TW202324941A (zh
Inventor
梅德森 傑斯柏 史汀斯賈德
Original Assignee
美商美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美國亞德諾半導體公司 filed Critical 美商美國亞德諾半導體公司
Publication of TW202324941A publication Critical patent/TW202324941A/zh
Application granted granted Critical
Publication of TWI828543B publication Critical patent/TWI828543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭示了一種示例類比數位轉換器（ADC）及可由ADC執行的方法。ADC可以導出第一代碼，第一代碼近似於ADC的類比輸入值與ADC的抖動值的組合，其在電容器陣列上被取樣。ADC可進一步導出第二代碼以表示上述組合的殘值，此殘值與施加於電容器陣列之第一代碼相關。ADC可以組合第一代碼之數值與第二代碼之數值，以產生施加於電容器陣列的組合代碼，用於導出數位輸出代碼。在數位域中組合第一代碼之數值與第二代碼之數值可以提供更大的類比數位(A/D)轉換線性。

Description

用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器
本揭示大體係關於類比數位轉換器的領域，並且更具體地，但非排他性地係關於精密類比數位轉換電路。
類比訊號及/或值可以在各種電路元件中產生，例如，訊號發生器、感測器、及天線。然而，可能存在許多具有數位訊號或值可能有益的情況，諸如對於處理或儲存訊號或值的情況。為了利用在產生類比訊號或值時具有數位訊號或值的優點，已經開發了類比數位轉換電路（analog-to-digital conversion circuit，ADC）以將類比訊號或值轉換成數位訊號或值。
訊號可為基於時間的值序列。數位值可以由代碼表示。代碼之名稱，諸如CODE1，可以指由此代碼表示之數位（數）值。一些（但非全部）數位值可以藉由使用常用二進加權編碼的代碼來表示。不論其物理編碼之方式，以多個位元表示之數字值或代碼的解析度（其可為「數值解析度」之縮寫）可以指二進加權編碼。物理解析度可指用於對數位值進行物理編碼之物理位元的數量。例如，可以使用溫度計編碼將示例代碼CODE1之數位值按8位元進行編碼。示例CODE1之物理解析度可為8位元。8位元中之每一位元的權重可為1/8，並且CODE1可以表示之一組可能數值可為0/8、1/8、2/8、3/8、4/8、5/8、6/8、7/8、8/8。9個可能數值均勻間隔，並且CODE1之（數值）解析度可以表示為log2(9)≈3.17位元。在一些情況下，在不損失清晰度之情況下，可以將解析度四捨五入至最接近的整數位元。例如，示例CODE1之解析度可為「大約3位元」或簡單地「3位元」。
在許多電子應用中，類比輸入值被轉換成數位輸出值（例如，用於進一步數位處理或儲存）。例如，在精密量測系統中，電子設備具備一或多個感測器以進行量測，並且這些感測器可以產生類比值。類比值可以被提供作為ADC之輸入，以產生數位輸出值用於進一步處理或儲存。
ADC可以在許多地方找到，諸如寬頻通信系統、自動測試設備、音訊系統、車輛、工廠自動化系統等。ADC可以轉換表示真實世界現象諸如光、聲、溫度、流量或壓力之類比電氣值。設計ADC為一項非常重要之任務，因為每個應用程式在速度、效能、功率、成本、及尺寸方面可能有不同的需求。隨著需要ADC之應用增長，對準確且可靠之轉換性能的需求也在增長。
一些應用程式可能需要精確且準確的類比值轉換，從而需要精密ADC（精密意味著精確及/或準確）。精密ADC所需的規格可以包括小的（理想情況下為零）非線性誤差。非線性誤差（有時稱為積分非線性或INL誤差）可以表徵在預定範圍內之ADC偏差，ADC偏差是由提供類比輸入值(VIN)與數位輸出值(DOUT)之間的線性關係產生的。線性關係可為DOUT=VIN/VSCALE＋OFFSET，其中VSCALE可為類比縮放量（例如，VSCALE可為名義上參考電壓），以及OFFSET可為常數。電容式數位類比轉換器（capacitive digital-to-analog converter，CDAC）中電容器的電容比失配（mismatch）可能顯著地導致非線性誤差。
Steensgaard-Madsen的美國專利第8,810,443號、第9,054,727號、第9,231,611號及第9,331,709號部分教導了如何使SAR ADC（連續近似暫存器，successive-approximation-register，SAR ADC）為基本線性，不論CDAC電容比的可能失配。Steensgaard-Madsen寫到（美國專利8,810,443；第21欄；第62-65行），教導可與美國專利8,232,905（代替出版物U.S.2011/0115661 A1）的教導相結合，美國專利8,232,905也屬於Steensgaard-Madsen。熟習本領域者可以設想美國專利第8,232,905號（專利第'905號）及第8,810,443號（專利第'443號）之組合，以增加最大轉換率並/或提高ADC的功率效率。例如，熟習本領域者可以設想傳統順序配置之類比數位轉換器與傳統類比數位轉換器系統的特徵的組合，組合具有取樣數位類比轉換器以取樣類比訊號值與類比抖動之組合，並且具有失配成形編碼器以增加ADC之最大轉換率及/或提高功率效率。然而，在這種組合中，諸如多位元量化器（例如，專利第`905號之圖4中的214）之增益因數的非線性及/或偏差之類的類比缺陷可能導致關於期望性質的偏差，包括關於一組期望之統計特性的偏差，其在專利第`443號中關於圖5的從第12欄第37行開始的段落中5描述。因此，專利第`443號中第13欄第10-15行中描述之近似假設可能變得過於粗糙，並且由於CDAC電容比的失配而導致的非線性程度可能超過應用程式所需的程度。如美國專利第8,232,905號、第8,810,443號、第9,054,727號、第9,231,611號及第9,331,709號所述，使用超範圍（也稱為冗餘）也可能導致關於期望統計特性的一些偏差，並且可能導致非線性誤差。
本文揭示了一種示例類比數位轉換器（ADC）及可由ADC執行之方法。ADC可以導出第一代碼，第一代碼近似於ADC之類比輸入值與ADC之抖動值的組合。ADC還可以導出第二代碼，以表示關於第一代碼的的組合的殘值。ADC可以組合第一代碼之數值與第二代碼之數值，以產生將施加於電容器陣列的組合代碼。在數位域中組合第一代碼之數值與第二代碼之數值可以在ADC內提供更大的線性。
本文揭示了一種提供數位輸出代碼以表示類比輸入值的方法。方法可以包括以下步驟：在電容器陣列之節點上對類比輸入值與抖動值之組合進行取樣；導出近似於類比輸入值與抖動值之組合的第一代碼，並將第一代碼之第一區段施加於電容器陣列之第一部份；以及將第一代碼之第二區段施加於電容器陣列之第二部份。方法還可以包括以下步驟：導出第二代碼以表示類比輸入值與抖動值之組合的第一殘值，第一殘值與施加於電容器陣列的第一代碼有關；組合第一代碼之數值與第二代碼之數值以導出組合代碼；以及將組合代碼之第一區段施加於電容器陣列之第一部份，並且將組合代碼之第二區段施加於電容器陣列之第二部份，其中，組合代碼之第一區段與組合代碼之第二區段響應於第二代碼。方法還可以包括以下步驟：導出第三代碼以表示類比輸入值與抖動值之組合的第二殘值，第二殘值與施加於電容器陣列之組合代碼有關，以及組合第三代碼與組合代碼及表示抖動值之抖動代碼，以提供數位輸出代碼。
本文揭示了一種類比數位轉換器（ADC）。ADC可以包括包含複數個電容器的電容器陣列，以及耦合至電容器陣列的控制電路。控制電路可以基於ADC之類比輸入值及抖動值來確定第一代碼，第一代碼近似於類比輸入值與抖動值之組合，並且控制電路可以基於類比輸入值與抖動值之組合的殘值來確定第二代碼，殘值與第一代碼有關，並且第二代碼表示殘值。控制電路可以進一步組合第一代碼之數值與第二代碼之數值以產生組合代碼，並且至少部分地基於組合代碼及抖動代碼來確定數位輸出代碼，抖動代碼表示抖動值。
以下揭示內容提供許多不同實施例或例子，用於實現本揭示的不同特徵。下文描述部件及排列的特定例子以簡化本揭示。當然，這些僅為例子且不意欲為限制性。此外，本揭示可以在各種實例中，或者有時在不同附圖中重複元件符號及/或字母。這種重複僅為了簡單及清楚的目的，並且其本身並不規定所論述之各種實施例及/或配置之間的特定關係。不同的實施例可以具有不同的優點，並且任何實施例都不需要特定的優點。
圖1示出了根據各種實施例的示例ADC 100。ADC 100的幾個元件可以具有與專利第`443號之圖2中所示的ADC 200的元件類似的特徵。例如，在圖1之ADC 100中，ADC 100之CDAC電容器陣列102可以包括第一部份102-1，第一部份102-1可以包括N1個名義上尺寸相等（也可以被稱為單元尺寸）的電容器。第一部份102-1內之N1個名義上尺寸相等的電容器可以包括複數個電容器，其中該些電容器為名義上尺寸相等（換言之，呈現名義上相等之電容）。在專利第`443號中的ADC 200中，第一部份201-1（專利第`443號的圖2）可以包括每個標稱尺寸為C/4的N1=4個尺寸相等的電容器。CDAC電容器陣列102可進一步包括第二部分102-2，其可以包括N2個名義上二進加權電容器。第二部分102-2中所有電容器之組合標稱電容可基本等於第一部分102-1中一個單元尺寸電容器的標稱電容。例如，第二部分102-2中N2個名義上二進加權電容器可以包括複數個電容器，其中第二部分102-2內的電容器之組合標稱電容可以基本上等於第一部份102-1內的單個電容器之標稱電容。在專利第`443號中的ADC 200中，第二部分201-2可以包含N2=6個二進加權電容器。專利第`443號中的第二部分201-2之組合標稱電容可為63C/256，對於預期的較大N2值，組合標稱電容可以收斂至一個單元尺寸電容器的標稱電容C/4。CDAC電容器陣列102還可以包括第三部份102-3。ADC 100中的CDAC電容器陣列102之第三部份102-3可以不等效於專利第`443號中ADC 200的任何部分，但其可能與專利第`905號的圖4中ADC 200的電容器215、電容器216及/或電容器217類似。第一部份102-1、第二部份102-2、及第三部份102-3的每一個均可以具有在每個部份中的每個電容器耦接至公共節點104的第一連接，和在每個部份中的每個電容器耦接至每個部份中的每個電容器的對應複數開關的第二連接。本文中圖1的ADC 100及專利第`443號中圖2的ADC 200均可以包括用於提供複數個參考電位（諸如，VL=0伏特(V)及VH=5V）的電路（本文中ADC 100的電路107及專利第`443號中ADC 200的電路207），此電路可稱作參考電路。對於圖1中的ADC 100，輸入電壓VIN(t)可在獲取階段期間施加在第一部份102-1中的一個、多個或所有電容器上，其可在當取樣開關108響應於被施加作為ADC 100之輸入的控制訊號CNV的轉換而打開（變為非導電）的取樣時刻處結束。例如，開關110-1，其可耦接至第一部份102-1內的電容器的連接，可使ADC 100的輸入電壓VIN(t)在獲取階段期間被施加到第一部份102-1內的一或多個電容器。在專利第`443號中，VIN(t)可施加於第一部份201-1中的所有電容器，並且取樣開關208可響應於控制訊號CNV的轉換而在取樣時刻打開。此外，在ADC 100中，N2位元數位抖動值DX可經由多工器電路106-3應用于第二部分102-2。在專利第`443號中，6位元（N2=6）抖動值DX（專利第`443號的圖3中的位元x5、x6、x7、x8、x9、x10）可經由多工器電路206-3（專利第`443號的圖3）及開關驅動器206-5（專利第`443號的圖3）而應用于第二部份201-2（專利第`443號的圖2）。本文中圖1沒有明確地示出ADC 100內的任何開關驅動器，但是熟習本領域者(persons having ordinary skill in skill in the art; PHOSITA)將理解可以隱含地包括開關驅動器。PHOSITA將進一步認識到CDAC電路可以以各種方式來實現，並且CDAC電路之輸入可以由輸入的等效電容或權重來表徵（在專利第`443號及專利第`905號中描述的一些實例），等效電容或權重可能不等於物理電容。例如，眾所周知，可以在CDAC中內部配置一或多個耦合電容器，以有效地減小其連接到物理電容器的輸入端子的權重，此權重可能大於另外可能建議的權重。
在專利第`443號中的ADC 200中，代碼M（專利第`443號中圖3中的位元m1、m2、…、m10）可在轉換操作期間施加於CDAC電容器陣列201中（專利第`443號中的圖2）。在轉換操作期間，可以在包括連續近似的複數個轉換步驟中更新代碼M。代碼M之第一區段M1（位元m1、m2、m3、m4）可經由拌碼器電路206-6（專利第`443號的圖3）提供，拌碼器電路206-6係處理由控制電路206-1（專利第`443號的圖3）提供的代碼B1（位元b1、b2、b3、b4）。代碼M之第二區段M2（位元m5、m6、…、m10）可經由多工器電路206-3（專利第`443號的圖3）提供，多工器電路206-3係從控制電路206-1（專利第`443號的圖3）接收相等的代碼B2（位元b5、b6、…、b10）。代碼M的第一區段及第二區段可施加於CDAC電容器陣列201之第一部份及第二部分（專利第`443號的圖2）。開關驅動器及開關可經配置以根據代碼M的一對應位元，選擇性地向CDAC電容器陣列201（專利第`443號的圖2）中的每個電容器施加參考電位（VH或VL）。本文圖1的ADC 100可以經配置以提供與專利第`443號的ADC 200的代碼M相關的類似基本操作。控制電路101可以提供數位代碼B，數位代碼B包括第一區段B1及第二區段B2。數位代碼B可以包括複數個位元，其中第一區段B1可以包括數位代碼B之第一部分，以及第二區段B2可以包括數位代碼B之第二部分。代碼可以表示數值B=B1+B2。數位代碼B之第一區段B1可由拌碼器電路106-6處理，拌碼器電路106-6提供具有N1個物理位元的代碼M1以控制開關，藉以選擇性地將參考電位（VH或VL）施加至第一CDAC部份102-1中的N1個單元尺寸的每一個電容器。例如，數位代碼B之第一區段B1可施加於拌碼器電路106-6，並且拌碼器電路106-6的輸出M1可致使開關110-1基於從第一區段B1導出的代碼M1，以將第一部份102-1的每個電容器耦接至參考電位VH或參考電位VL。數位代碼B之第二區段B2可經由多工器電路106-3傳送，多工器電路106-3提供代碼M2以控制開關110-2，以選擇性地將基準電位（VH或VL）施加至N2個名義上二進加權電容器102-2中的每一個。例如，數位代碼B之第二區段B2可施加於多工器電路106-3，並且多工器106-3之輸出處的每個單獨位元可使開關110-2基於第二區段B2的每個單獨位元（統一表示數值B2），以將第二部分102-2中的每個單獨電容器耦接至參考電位VH或參考電位VL。第一區段B1的物理解析度可為（但不必是）N1個位元，並且第一區段B1可為（但不必是）溫度計類型代碼。例如，第一CDAC部份102-1可以包括32個電容器，每個電容器之標稱尺寸為C/32（名義上單元尺寸的電容器可為1皮法拉（pico-Farad，pF），換言之，C=32pF）。B1之數值可為33個可能的數值（例如，0/32、1/32、2/32、3/32、…、32/32）中的一個，並且拌碼器電路106-6可以輸出編碼為32位元的代碼M1，每位元的權重為1/32。代碼M1可為等加權代碼。代碼M1的數值可以等於第一區段B1的數值。拌碼器電路106-6可為樹型失配成形編碼器（tree-type mismatch-shaping encoder），樹型失配成形編碼器接收第一區段B1，其編碼為6個位元且具有6個相應權重：16/32、8/32、4/32、2/32、1/32和1/32。樹型失配成形編碼器在美國專利第5,684,482號中描述，專利以引用的方式併入本文。例如，樹型失配成形編碼器可以包括一或多個切換區塊，其中切換區塊可被分離成多個層，並且單層內的切換區塊耦接至相鄰層中的切換區塊。切換區塊可以接收一輸入訊號，並且可以將訊號分割成一或多個n位元輸出訊號，其中n為位元數，輸出訊號由切換區塊輸出。輸出訊號之數量及每個輸出訊號中的位元數量在切換區塊的層間是不同的。樹型失配成形編碼器可以具有g施加於切換區塊的第一層的輸入，並且可以通過在每層處被分割的切換區塊的層傳播到產生樹型失配成形編碼器的輸出的最終層。一或多個數守恆規則可以基於切換區塊的輸入來定義切換區塊的輸出。第一區段B1及代碼M1之解析度可為log2(33)≈5.05≈5位元。在另一實施例中，可以實現拌碼器電路106-6，因為拌碼器電路116（美國專利第6,348,884號的圖23）如美國專利第6,348,884號地實現，專利也以引用的方式併入本文。在另一實施例中，可以使用溫度計類型編碼將第一區段B1編碼為32位元。PHOSITA已知失配成形編碼器（也稱為動態元件匹配-或DEM-編碼器及/或拌碼器電路）的許多變體。實例包括交換型編碼器、旋轉型編碼器、雙旋轉型編碼器、樹型編碼器、計數及排序型編碼器等。失配成形編碼器可經配置以提供零階編碼（例如，隨機化失配引起的誤差）、一階編碼（例如，藉由一階過濾來抑制失配引起的誤差），甚至高階編碼。各種類型之編碼器可響應於可選的隨機、虛擬隨機、或基本隨機輸入（一或多個位元，每個位元可類比投幣隨機事件），其可用於基本抑制可能導致諧波（idle tone）的元件選擇模式。
可以在ADC 100之CDAC電容器陣列102上對輸入電壓VIN(t)與類比抖動值之組合進行取樣。特別地，專利第`443號以引用方式併入本文，以部分描述如何在ADC 100之CDAC電容器陣列102上對輸入電壓VIN(t)及類比抖動值之組合進行取樣。例如，可將類比輸入電壓VIN(t)施加到第一部份102-1之電容器，並且可經由代碼DX將實質隨機類比抖動值應用到第二部分102-2的電容器，其中，類比輸入電壓VIN(t)及實質隨機類比抖動值形成了表示該組合的一取樣值。因此，CDAC 102可以對類比輸入電壓VIN(t)與類比抖動值之組合進行取樣。第三CDAC部份102-3之操作/配置可以在所有轉換週期中被預定義及固定。例如，在獲取階段期間，第三部份102-3內的電容器可以以預定義配置連接（例如，所有電容器都可以連接到VL）。可根據個人偏好，將第三部份102-3視為CDAC結構的一部分。第三部份102-3可不用於數位類比（digital-to-analog，D/A）轉換代碼B、代碼DX、或可從一個轉換週期到下一個轉換週期改變之任何其他數值或代碼的任何部分。
相比於專利第`443號中圖2的控制電路206，控制電路101可以以相對較少的連續近似步驟導出數位輸出代碼DOUT。例如，相比於傳統連續近似暫存器（successive-approximation-register，SAR） ADC中實現的傳統控制電路，控制電路101可以在相對較少的連續近似步驟中導出數位輸出代碼DOUT。具體地，控制電路101可以經配置以僅在3個轉換步驟中導出高解析度代碼DOUT（例如，解析度可為16位元或更多），並且代碼B可以僅在2個轉換步驟中導出。一轉換步驟可為連續近似的步驟，其可以解析一或多個位元。術語「連續近似」可在本文中用於表徵可在一轉換操作之每一步驟解析一或多個位元的電路及/或方法。例如，連續近似轉換方法可以由在專利第`905號（圖4）中描述的ADC 200來實現。
在專利第`905號中，ADC 200（專利第`905號的圖4）可以導出轉換結果d(k)作為3個代碼的加權和，例如d(k)=d1(k)+d2(k)/4+d3(k)/16，參見專利第`905號的第7欄及第8欄。專利第`905號之圖4及圖5顯示出3個代碼可以由量化器214（專利第`905號的圖4）相繼地導出，並且它們可以經由CDAC電路之不同部份連續地施加於CDAC電路。一給定轉換步驟（例如，其中僅有d1(k)是已知的步驟）處的殘值可由放大器218放大（專利第`905號的圖4），放大器218經配置成具有負反饋以導出下一個代碼，諸如d2(k)。加權因數可以被包括在每個代碼的數值中，並且轉換結果可以表示為d(k)=CODE1+CODE2+CODE3，其中CODE1可為d1(k)，CODE2可為d2(k)/4，以及CODE3可為d3(k)/16。專利第`905號的第7欄描述了使用冗餘（也稱為重疊或超範圍）為數種類比缺陷提供穩健性度量的益處。在一個實例中，CODE1、CODE2、及CODE3可以是位置偏移為2位元（換言之，相對比例因數為4）之3位元二進加權代碼。因此，CODE1、CODE2、及CODE3不一定對應於d(k)=CODE1+CODE2+CODE3的二進加權表示的不同位元組。提供從一位元位置到下一位元位置的進位的傳統數位加法器電路，可用於加總CODE1、CODE2、及CODE3，以導出表示一轉換結果d(k)的二進加權代碼。可藉由將3個代碼施加於CDAC結構的不同部份來提供名義上等效的類比加法操作（參見專利第`905號中的圖4）。本文中圖1的ADC 100可以具有與專利第`905號之ADC 200相同的幾個態樣。ADC 100可以導出連續近似轉換方法的轉換結果，作為多個代碼的加權和。例如，ADC 100可導出轉換結果為CODE1、CODE2、及CODE3的加權和。ADC 100可以在將組合值B=CODE1＋CODE2施加於CDAC之前以數位/數值方式組合CODE1與CODE2，這不同於專利第`905號的ADC 200。假使CDAC電容器排列102中的電容器的匹配不完美，相比於傳統ADC（包括專利第`905號的ADC 200），這可以提高ADC 100的線性。換言之，相比於由專利第`905號的ADC 200所呈現的相對於潛在電容器失配誤差的線性穩健性，它可以提高關於潛在電容器失配誤差的ADC 100線性的穩健性。ADC 100可經由量化器電路（例如量化器電路ADC 114-1或量化器電路ADC2 114-2）相繼地導出代碼（尤其為，CODE1、CODE2、及CODE3），並且可以將這些代碼之幾個組合（例如，CODE1與CODE1+CODE2）相繼施加於CDAC電容器陣列102。可以藉由具有負反饋之放大器電路（例如，放大器電路118）放大在轉換步驟的殘值，以用於導出下一代碼。加權因數可以被包括在每個代碼的數值中，並且轉換結果可以表示為DOUT=CODE1+CODE2+CODE3。在實例中，CODE1、CODE2、及CODE3可以是位置偏移為5位元（換言之，相對比例因數為32）的6位元二進加權代碼，以及DOUT之解析度可為16位元。因此，ADC 100可以包括冗餘，並且CODE1、CODE2、及CODE3不需要對應於DOUT=CODE1+CODE2+CODE3的二進加權表示的不同位元組。在實例中，CODE2之最高有效位元（most-significant bit，MSB）可以與對應於系統級冗餘程度的CODE1之最低有效位元（least significant bit，LSB）重疊。然而，在數值加法運算B=CODE1＋CODE2之後，第二區段B2之MSB可以不與第一區段B1之LSB重疊，其中，B=B1＋B2=CODE1＋CODE2。提高之線性度可以藉由在數位域（藉由在數值上計算CODE1+CODE2）而非在類比域（可以藉由將CODE1施加於CDAC之A部分並且將CODE2施加於CDAC之B部分段（與A部分離））解決CODE1與CODE2之間的交疊而得到。
圖2示出了圖1中ADC 100的示例時序。輸入電壓VIN(n)與從抖動代碼DX(n)導出的類比抖動值之組合可以在取樣時刻處被取樣。對數值或代碼的引用可以包括一轉換週期之索引，作為第一引數。例如，DX(n)可以指第n個轉換週期的DX的狀態或數值。圖2右上角所示之DOUT(n)可以是表示在圖2左下角所示的取樣時刻被取樣的輸入電壓VIN(n)的輸出代碼。從VIN(n)之取樣時刻到提供相應的數位值DOUT(n)的延遲可以是ADC 100的延遲。在取樣時刻之後，可以是3個轉換步驟的序列，以依次導出3個轉換代碼：CODE1(n)、CODE2(n)、及CODE3(n)。這3個轉換步驟可稱為Step1、Step2、及Step3。獲取階段可稱為Step0。對數值、代碼、或步驟之引用可以包括步驟之索引，作為第二引數。例如，Step(n,3)可以指第n個轉換週期的Step3。另一實例，B2(n,2)可以指Step(n,2)處的代碼B2之狀態或數值，換言之，在轉換週期n的Step2處的代碼B2的狀態或數值。
ADC 100的全轉換週期（包括獲取及數位處理）可為5個步驟的序列。Step0可為獲取階段或步驟。Step1、Step2、及Step3可為轉換步驟或連續近似方法的步驟。Step4可為用於導出結果DOUT的數位處理的最後一步驟。在更詳細地描述每個步驟之前，將提供根據一些實施例之5個步驟的概述。
Step0：獲取並取樣一個組合值，組合值包括類比輸入值VIN(n)及抖動值。
Step1：導出代碼CODE1以表示取樣組合值。
Step2：導出代碼CODE2以表示關於CODE1的取樣組合值之殘值。
Step3：導出代碼CODE3以表示關於CODE1+CODE2的取樣組合值的殘值。
Step4：藉由將Step0、1、2、3中的代碼與可選的失配資訊進行組合，以導出代碼DOUT(n)以表示類比輸入值VIN(n)。
Step0在專利第`443號中詳細地描述。此處將提供摘要/概述（見圖1及圖2）。在獲取階段，輸入電壓VIN(t)可施加在電容器的第一部分102-1中的一個、幾個或所有N1個電容器上。可藉由透過電容器的第二部分102-2對抖動代碼DX(n)進行D/A轉換來施加類比抖動值。可將電容器的第三部分102-3配置為預定義的固定「重置（reset）」狀態，可部分地選擇以提供標稱偏移（例如，零）。開關108可在獲取階段期間將電容器的第一部份102-1的連接、電容器的第二部分102-2的連接、及電容器的第三部份102-3的連接耦接至預定義電位（諸如地），其中，耦接至預定義電位的連接不同於施加輸入電壓VIN(t)、類比抖動值、及預定義固定「重置」狀態時的連接。當取樣開關108在VIN(n)的取樣時刻打開時，施加到CDAC電容器陣列102的多個值的組合（組合值）可以被取樣並且由節點104上的實質上隔離的電荷量來表示。當取樣開關108在取樣時刻打開時，電容器的第一部份102-1、電容器的第二部分102-2、及電容器的第三部分102-3的電荷部分可在節點104上實質隔離。在Step1的準備中，可以藉由第一量化器電路ADC1 114-1在取樣時刻或大約取樣時刻對名義上等效的組合值進行取樣。ADC1 114-1可經配置以接收輸入電壓VIN(t)及抖動代碼DX(n)。在一實施例中，可截斷提供給ADC1 114-1的抖動代碼DX(n)，以獲得比經由多工器電路106-3提供給CDAC電容器陣列102的抖動代碼DX(n)更粗的解析度。
現在考慮Step1（導出表示取樣組合值的代碼CODE1）。量化器電路ADC1 114-1可為任何類型的量化器/ADC電路，其經配置以提供CODE1以表示一取樣組合值，此取樣組合值名義上等效於在VIN(n)的取樣時刻處在CDAC電容器陣列102上取樣的組合值。標稱值可為CODE1(n)=VIN(n)/VSCALE+DX(n)+OFFSET1，其中，VSCALE可為比例因數（scaling factor），以及OFFSET1可為常數。CODE1之解析度可基於失配程度來選擇，此失配程度由ADC1 114-1取樣的組合值與由CDAC 102取樣的組合值相比而可預期。在示例實施例中，估計的最壞情況失配誤差可為滿標度的1%，並且CODE1之解析度可選擇為8位元。在8位元解析度下，ADC1 114-1可為快閃式量化器、兩階量化器、連續近似暫存器（(successive-approximation-register，SAR） ADC、基於壓控振盪器（voltage-controlled oscillator，VCO）)的量化器、管線式ADC、或被認為適合於應用的任何其他類型的量化器。小電路尺寸、低功耗及快速操作可為ADC 114-1之期望特性。在可能以低功耗為目標的示例實施例中，ADC1 114-1可為SAR ADC，其包括顯著小於CDAC電容器陣列102的CDAC電容器陣列。例如，在這些實施例中，實現為SAR ADC的ADC1 114-1之總電容可以小於CDAC電容器陣列102之總電容的10%。例如，SAR ADC1 114-1可以包括總電容小於1pF的CDAC電容器陣列。電容器的第一部份102-1的右側可以在Step1期間浮動（換言之，所有開關110-1都可以打開）。CDAC電容器陣列102之第二部分及第三部分可以保持其在Step0期間的配置。在另一實施例中，ADC1 114-1可經配置以對VIN(t)進行取樣，並導出與抖動代碼DX(n)進行數值組合以提供CODE1的代碼。因此，ADC1 114-1不需要（但可以）在由ADC1 114-1取樣的類比量中包括抖動以導出CODE1，其近似表示在CDAC電容器陣列102上取樣的組合值。
現在考慮Step2（導出代碼CODE2以表示關於CODE1的取樣組合值之殘值）。放大器電路118可被配置有負反饋，此負反饋係透過開關110-3由電容器的第三部份102-3所提供的。增益因數GAIN2（換言之，負反饋量）可以部分地基於關於在CDAC電容器陣列102上取樣的組合值可以預期（依賴）的近似CODE1的良好程度來選擇。可以選擇增益因數GAIN2以提供關於CODE1之解析度及準確度的冗餘。CODE1之相對不準確的值與較大增益因數GAIN2的組合可導致放大器118在Step2期間飽和。可以選擇相對較小之增益因數GAIN2來防止飽和。在CODE1之解析度可為8位元的示例實施例中，增益因數可為GAIN2=64。
控制電路101可經配置以從ADC1 114-1接收CODE1，並經由代碼B之第一區段B1及B之第二區段B2將其施加於CDAC電容器陣列102。代碼可以表示CODE1(n)=B(n,2)=B1(n,2)+B2(n,2)的數值。因此，對應於CODE1之數值可以經由B之代碼區段B1及B2而施加於CDAC電容器陣列102。在示例實施例中，CODE1之解析度可以小於或等於代碼區段B1之解析度。在這種情況下，CODE1的分配可為B1(n,2)=CODE1(n)和B2(n,2)=0。然而，在另一示例實施例中，CODE1之8位元解析度可以超過代碼區段B1之解析度。第一電容器部分102-1可以包括N1=32個電容器，並且代碼區段B1可以使用具有6個對應權重16/32、8/32、4/32、2/32、1/32和1/32的6個物理位元來編碼。代碼區段B1之解析度可為（大約）5位元。實施ADC1 114-1以提供與代碼B之格式類似的格式的CODE1可能是有利的。例如，ADC1 114-1可為SAR ADC，其包括具有標稱權重16/32、8/32、4/32、2/32、1/32、1/32、1/64、1/128、1/256的CDAC。CODE1可以由9個物理位元編碼，並且CODE1之解析度可為（大約）8位元。具有權重16/32、8/32、4/32、2/32、1/32、1/32之CODE1的第一組6個物理位元可被分配給代碼B1(n,2)。可將具有權重1/64、1/128、1/256之CODE1的第二組3個物理位元分配給代碼B2(n,2)。代碼B2可為具有N2=15個物理位元的二進加權代碼，其具有權重1/64、1/128、1/256、1/512、1/1024、…、1/1048576。在示例實施例中，控制電路101可以不需要執行任何非平凡（non-trivial）計算來提供代碼區段B1及代碼區段B2以在Step2中表示CODE1。在另一示例實施例中，控制電路101可經配置以導出代碼區段B1及代碼區段B2作為CODE1的非平凡函數。例如，B=B1+B2可以相對於CODE1而線性縮放。線性縮放之斜率及/或偏移可以被確定為製造製程的一部分，例如作為測試一半導體電路的一部分。
多工器電路106-3可以經配置以將M2(n,2)=B2(n,2)提供至CDAC之第二部分102-2。拌碼器電路106-6可以接收B1(n,2)，並將其編碼為包括N1=32個物理位元的表示M1(n,2)。每個位元可以具有權重1/32，並且可以保留B1(n,2)的數值，換言之M1(n,2)=B1(n,2)。代碼M1(n,2)可控制開關110-1以選擇性地將參考電位（VH或VL）施加至電容器之第一部份102-1中的每個電容器。第一代碼CODE1(n)=B1(n,2)+B2(n,2)=M1(n,2)+M2(n,2)可以近似於在Step0中在電容器陣列102之節點104上取樣的類比輸入值VIN(n)與抖動值之組合。第一代碼之第一區段M1(n,2)可施加於電容器陣列102之第一部份102-1。第一代碼之第二區段M2(n,2)可施加於電容器陣列102之第二部分102-2。
在Step2期間，電容器之第三部份102-3中未配置以向放大器118提供負反饋之任何電容器可被配置為處於預定義狀態（例如，連接到VL）。放大器118之輸出可以實質上穩定在一電壓，且此電壓可以是關於CODE1之取樣組合值的放大殘值。放大因數可為負值（例如-64），但是在本描述中可以合理地忽略極性（例如，GAIN2=絕對(-64)=64）。第二量化器電路ADC2 114-2可經配置以接收放大之殘值電壓並提供表示殘值的代碼CODE2(n)。在一個示例實施例中，可以選擇ADC 100之各種參數（包括但不限於ADC2 114-2的參數），使得CODE2(n)之標稱值可為CODE2(n)=VIN(n)/VSCALE+DX(n)-CODE1(n)+OFFSET2，其中，VSCALE可為比例因數，以及OFFSET2可為常數。在一些實施例中，CODE2(n)可進一步包括第二比例因數SCALE2，使得CODE2(n)=(VIN(n)/VSCALE+DX(n)-CODE1(n))/SCALE2+OFFSET2，其中SCALE2可響應於GAIN2的數值及第二量化器電路114-2的比例因數。增益因數GAIN2可以包括在表示CODE2(n)之每個物理位元的權重因子中或被取消。可基於包括負反饋及量化器電路ADC2 114-2之放大器電路118的預期（依賴）精度來選擇CODE2的解析度。ADC2 114-2可為快閃式量化器、兩階量化器、SAR ADC、基於VCO的量化器、管線式ADC或被認為適合於應用的任何其他類型的量化器。小電路尺寸、低功耗及快速操作可為ADC2 114-2的期望特性。在示例實施例中，ADC2 114-2可為SAR ADC，其包括顯著小於CDAC電容器陣列102的一CDAC電容器陣列。例如，SAR ADC2 114-2可以包括總電容小於1pF的一CDAC電容器陣列，其中CDAC電容器陣列102可具有大於1pF（例如40pF）的總電容。CODE2之解析度可為（大約）10位元。CODE2可以由10個以上的物理位元來表示，並且位元權重可以基於提供冗餘之ADC2的特徵（例如，CDAC電容器陣列的標稱縮放）。例如，CODE2可以由12個物理位元來表示，這些物理位元具有權重1/128、1/256、1/512、1/1024、1/2048、1/2048、1/4096、1/8192、1/16384、1/16384、1/32768、1/65536。第一量化器ADC1 114-1可經配置以提供CODE1(n)中的偏移，以設置CODE2(n)的期望平均值及/或放大殘值電壓的期望平均值。CODE2(n)之平均值可以接近可能數值的範圍的中間值，例如大約1/128。CODE2之可能數值的範圍可為單極性的。在另一示例實施例中，CODE2之可能數值的範圍可為雙極性的，並且CODE2(n)之標稱平均值可為大約0。
若CODE1(n)具有一組所需的特性，例如CODE1(n)≈VIN(n)/VSCALE+DX(n)+OFFSET1，則當DX(n)從實質隨機過程導出時，CODE2(n)可為一實質隨機過程的結果。例如，DX(n)可以由包含在控制電路101中用於產生實質上隨機值的一電路提供。具體地，若作為訊號評估，則CODE2(n)可實質上是一類雜訊訊號，並且它可以與VIN(n)實質上不相關。然而，若ADC1 114-1受到類比缺陷（例如，增益誤差）的影響，則CODE2(n)及VIN(n)可能有些相關。專利第`443號中（第12欄第20-36行）的教導包括，在一些實施例中，為了提高線性，可以在Step(n,3)中降低VIN(n)與用於控制第二電容器部分102-2中的電容器的任何位元序列的相關性，做為目標。因此，目標可以是減少（理想情況下避免）VIN(n)與M2(n,3)的相關性，包括VIN(n)與M2(n,3)之任何單個物理位元的相關性。專利第`443號的教導還可以包括在第14欄第28-49行中描述的改進目標。ADC 100之線性可以藉由在Step3中以數位/數值方式（換言之，在數位域中）組合CODE1與CODE2來提高，而非藉由在類比域中（例如，經由CDAC電容器陣列的不同部份，如專利第`905號的圖4中的ADC 200所示）組合它們來提高。
CODE2(n)可為第二代碼，表示在電容器陣列102之節點104上被取樣的類比輸入值VIN(n)與抖動值之組合的殘值，此殘值係有關於施加至電容器陣列102之第一代碼CODE1(n)=M1(n,2)+M2(n,2)。
現在考慮Step3（導出代碼CODE3以表示關於CODE1+CODE2之取樣組合值的殘值）。CODE1及CODE2可以數位/數值方式組合，並且組合值B=CODE1+CODE2可以透過B之第一區段B1及第二區段B2而施加於CDAC電容器陣列102。例如，控制電路101可以數位/數值方式組合CODE1與CODE2以產生組合值B，並且透過組合值B之第一區段B1及第二區段B2將組合值B施加於CDAC電容器陣列102。B之第一區段B1可由拌碼器電路106-6編碼。B之第二區段B2可具有實質上與B1之最小加權因數（例如最低有效位元LSB）一樣寬的可能值的範圍。B之第二區段B2可能不需要提供冗餘，並且這可能有利於ADC 100的線性。
控制電路101可以經配置以計算B(n,3)=CODE1(n)+CODE2(n)。藉由從B(n,3)之二進加權表示中選擇一組位元，可以無歧義地導出B(n,3)之第二區段B2(n,3)的二進加權表示。然而，可以以多種方式對B1(n,3)=B(n,3)-B2(n,3)的數值進行編碼，因為用於對B1(n,3)進行編碼之物理格式可以提供一定程度的冗餘。拌碼器電路106-6之特性可確定在另一實施例中是否可優選B1的特定編碼類型。在一個實施例中，若拌碼器電路106-6經配置以從B1導出溫度計代碼，則B1之所有類型的編碼可為等效的，參見例如美國專利第6,348,884號。專利第`443號的第22欄描述了用於拌碼器電路106-6的幾個選項，包括B1可以被任意編碼的選項。拌碼器電路106-6可以包括旋轉擾碼器（rotary scrambler）、蝶形擾碼器（butterfly scrambler）、樹形擾碼器（treee scrambler）、或PHOSITA已知的任何其他類型的擾碼器。在一些實施例中，拌碼器電路106-6可以實現編碼功能，其中，拌碼器電路106-6之輸入端子的數量可以不同於拌碼器電路106-6之輸出端子的數量。B2(n,3)的非冗餘（例如，二進加權）編碼可以有利於進行近似法，如專利第`443號（第13欄第10-15行）描述，有利於M2(n,3)之所有物理位元。這可能有利於提高ADC 100的線性。圖2示出了B1之數值可以從Step2中的數值B1(n,2)改變為Step3中的另一值B1(n,3)。因此，由拌碼器電路106-6提供之代碼M1可以從Step2中的數值M1(n,2)改變為Step3中的另一數值M1(n,3)。在一些轉換週期中，代碼可以不從Step2改變到Step3（例如，對於n的一些數值，B1(n,2)=B1(n,3)）。在一個實施例中，CODE2(n)之可能數值的範圍可以是單極性的，及/或數值之變化B1(n,3)-B1(n,2)最多可對應於M1變化數值的一位元。這可能有利於減少CDAC電容器102-1的切換及參考電路107的負載。
在CDAC電容器陣列102上被取樣的組合值的殘值係有關於在Step3中施加於CDAC的B(n,3)，且其可以相對較小並且與VIN(n)實質上無關。在示例實施例中，可以選擇ADC 100之各種參數（包括但不限於ADC2 114-2的參數），使得表示殘值之CODE3(n)的標稱值可是CODE3(n)=VIN(n)/VSCALE+DX(n)-B(n,3)+OFFSET3，其中，VSCALE可為比例因數，OFFSET3可為常數。運算式反映了當B(n,3)=CODE1(n)+CODE2(n)時，包括在CODE1(n)中之誤差（例如，由ADC1 114-1取樣的值的失配）可以由CODE2(n)補償。
CODE1(n)=M1(n,2)+M2(n,2)可與CODE2(n)組合以導出組合代碼B(n,3)=M1(n,3)+M2(n,3)。組合代碼之第一區段M1(n,3)可施加於電容器陣列102之第一部分102-1。組合代碼之第二區段M2(n,3)可應用於電容器陣列102之第二部份102-2。M1(n,3)及M2(n,3)兩區段可響應於第二代碼CODE2(n)。
相比於Step2及Step3期間的操作，在Step1中ADC 100導出CODE1(n)之操作可能相對不重要。在Step2中ADC 100導出CODE2(n)的操作可以實質上確定在Step3中由CODE3(n)表示的殘值的特性。殘值可以與VIN(n)實質上無關，並且包含在CODE3(n)中的誤差對於ADC 100的線性可能相對不重要。Step3中ADC 100導出CODE3(n)的操作可影響ADC 100的雜訊及偏移規格。
在Step3中，放大器電路118可以經配置有由電容器的第三部份102-3所提供的負反饋。增益因數GAIN3可以部分地基於由CODE3(n)表示的殘值的預期最壞情況（最大）量值來選擇。在一些實施例中，增益因數GAIN3可以具有至少為250的絕對值。在一示例實施例中，B(n,3)=CODE1(n)+CODE2(n)的解析度可為（大約）16位元，並且可以為放大器電路118配置第三部分102-3內的電容器以提供增益因數GAIN3=2048。
放大器電路118之輸出可以實質上穩定在可以是取樣組合值的放大殘值，其有關於於B(n,3)=CODE1(n)+CODE2(n)。第二量化器電路ADC2 114-2可經配置以對放大的殘值電壓進行取樣，並提供表示殘值的代碼CODE3(n)。增益因數GAIN3可以包括在表示CODE3(n)的每個物理位元的權重中或被取消。CODE3(n)之解析度可以等於CODE2(n)之解析度，其可為（大約）10位元。CODE3(n)可以由大於10個之物理位元來表示，並且位元權重可以基於提供冗餘的ADC2 114-2的特徵（例如，CDAC電容器陣列的標稱縮放）。例如，CODE3可以由12個物理位元來表示，這些物理位元具有權重1/4096、1/8192、1/16384、1/32768、1/65536、1/65536、1/131072、1/262144、1/524288、1/524288、1/1048576、1/2097152。
CODE3(n)可為第三代碼，其表示在電容器陣列102之節點104上被取樣的類比輸入值VIN(n)與抖動值之組合的殘值，此殘值係有關於施加至電容器陣列102的組合代碼B(n,3)=M1(n,3)+M2(n,3)，。
在示例實施例中，可以選擇ADC 100的各種參數，使得DOUT(n)的標稱值可為(VIN(n)/VSCALE)=CODE1(n)+CODE2(n)+CODE3(n)-DX(n)。值DOUT(n)之解析度可為（大約）21位元。在另一實施例中，若GAIN3相對減小（例如，從2048至1024），則解析度可以相對較小（例如，20位元）。大增益因數GAIN3可能有利於經由CODE3(n)抑制來自ADC2 114-2的雜訊成分。可以基於ADC 100的目標雜訊規格來選擇ADC2 114-2之解析度（例如，CODE2及/或CODE3的解析度）及增益因數GAIN3。可能有利的是，為ADC 100選擇參數，使得ADC2之雜訊程度及/或解析度對ADC 100的雜訊規格的影響相對較小。
電容器之第三部份102-3中未配置為在Step3中向放大器118提供負反饋之任何電容器，可被配置為處於預定義狀態（例如，連接到VL）。
PHOSITA將認識到放大器118可以包括自動歸零電路系統（未示出）及/或其他電路系統及方法，以改進ADC 100的偏移規格。
PHOSITA將進一步認識到，一旦ADC2對導出CODE3(n)所需的放大殘值電壓進行取樣，放大器118就可處於低功率模式（例如，其可被關閉）。
PHOSITA將進一步認識到ADC2 114-2可被配置為在Step2中提供第一解析度的CODE2（例如8位元），並在Step3中提供第二解析度的CODE3（例如10位元）。替代地，可以提供第三量化器電路ADC3（未示出）並將其配置為在Step3中提供CODE3，並且ADC2 114-2可以經配置以在Step2中提供CODE2（並且在Step3中處於非活動狀態）。在另一實施例中，單個量化器電路可以經配置以在Step1中作為 ADC1 114-1操作，並且可以進一步經配置以在Step2及Step3中作為ADC2 114-2操作。
現在考慮Step4（藉由將來自步驟0、1、2、3的代碼與可選的失配資訊相組合導出代碼DOUT來表示類比輸入值VIN(n)）。失配資訊可以包括表示電容器比的潛在失配及/或其他類比缺陷的複數個代碼。在示例實施例中，控制電路101可經配置以計算DOUT(n)=CODE1(n)+CODE2(n)+CODE3(n)-DX(n)。CDAC電容器陣列102之電容器比的潛在失配可以不用考慮，並且電容器陣列102之電容器的失配可以包括在DOUT(n)中引起類雜訊誤差（失配引起的雜訊）。ADC 100的線性可以實質上不受CDAC電容器陣列102的潛在失配的影響。在計算DOUT時包括失配資訊的原因可為藉由減少失配引起的雜訊（例如，降低到以熱雜訊為特徵的水準以下）來提高訊雜比（signal-to-noise ratio，SNR）。
可以提供及配置拌碼器電路106-6及抖動代碼DX(n)，使得任何失配引起的雜訊的功率譜密度可以實質上均勻，如關於專利第`443號的拌碼器電路206-6的進一步描述，尤其在專利第`443號的第10b圖中。具體地，在示例實施例中，拌碼器電路106-6可以如專利第`443號中第11欄第54-62行中總結的那樣實現。例如，拌碼器電路106-6可以實現為零階失配成形編碼器，其可以名義上將由電容器之第一部份102-1的失配所引起的誤差隨機化為實質上類似白色雜訊的誤差訊號。抖動代碼DX(n)可以由控制電路101提供作為N2個實質上獨立的拋硬幣（coin-toss）位元序列（專利第`443號，包括第12欄第49-57行）。控制電路101可以包括用於導出DX(n)的虛擬亂數產生器，或者可以包括其他電路系統（與專利第`443號相比）以提供相對更多/更好的隨機位元序列（例如，實質上不重複的隨機序列）。可以使用真正的隨機位元序列，但不需要真正的隨機抖動來實現本教導的目標。DX(n)至少為類隨機的就足夠了，這是虛擬亂數產生器可以滿足的相對較低的標準。例如，抖動代碼DX(n)可以包括多個虛擬隨機位元，其中這些虛擬隨機位元可以由虛擬亂數產生器所產生，例如線性反饋移位暫存器（linear-feedback-shift-register，LFSR）產生器或基於細胞自動機（cellular automata）的發生器。對於一些實施例，可以優選不重複的基本隨機序列。
專利第`443號進一步教導在另一實施例中可以作為拌碼器電路106-6提供的拌碼器電路。特別地，專利第`443號教導，可以提供拌碼器電路206-6（專利第`443號的第7圖）及抖動代碼DX(n)，使得任何失配引起的雜訊的功率譜密度可為實質上非均勻/成形的（專利第`443號中第10c圖）。具體地，拌碼器電路206-6（專利第`443號的第7圖）可為一階或更高階失配成形編碼器（專利第`443號第11欄第62行起）。此外，如申請人在先前專利揭示中所述，為了實現由第二部分102-2內的電容器的失配引起的誤差的一階或更高階成形（調節），抖動代碼DX(n)可以由接收DX(n-1)、B2(n-1,3)以及可選的一或多個實質隨機位元作為輸入的狀態機所導出，以減少可能嵌入失配引起的誤差中的可能模式（例如，諧波（idle tone））。狀態機可經配置以有效地調節用於驅動第二部分102-2內的電容器的M2中每個單獨位元的譜性質。
在實施例中，可以向控制電路101提供失配資訊（例如，表示電容器比的潛在失配及/或其他類比缺陷的代碼），其可以經配置以在導出DOUT(n)時包括失配資訊。失配資訊可以被導出以作為製造製程的一部分，例如，作為測試半導體電路的一部分。替代地，在ADC 100的正常操作期間，可以藉由前部校準（例如，在通電、空閒時段、或中斷期間）或藉由背景校準（例如，使用統計方法）在場中導出失配資訊。Yang的美國專利第7,705,765號描述了如何量測CDAC的加權因子，以及如何儲存用於表示量測的加權因子的數位代碼並將其與來自A/D轉換操作的數位代碼組合，以導出表示類比訊號值的編碼數值。美國專利第7,705,765號藉由引用之方式併入本文。
標稱值DOUT(n)=M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)可為第三代碼CODE3(n)、組合代碼M(n,3)=M1(n,3)+M2(n,3)、及表示在Step0中被取樣的抖動值的抖動代碼DX(n)的組合。
失配資訊可以包括在DOUT(n)的計算中以說明標稱加權因數的潛在偏差，其中估計的（基於失配資訊而校正的）加權因數可以施加於DOUT(n)的計算中的每個單獨位元，如專利第`443號（特別是第8欄第16-29行）中所述。一計算可以基於CDAC的獲取狀態（Step0，抖動代碼DX(n)）及CDAC的評估狀態（Step3，代碼M1(n,3)、M2(n,3)及CODE3(n)）。注意專利第`443號中的位元y1、y2、y3、y4可為表示M1(n,3)的位元；專利第`443號中的位元y5、y6、y7、y8、y9、y10可為表示M2(n,3)的位元，以及專利第`443號中的位元x5、x6、x7、x8、x9、x10可為表示DX(n)的位元。進一步注意，來自專利第`443號第8欄第24-26行的DOUT=y1*w(T1)+y2*w(T2)+y3*w(T3)+y4*w(T4)+(y5-x5)*w(T5)+(y6-x6)*w(T6)+(y7-x7)*w(T7)+(y8-x8)*w(T8)+(y9-x9)*w(T9)+(y10-x10)*w(T10)可以是DOUT(n)=M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)的逐位元計算，對應於M1(n,3)中每個位元的估計權重w(T1)、w(T2)、w(T3)、w(T4)以及M2(n,3)以及DX(n)中每個位元的估計權重w(T5)、w(T6)、w(T7)、w(T8)、w(T9)、w(T10)，其中，為每個位元分配估計的（校正的）加權因數，加權因數可為標稱加權因數加上基於失配資訊的調整/校正值。
代碼M1(n,3)之標稱加權值M1(n,3)的計算可以藉由將標稱權重（例如，專利第`443號的圖2中CDAC 201的第一部份201-1中每個位元應用1/4）施加至代碼中每個位元來實現。代碼M1(n,3)之估計加權值EW_M1(n,3)可以藉由對代碼中的每一位元施加一估計權重來計算。名義上，EW_M1(n,3)=M1(n,3)。例如，由位元[y1,y2,y3,y4]表示的M1(n,3)的標稱加權值可為M1(n,3)=y1/4+y2/4+y3/4+y4/4，並且M1(n,3)之估計加權值可為EW_M1(n,3)=y1*w(T1)+y2*w(T2)+y3*w(T3)+y4*w(T4)，其中w(T1)、w(T2)、w(T3)、w(T4)可為每個位元的權重的估計。因此，DOUT的運算式（來自專利第`443號第8欄第24-26行）可為標稱計算DOUT(n)=M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)的估計加權評估，其中w(T1)、w(T2)、w(T3)、w(T4)、w(T5)、w(T6)、w(T7)、w(T8)、w(T9)、w(T10)可為專利第`443號的圖2中施加於CDAC 201的每個位元的權重的估計。換言之，DOUT的運算式（來自專利第`443號第8欄第24-26行）可以替代地表示為DOUT(n)=EW_M1(n,3)+[EW_M2(n,3)-EW_DX(n)]。如本段，T*可指CDAC電容器陣列102內的電容器的輸入端子，*表示分配給每個電容器的數字（索引），其中，此數字對於每個電容器是唯一的。w(T*)可為施加於端子T*的代碼中的位元的權重（例如，估計的權重）。例如，y*可以表示M1(n,3)的位元，其中，*是表示M1(n,3)內的位元位置的數字（索引）。
代碼的數值可以假定為標稱加權值，除非明確說明它是估計加權值。添加到代碼名CODENAME的首碼「EW_」應明確引用代碼CODENAME的估計加權值EW_CODENAME。
在實施例中，失配資訊（例如，表示電容器比及/或其他類比缺陷的潛在失配的代碼）可為可被組合以導出DOUT(n)的代碼M1(n,3)、M2(n,3)、DX(n)及CODE3(n)中的一或多個中的一或多個位元，提供一估計權重。控制電路101可經配置以接收失配資訊並導出及輸出二進加權代碼DOUT(n)=EW_M1(n,3)+EW_M2(n,3)-EW_DX(n)+EW_CODE3(n)。對於失配資訊不能為其提供實際權重的顯式估計的任何代碼的任何位元，可以使用標稱權重。換言之，標稱權重可為任何代碼中任何位元的權重的基礎（初始或默認）估計。
在一個實施例中，可以提供失配資訊並將其用於計算在評估狀態（例如，Step3）下施加於CDAC電容器陣列102之第一部份102-1的代碼M1(n,3)的估計加權值EW_M1(n,3)。失配資訊可以為代碼M1(n,3)中的每一位元提供一估計權重。可以為M2(n,3)、DX(n)和CODE3(n)計算標稱加權值，並且可以組合這些值以提供表示取樣輸入值VIN(n)的輸出值DOUT(n)。DOUT(n)=EW_M1(n,3)+M2(n,3)+CODE3(n)-DX(n)。
在另一實施例中，可以提供失配資訊並將其用於計算代碼M1(n,3)及M2(n,3)的估計加權值EW_M1(n,3)及EW_M2(n,3)，其可在評估狀態（例如，Step3）下應用於CDAC電容器陣列102。失配資訊還可以被提供並用於計算在獲取狀態（例如，Step0）下施加於CDAC電容器陣列102的第二部分102-2的代碼DX(n)的一估計加權值EW_DX(n)。可計算CODE3(n)的標稱加權值。這些值可被組合以提供表示VIN(n)的輸出代碼DOUT(n)。DOUT(n)=EW_M1(n,3)+EW_M2(n,3)–EW_DX(n)+CODE3(n)。M2(n,3)及DX(n)的位元的估計權重可被共用，並且EW_M2(n,3)-EW_DX(n)可使用位元值差來計算，如專利第`443號中所述。
在另一實施例中，可以提供失配資訊並將其用於計算CODE3(n)的一估計加權值EW_CODE3(n)。單個代碼可以指定CODE3(n)中每個位元的估計權重及標稱權重的比率RATIO，使得EW_CODE3(n)=RATIO*CODE3(n)。因此，失配資訊可用於縮放標稱值CODE3(n)，以導出其估計加權值EW_CODE3(n)。可以提供失配資訊並將其用於計算代碼M1(n,3)、M2(n,3)及DX(n)的估計加權值EW_M1(n,3)、EW_M2(n,3)及EW_DX(n)。這些值可被組合以提供表示取樣輸入值VIN(n)的輸出值DOUT(n)。DOUT(n)=EW_M1(n,3)+EW_M2(n,3)–EW_DX(n)+EW_CODE3(n)。
在另一實施例中，可以為一或多個代碼M1(n,3)、M2(n,3)、DX(n)及CODE3(n)計算估計加權值。在每種情況下，可將估計加權值被計算為標稱值與調整（偏差）值之和。可以提供失配資訊並將其用於計算每個調整（偏差）值。
在另一實施例中，可以提供拌碼器電路106-6及抖動代碼DX(n)，使得任何失配引起的雜訊的功率譜密度可為基本上不均勻的/成形的（如專利第`443號的第10c圖所示）。控制電路101可以經配置以接收及使用失配資訊來計算一或多個代碼M1(n,3)、M2(n,3)、DX(n)及CODE3(n)的估計加權值，以導出表示取樣輸入值VIN(n)的輸出代碼DOUT(n)。
圖2示出了可以控制取樣開關108（圖1）的控制訊號SAMP的時序。取樣開關108可以在獲取階段Step(n,0)結束時或接近結束時在針對VIN(n)的取樣時刻處打開。取樣開關108可在3個轉換步驟：Step1、Step2以及Step 3期間保持打開。取樣開關108可在ADC2 114-2對放大殘值電壓進行取樣以導出CODE3(n)之後關閉。例如，開關108可以在從Step3到Step4的轉換中關閉，並且開關110-1（圖1）可以經配置以在Step4期間在第一電容器部份102-1上施加VIN(t)。Step(n,4)可與下一轉換週期的獲取階段Step(n+1,0)重疊。在另一實施例中，代碼DX可以在取樣開關108閉合時或之前從DX(n)轉換到DX(n+1)。更一般而言，在另一實施例中，除了控制電路101之外的ADC 100可以在Step3結束時重置。ADC 100的某些部分（例如，ADC1 114-1）可以更快地重置。PHOSITA可以認識到，可以修改圖2的示例時序，並且可以繪製圖2以最佳地傳達本教導。
可以預想本教導的許多變化。例如，圖3示出了類似於圖1的ADC 100的ADC 300的示例全差動式實現。全差動式輸入電壓VIN(t)可為正電位VINP(t)與負電位VINM(t)之間的電壓差。全差動式第一量化器ADC1 314-1可經配置以接收差分電壓VIN(t)並提供第一代碼CODE1以表示在取樣時刻被取樣的VIN(t)與從抖動代碼DX導出的類比抖動值的組合。CDAC可以包括正側電容器陣列301P及負側電容器陣列301M。每個電容器陣列301P及電容器陣列301M可以包括3個部份並且具有類似於圖1的電容器陣列102的總體結構。在取樣時刻被取樣的VIN(t)和從抖動代碼DX導出的抖動值的組合可為在節點304P及節點304M處實質隔離的差分電荷量。取樣開關308可為在獲取階段期間將每個節點304P及節點304M連接到偏置電位（例如，接地）的對稱裝置。全差動式殘值放大器318的輸入可以連接到節點304P及節點304M，並且它可以輸出表示一放大殘值的差分電壓。全差動式第二量化器ADC2 314-2可以接收來自放大器318的放大殘值，並提供代碼CODE2以表示關於CODE1的組合取樣值的殘值，並且進一步提供代碼CODE3以表示關於CODE1與CODE2之組合的組合取樣值的殘值。開關312P及開關312M可以將CDAC電容器陣列301P及CDAC電容器陣列301M之第三部份配置為放大器318的負反饋，以在轉換週期的Step2中提供增益因數GAIN2，並且進一步在轉換週期的Step3中提供增益因數GAIN3。控制電路101可以與圖1的控制電路101相似或相同。控制電路101可以根據時序提供配置訊號CFG至開關312P及開關312M，此時序可與圖2中所示的時序類似或相同。代碼M1可以配置開關310P及開關310M以驅動CDAC電容器陣列301P及CDAC電容器陣列301M之第一部份。代碼M2可以配置開關311P及開關311M以驅動CDAC電容器陣列301P及CDAC電容器陣列301M之第二部份。參考電壓電路107可經配置以提供參考電位VH及VL至第一極性中的開關310P及開關311P以及在與第一極性相反的第二極性中的開關310M及開關311M。替代地及/或等效地，在另一實施例中，代碼M1及代碼M2可以施加於第一極性的電容器陣列301P，並且它們可以施加於相反的第二極性的電容器陣列301M。PHOSITA可能精通實現及操作全差動式電路，並且他們可能認識到圖3的ADC 300可為圖1的單端ADC 100的功能等效全差動式實現。
在另一實施例（未示出）中，本教導可與藉由引用併入本文的美國專利第8,576,104號的教導相結合。這種組合的目的可為允許差分輸入訊號的寬共模範圍，例如圖3中的VINP(t)及VINM(t)。第一量化器電路ADC1可以實現為產生第一極性代碼CODE1P及第二極性代碼CODE1M的一對量化器（未示出）。第一極性代碼CODE1P可表示在取樣時刻處被取樣的VINP(t)與可從第一極性抖動代碼DXP導出的第一極性抖動值的組合。第二極性代碼CODE1M可表示在取樣時刻處被取樣的VINM(t)與可從第二極性抖動代碼DXM導出的第二極性抖動值之組合。由於VINP(t)與VINM(t)可以實質上不同（例如，共模分量可以顯著地變化），所以CODE1P與CODE1M可以實質上不同。控制電路可以被配置有第一半部分及第二半部分，以分別處理每個單端轉換。例如，控制電路可以實質上實現為圖1的控制電路101的兩個實例。抖動代碼DXP及抖動代碼DXM可為但不必為彼此獨立的。一個實施例可以實質上實現為圖1中的ADC 100的兩個實例，其經配置以處理及轉換除CODE3之外的彼此獨立的VINP(t)及VINM(t)。全差動式殘值放大器電路（未示出，相比於圖3的放大器318及ADC2）可以在轉換週期的Step3中替換圖1中的兩個放大器電路118中的每一個。CODE3可以在全差動的基礎上導出。CODE3可以以第一極性提供給用於轉換VINP(t)的第一半控制電路，並且以相反的第二極性提供給用於轉換VINM(t)的第二半控制電路。這些代碼可以以各種方式組合、使用和輸出，如美國專利第8576104號中更詳細地描述的。
示例實施方式
舉例說明以下實例。
實例1可以包括一種用於提供數位輸出代碼以表示類比輸入值的方法，方法包括以下步驟：對電容器陣列之節點上的類比輸入值與抖動值的組合進行取樣；導出近似於類比輸入值與抖動值之組合的第一代碼；將第一代碼之第一區段施加於電容器陣列之第一部份，並將第一代碼之第二區段施加於電容器陣列之第二部份；導出第二代碼以表示類比輸入值與抖動值之組合的第一殘值，第一殘值與施加於電容器陣列之第一代碼有關；組合第一代碼之數值與第二代碼之數值以導出組合代碼；將組合代碼之第一區段施加於電容器陣列之第一部份，以及將組合代碼之第二區段施加於電容器陣列之第二部份，其中組合代碼之第一區段與組合代碼之第二區段響應於第二代碼；導出第三代碼以表示類比輸入值與抖動值之組合的第二殘值，第二殘值與施加於電容器陣列之組合代碼有關；並且組合第三代碼與組合代碼及表示抖動值之抖動代碼，以提供數位輸出代碼。
實例2可以包括實例1之方法，其中，將第一代碼之第一區段施加於電容器陣列之第一部份的步驟包括藉由失配成形編碼器對第一代碼之第一區段進行編碼。
實例3可以包括實例1之方法，其中，組合第一代碼之數值與第二代碼之數值的步驟包括將第一代碼之數值與第二代碼之數值相加。
實例4可以包括實例1之方法，其中，在電容器陣列之節點上對類比輸入值與抖動值之組合進行取樣的步驟包括，將抖動代碼應用於電容器陣列之第二部份。
實例5可以包括實例4之方法，其中，抖動代碼包括複數個實質上類隨機位元。
實例6可以包括實例4之方法，進一步包括以下步驟：響應於在先前轉換週期中施加於電容器陣列之第二部份的組合代碼，導出抖動代碼。
實例7可以包括實例1之方法，其中，導出第二代碼的步驟包括放大第一殘值。
實例8可以包括實例1之方法，其中，導出第三代碼的步驟包括用具有絕對值為至少250之增益因數放大第二殘值。
實例9可以包括實例1之方法，其中，組合代碼之第二區段為二進加權代碼。
實例10可以包括實例1之方法，其中，組合代碼之第一區段為等加權代碼。
實例11可以包括實例1之方法，其中，第一代碼之解析度大於第一代碼之第一區段的解析度。
實例12可以包括實例1之方法，其中，組合第三代碼與組合代碼及抖動代碼組合的步驟包括利用失配資訊來計算組合代碼之至少一個位元的估計加權值。
實例13可以包括實例1之方法，其中，第二殘值與類比輸入值實質上不相關。
實例14可以包括實例1之方法，其中，導出第二代碼的步驟包括提供連續近似類比數位轉換器。
實例15可以包括實例14之方法，其中，連續近似類比數位轉換器之總電容小於電容器陣列之總電容的10%。
實例16可以包括實例1之方法，進一步包括提供失配資訊之步驟，失配資訊包括表示電容器陣列中電容器之複數個比率的潛在失配的代碼。
實例17可以包括實例1之方法，其中，導出第一代碼的步驟包括截斷抖動代碼。
實例18可以包括實例1之方法，其中，導出第二代碼的步驟包括配置電容器陣列之第三部份，以向放大器提供負反饋，藉以提供第一增益因數。
實例19可以包括實例18之方法，其中，導出第三代碼的步驟包括配置電容器陣列之第三部份以向放大器提供負反饋，藉以提供第二增益因數，其中第一增益因數之絕對值小於第二增益因數之絕對值。
實例20可以包括實例1之方法，其中，導出第一代碼之步驟包括提供快閃式量化器。
實例21可以包括一或多個電腦可讀媒體，其上儲存有指令，其中，當指令由控制電路執行時，使控制電路執行實例1~20中的任一實例的方法。
實例22可以包括用於執行實例1~20中任一實例的方法之類比數位轉換器（ADC），其中，ADC包括本揭示全文揭示之用於執行實例1~20中任一實例方法的任何組件。
實例23可以包括一種類比數位轉換器（ADC），其包括包含複數個電容器之電容器陣列及耦接至電容器陣列的控制電路。控制電路基於ADC之類比輸入值與抖動值的組合來確定第一代碼，第一代碼近似於類比輸入值與抖動值之組合；使第一代碼之第一區段施加於電容器陣列之第一部份；使第一代碼之第二區段施加於電容器陣列之第二部份；基於類比輸入值與抖動值之組合的第一殘值確定第二代碼，第一殘值與第一代碼有關，第二代碼表示第一殘值；組合第一代碼之數位值與第二代碼之數位值以產生組合代碼；使組合代碼之第一區段施加於電容器陣列之第一部份，其中，組合代碼之第一區段響應於第二代碼；使組合代碼之第二區段施加於電容器陣列之第二部份段，其中，組合代碼之第二區段響應於第二代碼；確定第三代碼以表示類比輸入值與抖動值之組合的第二殘值，第二殘值與施加於電容器陣列之組合代碼有關；並基於組合代碼及抖動代碼確定數位輸出碼，抖動代碼表示抖動值。
實例24可以包括實例23之ADC，其中，組合代碼之第二區段為二進加權代碼。
實例25可以包括實例23之ADC，其中，組合代碼之第一區段為等效加權代碼。
實例26可以包括實例23之ADC，，第一代碼之解析度大於第一代碼之第一區段的解析度。
實例27可以包括實例23之ADC，其中，確定數位輸出碼包括，組合第三代碼與組合代碼及抖動代碼。
實例28可以包括實例27之ADC，其中，組合第三代碼與組合代碼及抖動代碼包括，利用失配資訊來確定組合代碼之至少一位元的估計加權值。
實例29可以包括實例27之ADC，其中第二殘值與類比輸入值實質上不相關。
實例30可以包括實例23之ADC，其中，控制電路進一步使得在電容器陣列之節點上對類比輸入值與抖動值之組合進行取樣。
實例31可以包括實例23之ADC，其進一步包括耦接至控制電路的連續近似（successive-approximation，SAR） ADC，其中，SAR ADC將類比輸入值與抖動值之組合轉換為數位，並提供轉換後的組合至控制電路以作為第一代碼。
實例32可以包括實例31之ADC，其中，SAR ADC之總電容小於電容器陣列之總電容的10%。
實例33可以包括實例23之ADC，其中，確定第一代碼包括截斷表示抖動值的抖動代碼。
實例34可以包括一種類比數位轉換器(ADC)，其包括累積電荷裝置、用於將代碼施加於累積電荷裝置的裝置、以及用於控制ADC的操作的裝置。用於將代碼施加於累積電荷裝置进行以下步骤：將第一代碼之第一區段施加於累積電荷裝置之第一部份；將第一代碼之第二區段施加於累積電荷裝置的第二部份；將組合代碼之第一區段施加於累積電荷裝置的第一部份，其中，組合代碼之第一區段響應於第二代碼；以及將組合代碼之第二區段施加於累積電荷裝置的第二部份，其中，組合代碼之第二區段響應於第二代碼。用於控制ADC之操作的裝置进行以下步骤：確定近似於類比輸入值與抖動值之組合的第一代碼；確定第二代碼以表示類比輸入值與抖動值之組合的第一殘值，第一殘值與應用於累積電荷裝置的第一代碼有關；確定第三代碼以表示類比輸入值與抖動值之組合且與施加於累積電荷裝置相關的組合代碼的殘值；並且藉由組合第三代碼與組合代碼及表示抖動值之抖動代碼，產生數位輸出代碼。
實例35可以包括實例34之ADC，其中用於控制ADC之操作的裝置進一步使類比輸入值與抖動值之組合在累積電荷裝置的節點上被取樣。
實例36可以包括實例34之ADC，其還包括用於將類比轉換為數位的裝置，用以進行以下操作：將類比輸入值轉換為數位值，並將轉換後之類比輸入值提供給用於控制ADC之操作的裝置以確定第一代碼。
實例37可以包括實例36之ADC，其中用於將類比值轉換為數位值之裝置的總電容小於累積電荷裝置的總電容的10%。
實例38可以包括實例34之ADC，其中確定第一代碼包括截斷表示抖動值的抖動代碼。
前文概述了本文揭示之標的的一或多個實施例的特徵。提供這些實施例僅為了使熟習本領域者(PHOSITA)能夠更好地理解本揭示之各個態樣。可以引用某些易於理解之術語以及底層技術及/或標準，而無需詳細描述。預計PHOSITA將擁有或有權獲得足以實踐本揭示之教導的彼等技術及標準的背景知識或資訊。
PHOSITA將理解，他們可以容易地使用本揭示作為設計或修改其他製程、結構或變體之基礎，以實現本文介紹之實施例的相同目的及/或實現其相同優點。PHOSITA還將認識到，此類等效構造並不背離本揭示之精神及範圍，並且可以在不背離本揭示之精神及範圍的情況下對本文進行各種更改、替換及變更。
前面概述了若干實施例之特徵，以便熟習本領域者可以更好地理解本揭示之各個態樣。熟習本領域者應當理解，他們可以容易地使用本揭示作為設計或修改其他製程及結構的基礎，以實現本文介紹之實施例的相同目的及/或實現其相同優點。熟習本領域者還應認識到，此類等效構造不脫離本揭示的精神和範圍，並且它們可以在不脫離本揭示的精神和範圍的情況下對本文進行各種改變、替換和變更。
本揭示之特定實施例可以容易地包括晶片上系統(system on chip; SoC)中央處理單元(central processing unit; CPU)封裝。SoC表示一種積體電路(integrated circuit; IC)，其將電腦或其他電子系統之元件集成到單晶片中。它可以包含數位、類比、混合訊號及射頻功能：所有這些功能都可以在單晶片基板上提供。其他實施例可以包括多晶片模組(multi-chip-module; MCM)，其中複數個晶片位元於單個電子封裝內，並且經配置以透過電子封裝彼此緊密地交互。在適當的情況下，ASIC或SoC之任何模組、功能或塊元素都可以在可重新使用之「黑匣子」智慧財產權( intellectual property; IP)塊中提供，其可以在不揭示IP塊之邏輯細節的情況下單獨分發。在各種其他實施例中，數位訊號處理功能可在特殊應用積體電路(application-specific integrated circuits; ASICs)、現場可程式閘陣列(field-programmable gate arrays; FPGAs)及其他半導體晶片中的一或多個矽芯中實現。
在一些情況下，本揭示的教導可以被編碼到一或多個有形的、非暫時性的電腦可讀媒體中，此電腦可讀媒體上儲存有可執行指令，當執行時，此些指令指示可程式化裝置（諸如處理器或DSP）執行本文揭示之方法或功能。在本文教導至少部分地體現在硬體裝置（諸如ASIC、IP塊或SoC）中的情況下，非暫時性媒體可以包括用邏輯硬體程式化之硬體裝置，以執行本文揭示的方法或功能。本教導還可以以暫存器傳送階層(Register Transfer Level; RTL)或諸如VHDL或Verilog之其他硬體描述語言的形式來實踐，從而可用於程式化製造製程以產生所揭示的硬體元件。
實現本文所描述之全部或部分功能的電腦程式邏輯以各種形式體現，包括但不限於原始程式碼形式、電腦可執行形式、硬體描述形式及各種中間形式（例如，遮罩工作，或藉由組合器、編譯器、鏈接器、或定位元器產生的形式）。在實例中，原始程式碼包括一系列以各種程式化語言實現的電腦程式指令，諸如目的碼、組合語言或諸如OpenCL、RTL、Verilog、VHDL、FORTRAN、C、C++、java或HTML等高階語言，用於與各種作業系統或操作環境一起使用。原始程式碼可以定義及使用各種資料結構及通信訊息。原始程式碼可為電腦可執行形式（例如，經由解譯器），或者原始程式碼可以被轉換（例如，經由轉換器、組合器或編譯器）為電腦可執行形式。
在一個示例實施例中，圖式中任何數量的電路可以在相關聯的電子裝置的板上實現。板可為通用電路板，通用電路板可以容納電子裝置之內部電子系統的各種組件，並且進一步為其他週邊設備提供連接器。更具體地，板可以提供電連接，藉由此電連接，系統之其他組件可以進行電通信。任何合適的處理器（包括數位訊號處理器、微處理器、支援晶片組等）、記憶體元件等可基於特定配置需求、處理需求、電腦設計等適當地耦接至電路板。其他組件，例如外部儲存器、附加感測器、用於音訊/視頻顯示之控制器、及週邊設備可以作為插入卡、經由電纜附接至板上，或者集成進板上。在另一示例實施例中，圖式中的電路可以實現為獨立模組（例如，具有被配置為執行特定應用或功能之相關組件及電路系統的裝置），或者實現為插入到電子裝置之特定應用硬體中的插入模組。
注意，在本文提供之眾多實例中，可以用兩個、三個、四個或更多個電子元件來描述交互。然而，此舉僅用於簡明及舉例之目的。應當理解，系統可以任何合適的方式進行整合。沿著類似的設計備選方案，圖式中所示之元件、模組及元件中的任何一個可以以各種可能的配置進行組合，所有這些配置顯然都在本揭示的廣泛範圍內。在某些情況下，僅藉由引用有限數量之電氣元件來描述給定流程集的一或多個功能可能更容易。應當理解，圖式中的電路及其教導易於擴展，並且可以容納大量元件、以及更複雜/繁雜的佈置及配置。因此，所提供實例不應限制範圍或抑制電路的廣泛教導，因為其可能應用於無數其他架構。
熟習本領域者可以確定許多其他改變、替換、變化、變更及修改，並且本揭示意欲包括落入所附申請專利範圍內的所有此類改變、替換、變化、變更及修改。為了幫助美國專利及商標局(the United States Patent and Trademark Office; USPTO)以及根據本申請發佈的任何專利的任何讀者解釋本申請所附之請求項，申請人希望注意的是，申請人：(a)不打算援引《美國法典》第35章第112(f)條，因為它在本申請提交之日就存在，除非在特定權利要求中特別使用了「裝置」或「步驟」；以及(b)不打算藉由本揭示中之任何陳述，以任何未在所附申請專利範圍中反映的方式限制本揭示。
100:ADC/數模轉換電路 101:控制電路 102:CDAC電容器陣列 102-1:第一部分/第一CDAC部分 102-2:第二部分 102-3:第三部份/第三CDAC部分 104:公共節點 106-3:多工器電路 106-6:拌碼器電路（DEM） 107:電路 108:開關 110:開關 110-1:開關 110-2:控制開關 110-3:開關 114-1:第一量化器電路（ADC1） 114-2:第二量化器電路（ADC2） 118:放大器 300:ADC/數模轉換電路 301P:正側電容器陣列 301M:負側電容器陣列 304M:節點 304P:節點 308:取樣開關 310M:開關 310P:開關 311M:開關 311P:開關 312P:開關 312M:開關 314-1:全差動式第一量化器 314-2:全差動式第二量化器 318:全差動式殘值放大器 B:代碼/數位代碼 B1:代碼/第一區段 B2:代碼/第二區段 B2(n,2):代碼 B2(n,3):代碼 B1(n,2):代碼 B1(n,3):代碼 M1:第一區段 M2:第二區段 M1(n,2):代碼/第一區段 M1(n,3):代碼/第一區段 VINM(t):負電位 VINP(t):正電位 VL:參考電位 VH: 參考電位 VIN(n):輸入電壓/類比輸入值 VIN(t):輸入電壓/類比輸入電壓 DX:代碼 DX(n):代碼/抖動代碼 DX(n+1):代碼 DOUT:數位輸出值/數位輸出代碼 DOUT(n):代碼/數位值/輸出代碼/ DOUT(n-1):代碼 CODE1:代碼 CODE2:代碼 CODE3:代碼 CODE1(n):轉換代碼 CODE2(n):轉換代碼 CODE3(n):轉換代碼 GAIN2:增益因數 GAIN3:增益因數 CNV:控制訊號 CFG:配置訊號 SAMP:控制訊號 Step0~Step3:階段 Step(n,0):獲取階段 Step(n,1):階段 Step(n,2):階段 Step(n,3):階段 Step(n,4):階段 Step(n+1,0):獲取階段
當結合附圖閱讀時，根據以下詳細描述可以更好地理解本揭示。應強調，根據工業標準實踐，各種特徵並未按比例繪製，並且僅用作說明目的。在顯式或隱式地顯示比例的情況下，它僅提供一個說明性示例。在其他實施例中，為了論述清楚，各特徵之尺寸可任意地增加或縮小。 圖1示出了根據各種實施例之實例ADC。 圖2示出了根據各種實施例之圖1中的ADC 100的示例時序。 圖3示出了根據各種實施例之類似於圖1的ADC的ADC的示例全差動式實現。
100:ADC/數模轉換電路
101:控制電路
102:CDAC電容器陣列
102-1:第一部分/第一CDAC部分
102-2:第二部分
102-3:第三部份/第三CDAC部分
104:公共節點
106-3:多工器電路
106-6:拌碼器電路(DEM)
107:電路
108:開關
110:開關
110-1:開關
110-2:控制開關
110-3:開關
114-1:第一量化器電路(ADC1)
114-2:第二量化器電路(ADC2)
118:放大器
B1:代碼/第一區段
B2:代碼/第二區段
M1:第一區段
M2:第二區段
VL:參考電位
VH:參考電位
VIN(t):輸入電壓/類比輸入電壓
DX:代碼
DOUT:數位輸出值/數位輸出代碼
CODE1:代碼
CODE2:代碼
CODE3:代碼
CNV:控制訊號
CFG:配置訊號

Claims (20)

  1. 一種用於提供一數位輸出代碼以表示一類比輸入值的方法，包括： 透過使用一電容器陣列的一第一部分以及該電容器陣列的一第二部分，獲取並取樣具有該類比輸入值與一抖動值的一組合值； 由一第一連續近似暫存器類比數位轉換器導出一第一代碼，其中，該第一代碼表示經取樣的該組合值； 由一第二連續近似暫存器類比數位轉換器導出一第二代碼，其中，該第二代碼表示經取樣的該組合值且與該第一代碼相關的一第一殘值； 由該第二連續近似暫存器類比數位轉換器，導出一第三代碼，其中，該第三代碼表示經取樣的該組合值且與該第一代碼和該第二代碼結合相關的一第二殘值；以及 藉由結合該第一代碼、該二代碼、該第三代碼、以及表示該抖動值的一抖動代碼，導出表示該類比數位值的該數位輸出代碼。
  2. 如請求項1之用於提供一數位輸出代碼以表示一類比輸入值的方法，更包括： 結合該第一代碼與該第二代碼，以導出一組合代碼； 將該組合代碼的一第一區段施加於該電容器陣列的該第一部分；以及 將該組合代碼的一第二區段施加於該電容器陣列的該第二部分。
  3. 如請求項1之用於提供一數位輸出代碼以表示一類比輸入值的方法，更包括： 將該第一代碼的一第一區段施加於該電容器陣列的該第一部分；以及 將該第一代碼的一第二區段施加於該電容器陣列的該第二部分。
  4. 如請求項3之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，該第一代碼之一解析度大於該第一代碼之該第一區段的一解析度。
  5. 如請求項1之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，導出該數位輸出代碼包括： 使用一失配資訊計算被施加該電容器陣列的該第一部分與該電容器陣列的該第二部分的複數代碼的一估計加權值。
  6. 如請求項5之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，該失配資訊包括表示該電容器陣列中複數電容器的複數電容器比率的複數代碼。
  7. 如請求項1所述之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，該第二殘值與該類比輸入值實質上不相關。
  8. 如請求項1之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，導出該第一代碼的步驟包括： 截斷提供至該第一連續近似暫存器類比數位轉換器的該抖動代碼。
  9. 如請求項1之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，導出該第二代碼的步驟包括： 配置該電容器陣列的一第三部分，以向一放大器提供負反饋，藉以提供一第一增益因數。
  10. 如請求項9之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，導出該第三代碼包括： 配置該電容器陣列的該第三部分，以向該放大器提供負反饋，藉以提供一第二增益因數。
  11. 如請求項10之用於提供一數位輸出代碼以表示一類比輸入值的方法，其中，該第一增益因數的絕對值小於該第二增益因數的絕對值。
  12. 一種類比數位轉換器（ADC），包括： 一電容器陣列，包括一第一部分以及一第二部分； 一第一量化器，導出表示一經取樣組合值的一第一代碼，其中，該經取樣組合值表示分別由該第一部分與該第二部分獲取的一類比輸入值與一抖動值的一組合； 一第二量化器，用於： 導出一第二代碼，其中，該第二代碼表示該經取樣組合值且與該第一代碼相關的一第一殘值；以及 導出一第三代碼，其中，該第三代碼表示該經取樣組合值且與該第一代碼及該第二代碼結合相關的一第二殘值； 一控制電路，藉由結合該第一代碼、該二代碼、該第三代碼、以及表示該抖動值的一抖動代碼，導出表示該類比數位值的一數位輸出代碼。
  13. 如請求項12之ADC，其中，該第一量化器為一第一連續近似暫存器類比數位轉換器。
  14. 如請求項13之ADC，其中，該第一連續近似暫存器類比數位轉換器的總電容小於該電容器陣列之總電容的10%。
  15. 如請求項12之ADC，其中，該第二量化器為一第二連續近似暫存器類比數位轉換器。
  16. 如請求項15之ADC，其中，該第二連續近似暫存器類比數位轉換器的總電容小於該電容器陣列之總電容的10%。
  17. 如請求項12之ADC，其中： 該控制電路耦接至該電容器陣列所對應的複數開關；以及 該控制電路更控制該等開關，用以： 使該第一代碼的一第一區段施加於該電容器陣列的該第一部分；以及 使該第一代碼的一第二區段施加於該電容器陣列的該第二部分。
  18. 如請求項12之ADC，其中： 該控制電路耦接至該電容器陣列所對應的複數開關；以及 該控制電路更控制該等開關，用以： 使該第二代碼的一第一區段施加於該電容器陣列的該第一部分；以及 使該第二代碼的一第二區段施加於該電容器陣列的該第二部分。
  19. 如請求項12之ADC，更包括一拌碼器，用於隨機化該電容器陣列的該第一部分的失配所引起的誤差。
  20. 如請求項12之ADC，更包括： 一放大器； 其中，該電容器陣列更包括一第三部分，該第三部分耦接該放大器以提供負反饋且實現一增益因數。
TW112106191A 2020-08-11 2021-08-09 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器 TWI828543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/990,521 US11171662B1 (en) 2020-08-11 2020-08-11 Analog-to-digital conversion circuit with improved linearity
US16/990,521 2020-08-11

Publications (2)

Publication Number Publication Date
TW202324941A TW202324941A (zh) 2023-06-16
TWI828543B true TWI828543B (zh) 2024-01-01

Family

ID=77264931

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112106191A TWI828543B (zh) 2020-08-11 2021-08-09 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器
TW110129268A TWI792480B (zh) 2020-08-11 2021-08-09 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110129268A TWI792480B (zh) 2020-08-11 2021-08-09 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器

Country Status (6)

Country Link
US (3) US11171662B1 (zh)
EP (1) EP3955466A1 (zh)
JP (1) JP2022033029A (zh)
KR (1) KR20220020212A (zh)
CN (1) CN114079464A (zh)
TW (2) TWI828543B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法
GB2605466A (en) * 2021-06-21 2022-10-05 Nordic Semiconductor Asa Error-feedback SAR-ADC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400343B1 (en) * 2011-10-18 2013-03-19 Himax Technologies Limited Pipeline analog to digital converter with split-path level shifting technique
TWI477083B (zh) * 2012-01-17 2015-03-11 Univ Nat Chiao Tung 連續近似式類比數位轉換器
TWI542158B (zh) * 2014-09-12 2016-07-11 國立臺灣大學 類比數位轉換電路及其轉換方法
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5684482A (en) 1996-03-06 1997-11-04 Ian A. Galton Spectral shaping of circuit errors in digital-to-analog converters
US6348884B1 (en) 1999-01-06 2002-02-19 Jesper Steensgaard-Madsen Idle-tone-free mismatch-shaping encoders
US6954169B1 (en) 2002-10-11 2005-10-11 National Semiconductor Corporation 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7009549B1 (en) 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7190291B2 (en) 2005-01-05 2007-03-13 Artesyn Technologies, Inc. Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources
US7719452B2 (en) * 2008-09-23 2010-05-18 Analog Devices, Inc. Pipelined converter systems with enhanced linearity
US7705765B1 (en) 2008-10-10 2010-04-27 Linear Technology Corporation Systems and methods for characterizing component ratios and generating a digital representation of same
US8223053B2 (en) 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
US8232905B2 (en) 2009-11-19 2012-07-31 Linear Technology Corporation Sequentially configured analog to digital converter
CN102545900B (zh) 2010-12-20 2015-05-20 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法
TWI446723B (zh) * 2011-03-08 2014-07-21 Univ Macau 類比至數位轉換器電路
US8576104B2 (en) 2011-06-22 2013-11-05 Linear Technology Corporation Simultaneously-sampling single-ended and differential two-input analog-to-digital converter
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US10177781B2 (en) 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
CN103490752A (zh) 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种自动归零和校准的闪速模数转换电路的比较器电路
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
JP6156339B2 (ja) * 2014-11-26 2017-07-05 トヨタ自動車株式会社 Δς変調器
US10122370B2 (en) 2016-10-27 2018-11-06 Qualcomm Incorporated High impedance passive switched capacitor common mode feedback network
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
US10483995B1 (en) * 2019-02-22 2019-11-19 Caelus Technologies Limited Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine
US11108404B1 (en) 2020-07-22 2021-08-31 Analog Devices, Inc. Low noise integrated circuit techniques
US11652491B2 (en) * 2020-08-07 2023-05-16 Analog Devices International Unlimited Company High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400343B1 (en) * 2011-10-18 2013-03-19 Himax Technologies Limited Pipeline analog to digital converter with split-path level shifting technique
TWI477083B (zh) * 2012-01-17 2015-03-11 Univ Nat Chiao Tung 連續近似式類比數位轉換器
TWI542158B (zh) * 2014-09-12 2016-07-11 國立臺灣大學 類比數位轉換電路及其轉換方法
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset

Also Published As

Publication number Publication date
TW202207637A (zh) 2022-02-16
US20220069836A1 (en) 2022-03-03
US11171662B1 (en) 2021-11-09
TWI792480B (zh) 2023-02-11
JP2022033029A (ja) 2022-02-25
EP3955466A1 (en) 2022-02-16
US11870456B2 (en) 2024-01-09
US11558063B2 (en) 2023-01-17
CN114079464A (zh) 2022-02-22
US20230117529A1 (en) 2023-04-20
KR20220020212A (ko) 2022-02-18
TW202324941A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
TWI828543B (zh) 用於提供數位輸出代碼以表示類比輸入值的方法以及類比數位轉換器
TWI509997B (zh) 資料轉換電路及其方法
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
CN107046424A (zh) 具有双转换的adc后台校准
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN107437944B (zh) 一种电容型逐次逼近模数转换器及其自校准方法
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
CN109361392B (zh) 逐次逼近型模数转换器及其权重校准方法
CN102045067A (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
EP1614219B1 (en) Comparator offset calibration for a/d converters
WO2005104376A1 (en) Method to improve error reduction in a digital-to-analog converter and digital-to-analog converter in which this method is applied
EP3047574A1 (en) Pipelined successive approximation analog-to-digital converter
JP5051265B2 (ja) Ａ／ｄ変換器および信号処理回路
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN112764447A (zh) 动态失调校准电路、方法、芯片及电子设备
JP6407528B2 (ja) 半導体装置
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
JP2017163193A (ja) 半導体装置
JP2005304033A (ja) ディジタル的に自己校正するパイプラインａｄｃ及びその方法
US6747588B1 (en) Method for improving successive approximation analog-to-digital converter
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
Haenzsche et al. A 14 bit self-calibrating charge redistribution SAR ADC
CN116938244B (zh) 纯数字域的r-2r电阻型dac误差补偿校准方法
US20230318615A1 (en) Oversampled analog to digital converter