CN114079464A - 具有改善线性的模数转换电路 - Google Patents

具有改善线性的模数转换电路 Download PDF

Info

Publication number
CN114079464A
CN114079464A CN202110916016.7A CN202110916016A CN114079464A CN 114079464 A CN114079464 A CN 114079464A CN 202110916016 A CN202110916016 A CN 202110916016A CN 114079464 A CN114079464 A CN 114079464A
Authority
CN
China
Prior art keywords
code
segment
value
adc
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110916016.7A
Other languages
English (en)
Inventor
J·斯蒂恩斯加德-玛德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN114079464A publication Critical patent/CN114079464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及具有改善线性的模数转换电路。本文公开了一种示例模数转换器(ADC)以及可由所述ADC执行的方法。所述ADC可以导出第一代码，所述第一代码近似于所述ADC的模拟输入值和电容器阵列上采样的所述ADC的抖动值的组合。所述ADC可以进一步导出第二代码，所述第二代码表示所述组合相对于应用于所述电容器阵列的所述第一代码的残余量。所述ADC可以组合所述第一代码的数值和所述第二代码的数值，以产生应用于所述电容器阵列的组合代码，用于导出数字输出代码。在数字域中组合所述第一代码的数值和所述第二代码的数值可以提供更大的模数(A/D)转换线性。

Description

具有改善线性的模数转换电路
技术领域
本公开总体上涉及模数转换器的领域，并且更具体地但非排他性地涉及精密模数转换电路。
背景技术
模拟信号和/或值可以在各种电路组件中产生，例如，信号发生器、传感器和天线。然而，可能存在许多具有数字信号或值可能有益的情况，诸如对于处理或存储信号或值的情况。为了利用在产生模拟信号或值时具有数字信号或值的优点，已经开发了模数转换电路(ADCs)以将模拟信号或值转换成数字信号或值。
信号可以是基于时间的值序列。数字值可以由代码表示。代码的名称诸如CODE1可以指由所述代码表示的数字(数)值。一些(但非全部)数字值可以由使用常用二进制加权编码的代码来表示。以多个位表示的数字值或代码的分辨率(其可为“数值分辨率”的缩写)可以指二进制加权编码，不论其物理编码的方式。物理分辨率可指用于对数字值进行物理编码的物理位的数目。例如，可以使用温度计编码将示例代码CODE1的数字值按8位进行编码。示例CODE1的物理分辨率可为8位。8位中的每一位的权重可为1/8，并且CODE1可以表示的一组可能的数值可为0/8、1/8、2/8、3/8、4/8、5/8、6/8、7/8、8/8。9个可能的数值是均匀间隔的，并且CODE1的(数值)分辨率可以表示为log2(9)≈3.17位。在一些情况下，在不损失清晰度的情况下，可以将分辨率四舍五入到最接近的整数位。例如，示例CODE1的分辨率可为“大约3位”或简单地“3位”。
在许多电子应用中，模拟输入值被转换成数字输出值(例如，用于进一步数字处理或存储)。例如，在精密测量系统中，电子设备具备一个或多个传感器以进行测量，并且这些传感器可以生成模拟值。模拟值可以被提供作为ADC的输入，以生成数字输出值用于进一步处理或存储。
ADC可以在许多地方找到，诸如宽带通信系统、自动测试设备、音频系统、车辆、工厂自动化系统等。ADC可以转换表示真实世界现象诸如光、声、温度、流量或压力的模拟电气值。设计ADC是一项非常重要的任务，因为每个应用程序在速度、性能、功耗、成本和大小方面可能有不同的需求。随着需要ADC的应用增长，对准确且可靠的转换性能的需求也在增长。
一些应用程序可能需要精确且准确的模拟值转换，从而需要精密ADC(精密意味着精确和/或准确)。精密ADC所需的规格可以包括小的(理想情况下为零)非线性误差。非线性误差(有时称为积分非线性或INL误差)可以表征预定范围内的ADC偏差，所述ADC偏差是由提供模拟输入值(VIN)和数字输出值(DOUT)之间的线性关系产生的。线性关系可为DOUT＝VIN/VSCALE+OFFSET，其中VSCALE可为模拟缩放量(例如，VSCALE可为名义上参考电压)，并且OFFSET可为常量。电容式数模转换器(CDAC)中电容器的电容比失配可能显着地导致非线性误差。
Steensgaard-Madsen的美国专利第8,810,443号、第9,054,727号、第9,231,611号和第9,331,709号部分教导了如何使SAR ADC(逐次逼近寄存器ADC)基本线性，不论CDAC电容比的可能失配。Steensgaard-Madsen写到(美国专利8,810,443；第21栏；第62-65行)，所述教导可与美国专利8,232,905(代替出版物U.S.2011/0115661A1)的教导相结合，所述美国专利8,232,905也属于Steensgaard-Madsen。本领域普通技术人员可以设想美国专利第8,232,905号(专利第'905号)和第8,810,443号(专利第'443号)的组合，以增加最大转换率并/或提高ADC的功率效率。例如，本领域普通技术人员可以设想传统顺序配置的模数转换器与传统模数转换器系统的特征的组合，所述组合具有采样数模转换器以采样模拟信号值和模拟抖动的组合，并且具有失配成形编码器，以增加ADC的最大转换率和/或提高功率效率。然而，在此类组合中，诸如多位量化器(例如，专利第`905号的图4中的214)的增益因子的非线性和/或偏差之类的模拟缺陷可能导致与期望性质的偏差，包括与一组期望的统计特性的偏差，所述偏差在专利第`443号中从第12栏第37行开始的段落中关于图5描述。因此，专利第`443号中第13栏第10-15行中描述的近似假设可能变得过于粗糙，并且由于CDAC电容比的失配而导致的非线性程度可能超过应用程序所需的水平。如美国专利第8,232,905号、第8,810,443号、第9,054,727号、第9,231,611号和第9,331,709号所述，使用超范围(也称为冗余)也可能导致与期望统计特性的一些偏差，并且可能导致非线性误差。
附图说明
当结合附图阅读时，根据以下详细描述可以更好地理解本公开。应强调，根据工业标准实践，各种特征并未按比例绘制，并且仅用作说明目的。在显式或隐式地显示比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了讨论清楚，各特征的尺寸可任意地增加或缩小。
图1示出了根据各种实施例的示例ADC。
图2示出了根据各种实施例的图1中的ADC 100的示例时序。
图3示出了根据各种实施例的类似于图1的ADC的ADC的示例全差分实现。
发明内容
本文公开了一种示例模数转换器(ADC)以及可由所述ADC执行的方法。所述ADC可以导出第一代码，所述第一代码近似于所述ADC的模拟输入值和所述ADC的抖动值的组合。所述ADC可以进一步导出第二代码以表示相对于所述第一代码的所述组合的残余量。所述ADC可以组合所述第一代码的数值和第二代码的数值，以产生将应用于电容器阵列的组合代码。在数字域中组合所述第一代码的所述数值和所述第二代码的所述数值可以在所述ADC内提供更大的线性。
本文公开了一种提供数字输出代码以表示模拟输入值的方法。所述方法可以包括以下步骤：对电容器阵列的节点上的所述模拟输入值和抖动值的组合进行采样，导出近似于所述模拟输入值和所述抖动值的所述组合的第一代码，并将所述第一代码的第一段应用于所述电容器阵列的第一段，以及将所述第一代码的第二段应用于所述电容器阵列的第二段。所述方法可进一步包括以下步骤：导出第二代码以表示所述模拟输入值和所述抖动值的所述组合的第一残余量，所述第一残余量与应用于所述电容器阵列的所述第一代码有关，组合所述第一代码的数值和所述第二代码的数值以导出组合代码，以及将所述组合代码的第一段应用于所述电容器阵列的所述第一段，以及将所述组合代码的第二段应用于所述电容器阵列的所述第二段，其中所述组合代码的所述第一段和所述组合代码的所述第二段响应于所述第二代码。所述方法可进一步包括以下步骤：导出第三代码以表示所述模拟输入值和所述抖动值的所述组合的第二残余量，所述第二残余量与应用于所述电容器阵列的所述组合代码有关，以及将所述第三代码与所述组合代码和表示所述抖动值的抖动代码组合以提供所述数字输出代码。
本文公开了一种模数转换器(ADC)。所述ADC可以包括包含多个电容器的电容器阵列，以及耦合到所述电容器阵列的控制电路。所述控制电路可以基于所述ADC的模拟输入值和抖动值来确定第一代码，所述第一代码近似于所述模拟输入值和所述抖动值的组合，并且基于所述模拟输入值和所述抖动值的所述组合的残余量来确定第二代码，所述残余量与所述第一代码有关，并且所述第二代码表示所述残余量。所述控制电路可以进一步组合所述第一代码的数值和所述第二代码的数值以产生组合代码，并且至少部分地基于所述组合代码和抖动代码来确定数字输出代码，所述抖动代码表示所述抖动值。
具体实施方式
以下公开内容提供许多不同实施例或示例，用于实现本公开的不同特征。下文描述了部件及排列的特定示例以简化本公开。当然，这些仅为示例且不意欲为限制性。此外，本公开可以在各种示例中，或者有时在不同附图中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不规定所讨论的各种实施例和/或配置之间的特定关系。不同的实施例可以具有不同的优点，并且任何实施例都不需要特定的优点。
图1示出了根据各种实施例的示例ADC 100。ADC 100的几个元件可以具有与专利第`443号的图2中所示的ADC 200的元件类似的特征。例如，在图1的ADC 100中，ADC 100的CDAC电容器阵列102可以包含第一段102-1，该第一段可以包含N1个名义上大小相等(也可以被称为单元大小)的电容器。第一段102-1内的N1个名义上大小相等的电容器可以包括多个电容器，其中多个电容器为名义上大小相等(换句话说，呈现名义上相等的电容)。在专利第`443号中的ADC 200中，第一段201-1(专利第`443号的图2)可包含每个标称尺寸为C/4的N1＝4个大小相等的电容器。CDAC电容器阵列102可进一步包含第二段102-2，其可包含N2个名义上二进制加权电容器。第二段102-2中所有电容器的组合标称电容可基本等于第一段102-1中一个单位大小电容器的标称电容。例如，第二段102-2中N2个名义上二进制加权电容器可以包括多个电容器，其中第二段102-2内的电容器的组合标称电容可以基本上等于第一段102-1内的单个电容器的标称电容。在专利第`443号中的ADC 200中，第二段201-2可以包含N2＝6个二进制加权电容器。专利第`443号中的第二段201-2的组合标称电容可为63C/256，对于预期的较大N2值，所述组合标称电容可以收敛到单位大小电容器的标称电容C/4。CDAC电容器阵列102可以进一步包括第三段102-3。ADC 100中的CDAC电容器阵列102的第三段102-3可以不等效于专利第`443号中ADC 200的任何部分，但其可能与专利第`905号的图4中ADC 200的电容器215、电容器216和/或电容器217类似。第一段102-1、第二段102-2和第三段102-3的每一个均可以具有每个段中的每个电容器耦合到公共节点104的第一连接，和每个段中的每个电容器耦合到每个段中的每个电容器的对应多个开关的第二连接。本文中图1的ADC 100和专利第`443号中图2的ADC 200均可以包括用于提供多个参考电位(诸如，VL＝0伏特(V)以及VH＝5V)的电路(本文中ADC 100的电路107和专利第`443号中ADC200的电路207)，所述电路可称作参考电路。对于图1中的ADC 100，输入电压VIN(t)可在采集阶段期间施加在第一段102-1中的一个、多个或所有电容器上，其可在当采样开关108响应于可作为ADC 100的输入施加的控制信号CNV的转换而打开(变为非导电)的采样时刻处结束。例如，开关110-1，其可耦合到第一段102-1内的电容器的连接，可使ADC 100的输入电压VIN(t)在采集阶段期间施加到第一段102-1内的一个或多个电容器。在专利第`443号中，VIN(t)可施加于第一段201-1中的所有电容器，并且采样开关208可响应于控制信号CNV的转换而在采样时刻打开。此外，在ADC 100中，N2位数字抖动值DX可经由多路复用器电路106-3应用于第二段102-2。在专利第`443号中，6位(N2＝6)抖动值DX(专利第`443号的图3中的位x5、x6、x7、x8、x9、x10)可经由多路复用器电路206-3(专利第`443号的图3)及开关驱动器206-5(专利第`443号的图3)应用于第二段201-2(专利第`443号的图2)。本文中图1没有明确地示出ADC 100内的任何开关驱动器，但是本领域普通技术人员(PHOSITA)将理解可以隐含地包括开关驱动器。PHOSITA将进一步认识到CDAC电路可以以各种方式来实现，并且CDAC电路的输入可以由输入的等效电容或权重来表征(在专利第`443号及专利第`905号中描述的一些示例)，所述等效电容或权重可能不等于物理电容。例如，众所周知，可以在CDAC中内部配置一个或多个耦合电容器，以有效地减小其连接到物理电容器的输入端子的权重，所述权重可能大于另外可能建议的权重。
在专利第`443号中的ADC 200中，代码M(专利第`443号中图3中的位m1、m2、…、m10)可在转换操作期间应用于CDAC电容器阵列201中(专利第`443号中的图2)。在转换操作期间，可以在包括逐次逼近的多个转换步骤中更新代码M。代码M的第一段M1(位m1、m2、m3、m4)可经由扰码器电路206-6(专利第`443号的图3)提供，该扰码器电路处理由控制电路206-1(专利第`443号的图3)提供的代码B1(位b1、b2、b3、b4)。代码M的第二段M2(位m5、m6、…、m10)可经由多路复用器电路206-3(专利第`443号的图3)提供，该多路复用器电路从控制电路206-1(专利第`443号的图3)接收相等的代码B2(位b5、b6、…、b10)。代码M的第一段和第二段可应用于CDAC电容器阵列201的第一段和第二段(专利第`443号的图2)。开关驱动器和开关可被配置成根据代码M的对应位，选择性地向CDAC电容器阵列201(专利第`443号的图2)中的每个电容器施加参考电位(VH或VL)。本文图1的ADC 100可以被配置成提供与专利第`443号的ADC 200的代码M相关的类似基本操作。控制电路101可以提供数字代码B，该数字代码B包含第一段B1和第二段B2。数字代码B可以包含多个位，其中第一段B1可以包含数字代码B的第一部分，并且第二段B2可以包含数字代码B的第二部分。代码可以表示数值B＝B1+B2。数字代码B的第一段B1可由扰码器电路106-6处理，该扰码器电路提供具有N1个物理位的代码M1以控制开关，以选择性地向第一CDAC段102-1中的N1个单位大小的电容器中的每一个施加参考电位(VH或VL)。例如，数字代码B的第一段B1可应用于扰码器电路106-6，并且扰码器电路106-6的输出M1可使开关110-1基于从第一段B1导出的代码M1，将第一段102-1的每个电容器耦合到参考电位VH或参考电位VL。数字代码B的第二段B2可经由多路复用器电路106-3传送，该多路复用器电路向控制开关110-2提供代码M2，以选择性地向N2个名义上二进制加权电容器102-2中的每一个施加参考电位(VH或VL)。例如，数字代码B的第二段B2可应用于多路复用器电路106-3，并且多路复用器106-3的输出处的每个单独位可使开关110-2基于第二段B2的每个单独位(统一表示数值B2)，将第二段102-2中的每个单独电容器耦合到参考电位VH或参考电位VL。第一段B1的物理分辨率可以是(但不必是)N1位，并且第一段B1可以是(但不必是)温度计类型代码。例如，第一CDAC段102-1可以包含32个电容器，每个电容器的标称尺寸为C/32(名义上单位大小的电容器可为1皮法拉(pF)，换句话说，C＝32pF)。B1的数值可以是33个可能的数值(例如，0/32、1/32、2/32、3/32、…、32/32)中的一个，并且扰码器电路106-6可以输出编码为32位的代码M1，每位的权重为1/32。代码M1可为等加权代码。代码M1的数值可以等于代码B1的数值。扰码器电路106-6可为树型失配成形编码器，其接收编码为6位且具有6个相应权重的代码B1：16/32、8/32、4/32、2/32、1/32和1/32。树型失配成形编码器在美国专利第5,684,482号中描述，所述专利以引用的方式并入本文。例如，树型失配成形编码器可包含一个或多个切换块，其中切换块可被分离成多个层，并且单层内的切换块耦合到相邻层中的切换块。切换块可以接收输入信号，并且可以将所述信号分割成一个或多个n位输出信号，其中n为位数，所述输出信号由切换块输出。输出信号的数目和每个输出信号中的位数在切换块的层间是不同的。树型失配成形编码器可以具有应用于切换块的第一层的输入，并且可以通过在每层处被分割的切换块的层传播到产生树型失配成形编码器的输出的最终层。一个或多个数守恒规则可以基于切换块的输入来定义切换块的输出。代码B1和代码M1的分辨率可为log2(33)≈5.05≈5位。在另一实施例中，可以实现扰码器电路106-6，因为扰码器电路116(美国专利第6,348,884号的图23)如美国专利第6,348,884号所述地实现，所述专利也以引用的方式并入本文。在另一实施例中，可以使用温度计类型编码将代码B1编码为32位。PHOSITA已知失配成形编码器(也称为动态元素匹配-或DEM-编码器和/或扰码器电路)的许多变体。示例包括交换型编码器、旋转型编码器、双旋转型编码器、树型编码器、计数和排序型编码器等。失配成形编码器可被配置成提供零阶编码(例如，随机化失配引起的误差)、一阶编码(例如，通过一阶过滤来抑制失配引起的误差)，甚至高阶编码。各种类型的编码器可响应于可选的随机、伪随机或基本随机输入(一个或多个位，每个位可模拟投币随机事件)，其可用于基本抑制可能导致空闲音调的元素选择模式。
可以在ADC 100的CDAC电容器阵列102上对输入电压VIN(t)和模拟抖动值的组合进行采样。特别地，专利第`443号以引用方式并入本文，以部分描述如何在ADC 100的CDAC电容器阵列102上对输入电压VIN(t)和模拟抖动值的组合进行采样。例如，可将模拟输入电压VIN(t)施加到第一段102-1的电容器，并且可经由代码DX将基本随机模拟抖动值应用到第二段102-2的电容器，其中模拟输入电压VIN(t)和基本随机模拟抖动值形成表示组合的采样值。因此，CDAC 102可以对模拟输入电压VIN(t)和模拟抖动值的组合进行采样。第三CDAC段102-3的操作/配置可以在所有转换周期被预定义和固定。例如，在采集阶段期间，电容器102-3可以以预定义配置连接(例如，所有电容器都可以连接到VL)。是否将第三段102-3视为CDAC结构的一部分可能是个人偏好的问题。第三段102-3可不用于数模(D/A)转换代码B、代码DX、或可从一个转换周期改变到下一个转换周期的任何其他数值或代码的任何部分。
相比于专利第`443号中图2的控制电路206，控制电路101可以以相对较少的逐次逼近步骤导出数字输出代码DOUT。例如，相比于传统逐次逼近寄存器(SAR)ADC中实现的传统控制电路，控制电路101可以在相对较少的逐次逼近步骤中导出数字输出码DOUT。具体地，控制电路101可以被配置成仅在3个转换步骤中导出高分辨率码DOUT(例如，分辨率可为16位或更多)，并且代码B可以仅在2个转换步骤中导出。转换步骤可为逐次逼近的步骤，其可以解析一个或多个位。术语“逐次逼近”可在本文中用于表征可在转换操作的每一步解析一个或多个位的电路和/或方法。例如，逐次逼近转换方法可以由在专利第`905号(图4)中描述的ADC 200来实现。
在专利第`905号中，ADC 200(专利第`905号的图4)可以导出转换结果d(k)作为3个代码的加权和，例如d(k)＝d1(k)+d2(k)/4+d3(k)/16，参见专利第`905号的第7栏和第8栏。专利第`905号的图4及图5显示3个代码可以由量化器214(专利第`905号的图4)顺序地导出，并且它们可以经由CDAC电路的不同段连续地应用于CDAC电路。给定转换步骤(诸如，其中仅有d1(k)是已知的步骤)处的残余量可由放大器218放大(专利第`905号的图4)，该放大器被配置成具有负反馈以导出下一个代码，诸如d2(k)。加权因子可以包括在每个码的数值中，并且转换结果可以表示为d(k)＝CODE1+CODE2+CODE3，其中CODE1可以是d1(k)，CODE2可以是d2(k)/4，并且CODE3可以是d3(k)/16。专利第`905号的第7栏描述了使用冗余(也称为重叠或超量程)为几种模拟缺陷提供稳健性度量的好处。在一个示例中，CODE1、CODE2和CODE3可为位置偏移为2位(换句话说，相对缩放因子为4)的3位二进制加权代码。因此，CODE1、CODE2和CODE3不一定对应于d(k)＝CODE1+CODE2+CODE3的二进制加权表示的不同位组。提供从位位置到下一位位置的进位的传统数字加法器电路可用于将CODE1、CODE2和CODE3相加，以导出表示转换结果d(k)的二进制加权代码。可通过将3个代码应用于CDAC结构的不同段来提供名义上等效的模拟加法操作(参见专利第`905号中的图4)。本文中图1的ADC 100可以具有与专利第`905号的ADC 200相同的几个方面。ADC 100可以导出逐次逼近转换方法的转换结果，作为多个代码的加权和。例如，ADC 100可导出转换结果作为CODE1、CODE2和CODE3的加权和。ADC 100可以在将组合值B＝CODE1+CODE2可以应用于CDAC之前以数字/数方式组合CODE1和CODE2，这不同于专利第`905号的ADC 200。相比于传统ADC(包括专利第`905号的ADC 200)，这可以提高ADC 100的线性，如果CDAC电容器排列102中的电容器的匹配不完美的话。换句话说，相比于由专利第`905号的ADC 200呈现的相对于潜在电容器失配误差的线性稳健性，它可以提高ADC 100线性相对于潜在电容器失配误差的稳健性。ADC 100可经由量化器电路(诸如量化器电路ADC 114-1或量化器电路ADC2 114-2)顺序地导出代码(尤其是，CODE1、CODE2和CODE3)，并且可以将代码的几个组合(诸如，CODE1和CODE1+CODE2)相继应用于CDAC电容器阵列102。可以通过具有负反馈的放大器电路(诸如，放大器电路118)放大转换步骤处的残余量，以用于导出下一代码。加权因子可以包括在每个代码的数值中，并且转换结果可以表示为DOUT＝CODE1+CODE2+CODE3。在示例中，CODE1、CODE2和CODE3可为位置偏移为5位(换句话说，相对缩放因子为32)的6位二进制加权代码，并且DOUT的分辨率可为16位。因此，ADC 100可以包括冗余，并且CODE1、CODE2和CODE3不需要对应于DOUT＝CODE1+CODE2+CODE3的二进制加权表示的不同位组。在示例中，CODE2的最高有效位(MSB)可以与对应于系统级冗余的CODE1的最低有效位(LSB)重叠。然而，在数字加法运算B＝CODE1+CODE2之后，第二段B2的MSB可以不与第一段B1的LSB重叠，其中B＝B1+B2＝CODE1+CODE2。改善的线性度可以通过在数字域(通过数值计算CODE1+CODE2)而不是在模拟域(可以通过将CODE1应用于CDAC的A段并且将CODE2应用于CDAC的B段(与A段分离))解决CODE1和CODE2之间的交叠而得到。
图2示出了图1中ADC 100的示例时序。输入电压VIN(n)与从抖动代码DX(n)导出的模拟抖动值的组合可以在采样时刻处被采样。对值或代码的引用可以包括转换循环的索引作为第一自变数。例如，DX(n)可以指第n个转换周期的DX的状态或值。图2右上角所示的DOUT(n)可以是表示在图2左下角所示的采样时刻采样的输入电压VIN(n)的输出代码。从VIN(n)的采样时刻到提供相应的数字值DOUT(n)的延迟可以是ADC 100的延迟。采样时刻可在3个转换步骤的序列之后，依次导出3个转换代码：CODE1(n)、CODE2(n)和CODE3(n)。这3个转换步骤可称为Step1、Step2和Step3。采集阶段可称为Step0。对值、代码或步骤的引用可以包括步骤的索引作为第二自变数。例如，Step(n,3)可以指第n个转换循环的Step3。另一示例，B2(n,2)可以指Step(n,2)处代码B2的状态或值，换句话说在转换循环n的Step2处的代码B2的状态或值。
ADC 100的全转换循环(包括采集和数字处理)可以是5个步骤的序列。Step0可以是采集阶段或步骤。Step1、Step2和Step3可以是转换步骤或逐次逼近方法的步骤。Step4可以是用于导出结果DOUT的数字处理的最后一步。在更详细地描述每个步骤之前，将提供根据一些实施例的5个步骤的概述。
Step0：采集并采样一个组合值，所述组合值包含模拟输入值VIN(n)和抖动值。
Step1：导出代码CODE1以表示采样的组合值。
Step2：导出代码CODE2以表示相对于CODE1的采样组合值的残余量。
Step3：导出代码CODE3以表示相对于CODE1+CODE2的采样组合值的残余量。
Step4：通过将Step0、1、2、3中的代码与可选的失配信息组合，导出代码DOUT(n)以表示模拟输入值VIN(n)。
Step0在专利第`443号中详细地描述。此处将提供摘要/概述(见图1和图2)。在采集阶段，输入电压VIN(t)可施加在电容器102-1的第一段中的一个、几个或所有N1个电容器上。可通过D/A转换抖动代码DX(n)经由电容器102-2的第二段来应用模拟抖动值。可将电容器102-3的第三段配置为预定义的固定“复位”状态，可部分地选择所述状态以提供标称偏移(例如，零)。开关108可在采集阶段期间将第一段电容器102-1的连接、第二段电容器102-2的连接和第三段电容器102-3的连接耦合到预定义电位(诸如，地)，其中耦合到预定义电位的连接不同于应用输入电压VIN(t)、模拟抖动值和预定义固定“复位”状态的连接。当采样开关108在VIN(n)的采样时刻打开时，应用到CDAC电容器阵列102的值的组合(组合值)可以被采样并且由节点104上的基本上隔离的电荷量来表示。当采样开关108在所述采样时刻打开时，第一段电容器102-1、第二段电容器102-2和第三段电容器102-3的电荷部分可在节点104上基本隔离。在Step1的准备中，可以由第一量化器电路ADC1 114-1在采样时刻或大约采样时刻对名义上等效的组合值进行采样。ADC1 114-1可被配置成接收输入电压VIN(t)和抖动代码DX(n)。在一实施例中，可以截断提供给ADC1 114-1的抖动代码DX(n)以获得比经由多路复用器电路106-3提供给CDAC电容器阵列102的抖动代码DX(n)更粗的分辨率。
现在考虑Step1(导出表示采样的组合值的代码CODE1)。量化器电路ADC1 114-1可以是任何类型的量化器/ADC电路，其被配置成提供CODE1以表示在VIN(n)的采样时刻在CDAC电容器阵列102上采样的名义上等效于组合值的采样组合值。标称值可为CODE1(n)＝VIN(n)/VSCALE+DX(n)+OFFSET1，其中VSCALE可以是比例因子，并且OFFSET1可以是常量。CODE1的分辨率可基于由ADC1 114-1采样的组合值与由CDAC 102采样的组合值相比可预期的失配程度来选择。在示例实施例中，估计的最坏情况失配误差可为满标度的1％，并且CODE1的分辨率可选择为8位。在8位分辨率下，ADC1 114-1可以是闪存量化器、两步量化器、逐次逼近寄存器(SAR)ADC、基于压控振荡器(VCO)的量化器、流水线ADC或被认为适合于应用的任何其他类型的量化器。小电路尺寸、低功耗和快速操作可能是ADC 114-1的期望特性。在可能以低功耗为目标的示例实施例中，ADC1 114-1可以是SAR ADC，其包含显着小于CDAC电容器阵列102的CDAC电容器阵列。例如，在这些实施例中，实现为SAR ADC的ADC1114-1的总电容可以小于CDAC电容器阵列102的总电容的10％。例如，SAR ADC1 114-1可以包含总电容小于1pF的CDAC电容器阵列。第一段电容器102-1的右侧可以在Step1期间浮动(换句话说，所有开关110-1都可以打开)。CDAC电容器阵列102的第二段和第三段可以保持其在Step0期间的配置。在另一实施例中，ADC1 114-1可被配置成对VIN(t)进行采样并导出与抖动代码DX(n)进行数字组合以提供CODE1的代码。因此，ADC1 114-1不需要(但可以)在由ADC1 114-1采样的模拟量中包括抖动以导出CODE1，以近似表示在CDAC电容器阵列102上采样的组合值。
现在考虑Step2(导出代码CODE2以表示相对于CODE1的采样组合值的残余量)。放大器电路118可被配置有由第三段电容器102-3经由开关110-3提供的负反馈。增益因子GAIN2(换句话说，负反馈量)可以部分地基于关于在CDAC电容器阵列102上采样的组合值可以预期(依赖)的近似CODE1的良好程度来选择。可以选择增益因子GAIN2以提供关于CODE1的分辨率和准确度的冗余。CODE1的相对不准确的值与大增益因子GAIN2组合可导致放大器118在Step2期间饱和。可以选择相对较小的增益因子GAIN2来防止饱和。在其中CODE1的分辨率可以是8位的示例实施例中，增益因子可以是GAIN2＝64。
控制电路101可被配置成从ADC1 114-1接收CODE1，并经由代码B的第一段B1和B的第二段B2将其应用于CDAC电容器阵列102。代码可以表示CODE1(n)＝B(n,2)＝B1(n,2)+B2(n,2)的数值。因此，对应于CODE1的值可以经由B的代码段B1和B2应用于CDAC电容器阵列102。在示例实施例中，CODE1的分辨率可以小于或等于代码段B1的分辨率。在这种情况下，CODE1的分配可以是B1(n,2)＝CODE1(n)和B2(n,2)＝0。然而，在另一示例实施例中，CODE1的8位分辨率可以超过代码段B1的分辨率。第一电容器段102-1可以包含N1＝32个电容器，并且代码段B1可以使用6个具有6个对应权重16/32、8/32、4/32、2/32、1/32和1/32的物理位来编码。代码段B1的分辨率可以是(大约)5位。实施ADC1 114-1以提供与代码B的格式类似的格式的CODE1可能是有利的。例如，ADC1 114-1可以是SAR ADC，其包含具有标称权重16/32、8/32、4/32、2/32、1/32、1/32、1/64、1/128、1/256的CDAC。CODE1可以由9个物理位编码，并且CODE1的分辨率可以是(大约)8位。具有权重16/32、8/32、4/32、2/32、1/32、1/32的CODE1的第一组6个物理位可被分配给代码B1(n,2)。可将具有权重1/64、1/128、1/256的CODE1的第二组3个物理位分配给代码B2(n,2)。代码B2可以是具有N2＝15个物理位的二进制加权代码，所述物理位具有权重1/64、1/128、1/256、1/512、1/1024、…、1/1048576。在示例实施例中，控制电路101可以不需要执行任何非平凡计算来提供代码段B1和代码段B2以在Step2中表示CODE1。在另一示例实施例中，控制电路101可被配置成导出代码段B1和代码段B2作为CODE1的非平凡函数。例如，B＝B1+B2可以相对于CODE1线性缩放。线性缩放的斜率和/或偏移可以被确定为制造过程的一部分，例如作为测试半导体电路的一部分。
多路复用器电路106-3可以被配置成向CDAC的第二段102-2提供M2(n,2)＝B2(n,2)。扰码器电路106-6可以接收B1(n,2)，并将其编码为包含N1＝32个物理位的表示M1(n,2)。每个位可以具有权重1/32，并且可以保留B1(n,2)的值，换句话说M1(n,2)＝B1(n,2)。代码M1(n,2)可控制开关110-1以选择性地将参考电位(VH或VL)施加至电容器102-1的第一段中的每个电容器。第一代码CODE1(n)＝B1(n,2)+B2(n,2)＝M1(n,2)+M2(n,2)可以近似于在Step0中在电容器阵列102的节点104上采样的模拟输入值VIN(n)和抖动值的组合。第一代码的第一段M1(n,2)可应用于电容器阵列102的第一段102-1。第一代码的第二段M2(n,2)可应用于电容器阵列102的第二段102-2。
在Step2期间，电容器102-3的第三段中未被配置成向放大器118提供负反馈的任何电容器可被配置成处于预定义状态(诸如，连接到VL)。放大器118的输出可以基本上稳定为可以是相对于CODE1的采样组合值的放大残余量的电压。放大因子可以是负值(诸如-64)，但是在本描述中可以合理地忽略极性(例如，GAIN2＝绝对(-64)＝64)。第二量化器电路ADC2 114-2可被配置成接收放大的残余电压并提供表示残余量的代码CODE2(n)。在一个示例实施例中，可以选择ADC 100的各种参数(包括但不限于ADC2 114-2的参数)，使得CODE2(n)的标称值可以是CODE2(n)＝VIN(n)/VSCALE+DX(n)-CODE1(n)+OFFSET2，其中VSCALE可以是缩放因子，并且OFFSET2可以是常量。在一些实施例中，CODE2(n)可进一步包括第二缩放因子SCALE2，使得CODE2(n)＝(VIN(n)/VSCALE+DX(n)-CODE1(n))/SCALE2+OFFSET2，其中SCALE2可响应于GAIN2的值和第二量化器电路114-2的缩放因子。增益因子GAIN2可以包括在表示CODE2(n)的每个物理位的权重因子中或被取消。可基于包括负反馈和量化器电路ADC2 114-2的放大器电路118的预期(依赖)精度来选择CODE2的分辨率。ADC2114-2可以是闪存量化器、两步量化器、SAR ADC、基于VCO的量化器、流水线ADC或被认为适合于应用的任何其他类型的量化器。小电路尺寸、低功耗和快速操作可能是ADC2 114-2的期望特性。在示例实施例中，ADC2 114-2可以是SAR ADC，其包含显着小于CDAC电容器阵列102的CDAC电容器阵列。例如，SAR ADC2 114-2可包含总电容小于1pF的CDAC电容器阵列，其中CDAC电容器阵列102可具有大于1pF(诸如40pF)的总电容。CODE2的分辨率可以是(大约)10位。CODE2可以由10个以上的物理位来表示，并且位权重可以基于提供冗余的ADC2的特征(例如，CDAC电容器阵列的标称缩放)。例如，CODE2可以由12个物理位来表示，这些物理位具有权重1/128、1/256、1/512、1/1024、1/2048、1/2048、1/4096、1/8192、1/16384、1/16384、1/32768、1/65536。第一量化器ADC1 114-1可被配置成提供CODE1(n)中的偏移，以设置CODE2(n)的期望平均值和/或放大残余电压的期望平均值。CODE2(n)的平均值可以接近可能值的范围的中间值，诸如大约1/128。CODE2的可能值的范围可以是单极的。在另一示例实施例中，CODE2的可能值的范围可以是双极性的，并且CODE2(n)的标称平均值可以是大约0。
如果CODE1(n)具有一组所需的特性，例如CODE1(n)≈VIN(n)/VSCALE+DX(n)+OFFSET1，则当DX(n)从基本随机过程导出时，CODE2(n)可为基本随机过程的结果。例如，DX(n)可以由包含在控制电路101中的产生基本上随机值的电路提供。具体地，如果作为信号评估，则CODE2(n)可以是基本上类噪声信号，并且它可以与VIN(n)基本上不相关。然而，如果ADC1 114-1受到模拟缺陷(例如，增益误差)的影响，则CODE2(n)和VIN(n)可能有些相关。专利第`443号中(第12栏第20-36行)的教导包括，在一些实施例中，为了提高线性，目标可以是在Step(n,3)中降低VIN(n)与控制第二电容器段102-2中的电容器的任何位序列的相关性。因此，目标可以是减少(理想情况下避免)VIN(n)和M2(n,3)的相关性，包括VIN(n)与M2(n,3)的任何单个物理位的相关性。专利第`443号的教导还可以包括第14栏第28-49行中描述的改进目标。ADC 100的线性可以通过在Step3中以数字/数方式(换句话说，在数字域中)组合CODE1和CODE2来提高，而不是通过在模拟域中(例如，经由CDAC电容器阵列的不同段，如专利第`905号的图4中的ADC 200所示)组合它们来提高。
CODE2(n)可以是第二代码，表示相对于应用于电容器阵列102的第一代码CODE1(n)＝M1(n,2)+M2(n,2)，在电容器阵列102的节点104上采样的模拟输入值VIN(n)和抖动值的组合的残余量。
现在考虑Step3(导出代码CODE3以表示相对于CODE1+CODE2的采样组合值的残余量)。CODE1和CODE2可以数字/数地组合，并且组合值B＝CODE1+CODE2可以经由B的第一段B1和第二段B2应用于CDAC电容器阵列102。例如，控制电路101可以数字/数地组合CODE1和CODE2以产生组合值B，并且经由组合值B的第一段B1和第二段B2将组合值B应用于CDAC电容器阵列102。B的第一段B1可由扰码器电路106-6编码。B的第二段B2可具有基本上与B1的最小加权因子(诸如最低有效位LSB)一样宽的可能值的范围。B的第二段B2可能不需要提供冗余，并且这可能有利于ADC 100的线性。
控制电路101可以被配置成计算B(n,3)＝CODE1(n)+CODE2(n)。通过从B(n,3)的二进制加权表示中选择一组位，可以无歧义地导出B(n,3)的第二段B2(n,3)的二进制加权表示。然而，可以以多种方式编码B1(n,3)＝B(n,3)-B2(n,3)的数值，因为用于编码B1(n,3)的物理格式可以提供一定程度的冗余。扰码器电路106-6的特性可确定在另一实施例中是否可优选B1的特定编码类型。在一个实施例中，如果扰码器电路106-6被配置成从B1导出温度计代码，则B1的所有类型的编码可以是等效的，参见例如美国专利第6,348,884号。专利第`443号的第22栏描述了用于扰码器电路106-6的几个选项，包括其中B1可以被任意编码的选项。扰码器电路106-6可包含旋转扰码器、蝶形扰码器、树扰码器或PHOSITA已知的任何其他类型的扰码器。在一些实施例中，扰码器电路106-6可以实现编码功能，其中扰码器电路106-6的输入端子的数目可以不同于扰码器电路106-6的输出端子的数目。B2(n,3)的非冗余(例如，二进制加权)编码可以有利于进行逼近，诸如专利第`443号(第13栏第10-15行)描述，对M2(n,3)的所有物理位都比较好。这可能有利于提高ADC 100的线性。图2示出了B1的值可以从Step2中的值B1(n,2)改变为Step3中的另一值B1(n,3)。因此，由扰码器电路106-6提供的代码M1可以从Step2中的值M1(n,2)改变为Step3中的另一值M1(n,3)。在一些转换循环中，代码可以不从Step2改变到Step3(例如，对于n的一些值，B1(n,2)＝B1(n,3))。在一个实施例中，CODE2(n)的可能值的范围可以是单极性的，和/或值的变化B1(n,3)-B1(n,2)最多可对应于M1变化值的一位。这可能有利于减少CDAC电容器102-1的切换和参考电路107的负载。
在CDAC电容器阵列102上采样的组合值关于在Step3中应用于CDAC的B(n,3)的残余量可以相对较小并且与VIN(n)基本上无关。在示例实施例中，可以选择ADC 100的各种参数(包括但不限于ADC2 114-2的参数)，使得表示残余量的CODE3(n)的标称值可以是CODE3(n)＝VIN(n)/VSCALE+DX(n)-B(n,3)+OFFSET3，其中VSCALE可以是缩放因子，OFFSET3可以是常量。表达式反映了当B(n,3)＝CODE1(n)+CODE2(n)时，包含在CODE1(n)中的误差(例如，由ADC1 114-1采样的值的失配)可以由CODE2(n)补偿。
CODE1(n)＝M1(n,2)+M2(n,2)可与CODE2(n)组合以导出组合代码B(n,3)＝M1(n,3)+M2(n,3)。组合代码的第一段M1(n,3)可应用于电容器阵列102的第一段102-1。组合代码的第二段M2(n,3)可应用于电容器阵列102的第二段102-2。M1(n,3)和M2(n,3)两段可响应于第二代码CODE2(n)。
相比于Step2和Step3期间的操作，Step1中ADC 100导出CODE1(n)的操作可能相对不重要。在Step2中ADC 100导出CODE2(n)的操作可以基本上确定在Step3中由CODE3(n)表示的残余量的特性。残余量可以与VIN(n)基本上无关，并且包含在CODE3(n)中的误差对于ADC 100的线性可能相对不重要。Step3中ADC 100导出CODE3(n)的操作可以影响ADC 100的噪声和偏移规格。
在Step3中，放大器电路118可以配置有由第三段电容器102-3提供的负反馈。增益因子GAIN3可以部分地基于由CODE3(n)表示的残余量的预期最坏情况(最大)量值来选择。在一些实施例中，增益因子GAIN3可以具有至少为250的绝对值。在示例实施例中，B(n,3)＝CODE1(n)+CODE2(n)的分辨率可以是(大约)16位，并且可以为放大器电路118配置电容器102-3以提供增益因子GAIN3＝2048。
放大器电路118的输出可以基本上稳定在可以是采样组合值相对于B(n,3)＝CODE1(n)+CODE2(n)的放大残余量的电压。第二量化器电路ADC2 114-2可被配置成采样放大的残余电压并提供表示残余量的代码CODE3(n)。增益因子GAIN3可以包括在表示CODE3(n)的每个物理位的权重中或被取消。CODE3(n)的分辨率可以等于CODE2(n)的分辨率，其可以是(大约)10位。CODE3(n)可以由大于10个的物理位来表示，并且位权重可以基于提供冗余的ADC2 114-2的特征(例如，CDAC电容器阵列的标称缩放)。例如，CODE3可以由12个物理位来表示，这些物理位具有权重1/4096、1/8192、1/16384、1/32768、1/65536、1/65536、1/131072、1/262144、1/524288、1/524288、1/1048576、1/2097152。
CODE3(n)可以是第三代码，表示相对于应用于电容器阵列102的组合代码B(n,3)＝M1(n,3)+M2(n,3)，在电容器阵列102的节点104上采样的模拟输入值VIN(n)和抖动值的组合的残余量。
在示例实施例中，可以选择ADC 100的各种参数，使得DOUT(n)的标称值可以是(VIN(n)/VSCALE)＝CODE1(n)+CODE2(n)+CODE3(n)-DX(n)。值DOUT(n)的分辨率可以是(大约)21位。在另一实施例中，如果GAIN3相对减小(例如，从2048到1024)，则分辨率可以相对较小(例如，20位)。大增益因子GAIN3可能有利于经由CODE3(n)抑制来自ADC2 114-2的噪声成分。可以基于ADC 100的目标噪声规格来选择ADC2 114-2的分辨率(诸如，CODE2和/或CODE3的分辨率)和增益因子GAIN3。可能有利的是，为ADC 100选择参数，使得ADC2的噪声级和/或分辨率对ADC 100的噪声规格的影响相对较小。
电容器102-3的第三段中未被配置成在Step3中向放大器118提供负反馈的任何电容器可被配置成处于预定义状态(例如，连接到VL)。
PHOSITA将认识到放大器118可以包括自动归零电路系统(未示出)和/或其他电路系统和方法，以改进ADC 100的偏移规格。
PHOSITA将进一步认识到，一旦ADC2对导出CODE3(n)所需的放大残余电压进行采样，放大器118就可处于低功率模式(例如，其可被关闭)。
PHOSITA将进一步认识到ADC2 114-2可被配置成在Step2中提供第一分辨率的CODE2(诸如8位)，并在Step3中提供第二分辨率的CODE3(诸如10位)。可替代地，可以提供第三量化器电路ADC3(未示出)并将其配置成在step3中提供CODE3，并且ADC2 114-2可以被配置成在Step2中提供CODE2(并且在Step3中处于非活动状态)。在另一实施例中，单个量化器电路可以被配置成在Step1中作为ADC1 114-1操作，并且可以进一步被配置成在Step2和Step3中作为ADC2 114-2操作。
现在考虑Step4(通过将来自步骤0、1、2、3的代码与可选的失配信息相结合导出代码DOUT来表示模拟输入值VIN(n))。失配信息可以包括表示电容器比的潜在失配和/或其他模拟缺陷的多个代码。在示例实施例中，控制电路101可被配置成计算DOUT(n)＝CODE1(n)+CODE2(n)+CODE3(n)-DX(n)。CDAC电容器阵列102的电容器比的潜在失配可以不用考虑，并且电容器102的失配可以在DOUT(n)中引起类噪声误差(失配引起的噪声)。ADC 100的线性可以基本上不受CDAC电容器阵列102的潜在失配的影响。在计算DOUT时包括失配信息的原因可以是通过减少失配引起的噪声(例如，降低到以热噪声为特征的水平以下)来提高信噪比(SNR)。
可以提供和配置扰码器电路106-6和抖动代码DX(n)，使得任何失配引起的噪声的功率谱密度可以基本均匀，如关于专利第`443号的扰码器电路206-6的进一步描述，尤其在专利第`443号的图10b中。具体地，在示例实施例中，扰码器电路106-6可以如专利第`443号中第11栏第54-62行中总结的那样实现。例如，扰码器电路106-6可以实现为零阶失配成形编码器，其可以名义上将由电容器102-1的第一段失配引起的误差随机化为基本上类似白噪声的误差信号。抖动代码DX(n)可以由控制电路101提供作为N2基本上独立的抛硬币位序列(专利第`443号，包括第12栏第49-57行)。控制电路101可以包含用于导出DX(n)的伪随机数发生器，或者可以包含其他电路系统(与专利第`443号相比)以提供相对更多/更好的随机位序列(例如，基本上不重复的随机序列)。可以使用真正的随机位序列，但是不需要真正的随机抖动来实现本教导的目标。DX(n)至少是类随机的就足够了，这是伪随机数发生器可以满足的相对较低的标准。例如，抖动代码DX(n)可以包含多个伪随机位，其中多个伪随机位可以由伪随机数发生器产生，诸如线性反馈移位寄存器(LFSR)发生器或基于元胞自动机的发生器。对于一些实施例，可以优选不重复的基本随机序列。
专利第`443号进一步教导在另一实施例中可以作为扰码器电路106-6提供的扰码器电路。特别地，专利第`443号教导，可以提供扰码器电路206-6(专利第`443号的图7)和抖动代码DX(n)，使得任何失配引起的噪声的功率谱密度可以是基本上非均匀/成形的(专利第`443号中图10c)。具体地，扰码器电路206-6(专利第`443号的图7)可以是一阶或更高阶失配成形编码器。(专利第`443号第11栏第62行前面)此外，如申请人在先前专利公开中所述，为了实现由电容器102-2的失配引起的误差的一阶或更高阶成形(调节)，抖动代码DX(n)可以由接收DX(n-1)、B2(n-1,3)以及可选的一个或多个基本随机位作为输入的状态机导出，以减少可能嵌入失配引起的误差中的可能模式(例如，空闲音调)。状态机可被配置成有效地调节M2驱动电容器102-2中每个单独位的光谱特性。
在实施例中，可以向控制电路101提供失配信息(例如，表示电容器比的潜在失配和/或其他模拟缺陷的代码)，该控制电路可以被配置成在导出DOUT(n)时包括失配信息。失配信息可以作为制造过程的一部分，例如，作为测试半导体电路的一部分导出。可替代地，在ADC 100的正常操作期间，可以通过前景校准(例如，在通电、空闲时段或中断期间)或通过背景校准(例如，使用统计方法)在场中导出失配信息。Yang的美国专利第7,705,765号描述了如何测量CDAC的加权因子，以及如何存储表示测量的加权因子的数字代码，并将其与来自A/D转换操作的数字代码组合，以导出表示模拟信号值的编码数值。美国专利第7,705,765号通过引用的方式并入本文。
标称值DOUT(n)＝M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)可以是第三代码CODE3(n)、组合代码M(n,3)＝M1(n,3)+M2(n,3)和表示在Step0中采样的抖动值的抖动代码DX(n)的组合。
失配信息可以包括在DOUT(n)的计算中以说明标称加权因子的潜在偏差，其中估计的(基于失配信息校正的)加权因子可以应用于DOUT(n)的计算中的每个单独位，诸如专利第`443号(特别是第8栏第16-29行)中所述。计算可以基于CDAC的采集状态(Step0，抖动代码DX(n))和CDAC的评估状态(Step3，代码M1(n,3)、M2(n,3)和CODE3(n))。注意专利第`443号中的位y1、y2、y3、y4可以是表示M1(n,3)的位；专利第`443号中的位y5、y6、y7、y8、y9、y10可以是表示M2(n,3)的位，并且专利第`443号中的位x5、x6、x7、x8、x9、x10可以是表示DX(n)的位。进一步注意，来自专利第`443号第8栏第24-26行的DOUT＝y1*w(T1)+y2*w(T2)+y3*w(T3)+y4*w(T4)+(y5-x5)*w(T5)+(y6-x6)*w(T6)+(y7-x7)*w(T7)+(y8-x8)*w(T8)+(y9-x9)*w(T9)+(y10-x10)*w(T10)可以是DOUT(n)＝M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)的逐位计算，对应于M1(n,3)中每个位的估计权重w(T1)、w(T2)、w(T3)、w(T4)以及M2(n,3)和DX(n)中每个位的估计权重w(T5)、w(T6)、w(T7)、w(T8)、w(T9)、w(T10)，其中为每个位分配估计的(校正的)加权因子，所述加权因子可以是标称加权因子加上基于失配信息的调整/校正值。
代码M1(n,3)的标称加权值M1(n,3)可以通过对代码中每个位应用标称权重(例如，专利第`443号的图2中CDAC 201的第一段201-1中每个位应用1/4)来计算。代码M1(n,3)的估计加权值EW_M1(n,3)可以通过对代码中的每一位应用估计权重来计算。名义上，EW_M1(n,3)＝M1(n,3)。例如，由位[y1,y2,y3,y4]表示的M1(n,3)的标称加权值可以是M1(n,3)＝y1/4+y2/4+y3/4+y4/4，并且M1(n,3)的估计加权值可以是EW_M1(n,3)＝y1*w(T1)+y2*w(T2)+y3*w(T3)+y4*w(T4)，其中w(T1)、w(T2)、w(T3)、w(T4)可以是每个位的权重的估计。因此，DOUT(来自专利第`443号第8栏第24-26行)的表达式可以是标称计算DOUT(n)＝M1(n,3)+[M2(n,3)-DX(n)]+CODE3(n)的估计加权评估，其中w(T1)、w(T2)、w(T3)、w(T4)、w(T5)、w(T6)、w(T7)、w(T8)、w(T9)、w(T10)可以是专利第`443号的图2中应用于CDAC 201的每个位的权重的估计。换句话说，DOUT(来自专利第`443号第8栏第24-26行)的表达式可以可替代地表示为DOUT(n)＝EW_M1(n,3)+[EW_M2(n,3)-EW_DX(n)]。如本段所述，T*可指CDAC电容器阵列102内的电容器的输入端子，*表示分配给每个电容器的数字(索引)，其中数字对于每个电容器是唯一的。w(T*)可以是应用于端子T*的代码中的位的权重(例如，估计的权重)。例如，y*可以表示M1(n,3)的位，其中*是表示M1(n,3)内的位位置的数字(索引)。
代码的值可以假定为标称加权值，除非明确说明它是估计加权值。添加到代码名CODENAME的前缀“EW_”应明确引用代码CODENAME的估计加权值EW_CODENAME。
在实施例中，失配信息(例如，表示电容器比和/或其他模拟缺陷的潜在失配的代码)可为可被组合以导出DOUT(n)的代码M1(n,3)、M2(n,3)、DX(n)和CODE3(n)中的一个或多个中的一个或多个位提供估计权重。控制电路101可被配置成接收失配信息并导出和输出二进制加权代码DOUT(n)＝EW_M1(n,3)+EW_M2(n,3)-EW_DX(n)+EW_CODE3(n)。对于失配信息不能提供实际权重的显式估计的任何代码的任何位，可以使用标称权重。换句话说，标称权重可以是任何代码中任何位的权重的基础(初始或默认)估计。
在一个实施例中，可以提供失配信息并将其用于计算在评估状态(例如，Step3)下应用于CDAC电容器阵列102的第一段102-1的代码M1(n,3)的估计加权值EW_M1(n,3)。失配信息可以为代码M1(n,3)中的每一位提供估计权重。可以为M2(n,3)、DX(n)和CODE3(n)计算标称加权值，并且可以组合这些值以提供表示采样输入值VIN(n)的输出值DOUT(n)。DOUT(n)＝EW_M1(n,3)+M2(n,3)+CODE3(n)-DX(n)。
在另一实施例中，可以提供失配信息并将其用于计算代码M1(n,3)和M2(n,3)的估计加权值EW_M1(n,3)和EW_M2(n,3)，其可在评估状态(诸如，Step3)下应用于CDAC电容器阵列102。失配信息还可以被提供并用于计算在采集状态(诸如，Step0)下应用于CDAC电容器阵列102的第二段102-2的代码DX(n)的估计加权值EW_DX(n)。可计算CODE3(n)的标称加权值。这些值可被组合以提供表示VIN(n)的输出代码DOUT(n)。DOUT(n)＝EW_M1(n,3)+EW_M2(n,3)–EW_DX(n)+CODE3(n)。M2(n,3)和DX(n)的位的估计权重可被共享，并且EW_M2(n,3)-EW_DX(n)可使用位值差来计算，如专利第`443号中所述。
在另一实施例中，可以提供失配信息并将其用于计算CODE3(n)的估计加权值EW_CODE3(n)。单个代码可以指定CODE3(n)中每个位的估计权重和标称权重的比率RATIO，使得EW_CODE3(n)＝RATIO*CODE3(n)。因此，失配信息可用于缩放标称值CODE3(n)以导出其估计加权值EW_CODE3(n)。可以提供失配信息并将其用于计算代码M1(n,3)、M2(n,3)和DX(n)的估计加权值EW_M1(n,3)、EW_M2(n,3)和EW_DX(n)。这些值可被组合以提供表示采样输入值VIN(n)的输出值DOUT(n)。DOUT(n)＝EW_M1(n,3)+EW_M2(n,3)–EW_DX(n)+EW_CODE3(n)。
在另一实施例中，可以为一个或多个代码M1(n,3)、M2(n,3)、DX(n)和CODE3(n)计算估计加权值。在每种情况下，可将估计加权值计算为标称值和调整(偏差)值之和。可以提供失配信息并将其用于计算每个调整(偏差)值。
在另一实施例中，可以提供扰码器电路106-6和抖动代码DX(n)，使得任何失配引起的噪声的功率谱密度可以是基本上不均匀的/成形的(诸如专利第`443号的图10c所示)。控制电路101可以被配置成接收和使用失配信息来计算一个或多个代码M1(n,3)、M2(n,3)、DX(n)和CODE3(n)的估计加权值，以导出表示采样输入值VIN(n)的输出代码DOUT(n)。
图2示出了可以控制采样开关108(图1)的控制信号SAMP的定时。采样开关108可以在采集阶段Step(n,0)结束时或接近结束时在针对VIN(n)的采样时刻处打开。采样开关108可在3个转换步骤：Step1、Step2以及Step 3期间保持打开。采样开关108可在ADC2 114-2对放大残余电压进行采样以导出CODE3(n)之后关闭。例如，开关108可以在从Step3到Step4的转换中关闭，并且开关110-1(图1)可以被配置成在Step4期间在第一电容器段102-1上应用VIN(t)。Step(n,4)可与下一转换周期的采集阶段Step(n+1,0)重叠。在另一实施例中，代码DX可以在采样开关108闭合时或之前从DX(n)转换到DX(n+1)。更一般地，在另一实施例中，除了控制电路101之外的ADC 100可以在Step3结束时复位。ADC 100的某些部分(例如，ADC1114-1)可以更快地复位。PHOSITA可以认识到，可以修改图2的示例时序，并且可以绘制图2以最佳地传达本教导。
预想本教导的许多变化。例如，图3示出了类似于图1的ADC 100的ADC 300的示例全差分实现。全差分输入电压VIN(t)可以是正电位VINP(t)和负电位VINM(t)之间的电压差。全差分第一量化器ADC1 314-1可被配置成接收差分电压VIN(t)并提供第一代码CODE1以表示与从抖动代码DX导出的模拟抖动值组合的在采样时刻采样的VIN(t)。CDAC可以包含正侧电容器阵列301P和负侧电容器阵列301M。每个电容器阵列301P和电容器阵列301M可以包含3个段并且具有类似于图1的电容器阵列102的总体结构。在采样时刻采样的VIN(t)和从抖动代码DX导出的抖动值的组合可以是在节点304P和节点304M处基本隔离的差分电荷量。采样开关308可以是在采集阶段期间将每个节点304P和节点304M连接到偏置电位(诸如，地)的对称装置。全差分残余放大器318的输入可以连接到节点304P和节点304M，并且它可以输出表示放大残余量的差分电压。全差分第二量化器ADC2 314-2可以从放大器318接收放大的残余量，并提供代码CODE2以表示组合采样值相对于CODE1的残余量，并且进一步提供代码CODE3以表示组合采样值相对于CODE1和CODE2的组合的残余量。开关312P和开关312M可以将CDAC电容器阵列301P和CDAC电容器阵列301M的第三段配置为放大器318的负反馈，以在转换周期的Step2中提供增益因子GAIN2，并且进一步在转换周期的Step3中提供增益因子GAIN3。控制电路101可以与图1的控制电路101相似或相同。控制电路101可以根据时序向开关312P和开关312M提供配置信号CFG，所述时序可与图2中所示的时序类似或相同。代码M1可以配置开关310P和开关310M以驱动CDAC电容器阵列301P和CDAC电容器阵列301M的第一段。代码M2可以配置开关311P和开关311M以驱动CDAC电容器阵列301P和CDAC电容器阵列301M的第二段。参考电压电路107可被配置成向第一极性中的开关310P和开关311P以及与第一极性相反的第二极性中的开关310M和开关311M提供参考电位VH和VL。可替代地和/或等效地，在另一实施例中，代码M1和代码M2可以应用于第一极性的电容器阵列301P，并且它们可以应用于相反第二极性的电容器阵列301M。PHOSITA可能精通实现和操作全差分电路，并且他们可能认识到图3的ADC 300可以是图1的单端ADC 100的功能等效全差分实现。
在另一实施例(未示出)中，本教导可与通过引用并入本文的美国专利第8,576,104号的教导相结合。此类组合的目的可以是允许差分输入信号的宽共模范围，诸如图3中的VINP(t)和VINM(t)。第一量化器电路ADC1可以实现为生成第一极性代码CODE1P和第二极性代码CODE1M的一对量化器(未示出)。第一极性代码CODE1P可表示在采样时刻处采样的VINP(t)与可从第一极性抖动代码DXP导出的第一极性抖动值的组合。第二极性代码CODE1M可表示在采样时刻处采样的VINM(t)与可从第二极性抖动代码DXM导出的第二极性抖动值的组合。因为VINP(t)和VINM(t)可以基本上不同(例如，共模分量可以显着地变化)，所以CODE1P和CODE1M可以基本上不同。控制电路可以配置有第一半部分和第二半部分，以分别处理每个单端转换。例如，控制电路可以基本上实现为图1的控制电路101的两个实例。抖动代码DXP和抖动代码DXM可以是但不必是彼此独立的。一个实施例可以基本上实现为图1中的ADC 100的两个实例，其被配置成处理和转换除CODE3之外的彼此独立的VINP(t)和VINM(t)。全差分残余放大器电路(未示出，相比于图3的放大器318和ADC2)可以在转换周期的Step3中替换图1中的两个放大器电路118中的每一个。CODE3可以在完全微分的基础上导出。CODE3可以以第一极性提供给用于转换VINP(t)的第一半控制电路，并且以相反的第二极性提供给用于转换VINM(t)的第二半控制电路。这些代码可以以各种方式组合、使用和输出，如美国专利第8,576,104号中更详细地描述的。
示例实施方式
举例说明以下示例。
示例1可以包括一种用于提供数字输出代码以表示模拟输入值的方法，所述方法包含以下步骤：对电容器阵列的节点上的模拟输入值和抖动值的组合进行采样；导出近似于模拟输入值和抖动值的组合的第一代码；将第一代码的第一段应用于电容器阵列的第一段，并将第一代码的第二段应用于电容器阵列的第二段；导出第二代码以表示模拟输入值和抖动值的组合的第一残余量，所述第一残余量与应用于电容器阵列的第一代码有关；将第一代码的数值和第二代码的数值组合以导出组合代码；将组合代码的第一段应用于电容器阵列的第一段，以及将组合代码的第二段应用于电容器阵列的第二段，其中组合代码的第一段和组合代码的第二段响应于第二代码；导出第三代码以表示模拟输入值和抖动值的组合的第二残余量，所述第二残余量与应用于电容器阵列的组合代码有关；以及将第三代码与组合代码和表示抖动值的抖动代码组合以提供数字输出码。
示例2可以包括示例1的方法，其中将第一代码的第一段应用于电容器阵列的第一段包括通过失配成形编码器对第一代码的第一段进行编码。
示例3可以包括示例1的方法，其中组合第一代码的数值和第二代码的数值包括将第一代码的数值和第二代码的数值相加。
示例4可以包括示例1的方法，其中对电容器阵列的节点上的模拟输入值和抖动值的组合进行采样包括将抖动代码应用于电容器阵列的第二段。
示例5可以包括示例4的方法，其中抖动代码包含多个基本上类随机位。
示例6可以包括示例4的方法，进一步包含以下步骤：响应于在先前转换周期中应用于电容器阵列的第二段的组合代码，导出抖动代码。
示例7可以包括示例1的方法，其中导出第二代码包括放大第一残余量。
示例8可以包括示例1的方法，其中导出第三代码包括用具有至少250的绝对值的增益因子放大第二残余量。
示例9可以包括示例1的方法，其中组合代码的第二段是二进制加权代码。
示例10可以包括示例1的方法，其中组合代码的第一段是等加权代码。
示例11可以包括示例1的方法，其中第一代码的分辨率大于第一代码的第一段的分辨率。
示例12可以包括示例1的方法，其中将第三代码与组合代码和抖动代码组合包括利用失配信息来计算组合代码的至少一个位的估计加权值。
示例13可以包括示例1的方法，其中第二残余量与模拟输入值基本上不相关。
示例14可以包括示例1的方法，其中导出第二代码包括提供逐次逼近模数转换器。
示例15可以包括示例14的方法，其中逐次逼近模数转换器的总电容小于电容器阵列的总电容的10％。
示例16可以包括示例1的方法，进一步包含证明失配信息，所述失配信息包括表示电容器阵列中电容器的多个比率的电位失配的代码。
示例17可以包括示例1的方法，其中导出第一代码包含截断抖动代码。
示例18可以包括示例1的方法，其中导出第二代码包括配置电容器阵列的第三段，以向放大器提供负反馈以提供第一增益因子。
示例19可以包括示例18的方法，其中导出第三代码包括配置电容器阵列的第三段以向放大器提供负反馈以提供第二增益因子，其中第一增益因子的绝对值小于第二增益因子的绝对值。
示例20可以包括示例1的方法，其中导出第一代码包括提供闪速量化器。
示例21可以包括一个或多个计算机可读介质，其上存储有指令，其中当指令由控制电路执行时，使控制电路执行示例1至20中任一示例的方法。
示例22可以包括用于执行示例1至20中任一示例的方法的模数转换器(ADC)，其中ADC包括贯穿本公开的用于执行示例1至20中任一示例方法的任何组件。
示例23可以包括一种模数转换器(ADC)，其包含有包含多个电容器的电容器阵列和耦合到电容器阵列的控制电路。所述控制电路基于ADC的模拟输入值和抖动值的组合来确定第一代码，所述第一代码近似于模拟输入值和抖动值的组合；使第一代码的第一段应用于电容器阵列的第一段；使第一代码的第二段应用于电容器阵列的第二段；基于模拟输入值和抖动值的组合的第一残余量确定第二代码，所述第一残余量与第一代码有关，第二代码表示第一残余量；将第一代码的数字值和第二代码的数字值组合以产生组合代码；使组合代码的第一段应用于电容器阵列的第一段，其中组合代码的第一段响应于第二代码；使组合代码的第二段应用于电容器阵列的第二段，其中组合代码的第二段响应于第二代码；确定第三代码以表示模拟输入值和抖动值的组合的第二残余量，第二残余量与应用于电容器阵列的组合代码有关；以及基于组合代码和抖动代码确定数字输出码，所述抖动代码表示抖动值。
示例24可以包括示例23的ADC，其中组合代码的第二段是二进制加权代码。
示例25可以包括示例23的ADC，其中组合代码的第一段是等效加权代码。
示例26可以包括示例23的ADC，其中第一代码的分辨率大于第一代码的第一段的分辨率。
示例27可以包括示例23的ADC，其中确定数字输出码包括将第三代码与组合代码和抖动代码组合。
示例28可以包括示例27的ADC，其中将第三代码与组合代码和抖动代码组合包括利用失配信息来确定组合代码的至少一位的估计加权值。
示例29可以包括示例27的ADC，其中第二残余量与模拟输入值基本上不相关。
示例30可以包括示例23的ADC，其中控制电路进一步使在电容器阵列的节点上对模拟输入值和抖动值的组合进行采样。
示例31可以包括示例23的ADC，其进一步包含耦合到控制电路的逐次逼近(SAR)ADC，其中SAR ADC将模拟输入值和抖动值的组合转换为数字，并将转换后的组合作为第一代码提供给控制电路。
示例32可以包括示例31的ADC，其中SAR ADC的总电容小于电容器阵列的总电容的10％。
示例33可以包括示例23的ADC，其中确定第一代码包括截断表示抖动值的抖动代码。
示例34可以包括模数转换器(ADC)，其包含充电装置、用于将代码应用于充电装置的装置，以及用于控制ADC的操作的装置。所述装置用于应用代码以进行以下步骤：将第一代码的第一段应用于充电装置的第一段；将第一代码的第二段应用于充电装置的第二段；将组合代码的第一段应用于充电装置的第一段，其中组合代码的第一段响应于第二代码；以及将组合代码的第二段应用于充电装置的第二段，其中组合代码的第二段响应于第二代码。用于控制ADC的操作的装置进行以下步骤：确定逼近模拟输入值和抖动值的组合的第一代码；确定第二代码以表示模拟输入值和抖动值的组合的第一残余量，所述第一残余量与应用于充电装置的第一代码有关；确定第三代码以表示相对于应用于充电装置的组合代码的模拟输入值和抖动值的组合的残余量；以及通过将第三代码与组合代码和表示抖动值的抖动代码组合，产生数字输出代码。
示例35可以包括示例34的ADC，其中用于控制ADC的操作的装置进一步使模拟输入值和抖动值的组合在充电装置的节点上被采样。
示例36可以包括示例34的ADC，其进一步包含用于模数转换的装置，所述装置用以进行以下操作：将模拟输入值转换为数字，以及将转换后的模拟输入值提供给用于控制ADC的操作的装置以确定第一代码。
示例37可以包括示例36的ADC，其中用于模数转换的装置的总电容小于充电装置的总电容的10％。
示例38可以包括示例34的ADC，其中确定第一代码包括截断表示抖动值的抖动代码。
前述概述了本文公开的主题的一个或多个实施例的特征。提供这些实施例是为了使本领域普通技术人员(PHOSITA)能够更好地理解本公开的各个方面。可以引用某些易于理解的术语以及底层技术和/或标准，而无需详细描述。预计PHOSITA将拥有或有权获得足以实践本公开的教导的那些技术和标准的背景知识或信息。
PHOSITA将理解，他们可以容易地使用本公开作为设计或修改其他过程、结构或变体的基础，以实现本文介绍的实施例的相同目的和/或实现其相同优点。PHOSITA还将认识到，此类等效构造并不背离本公开的精神和范围，并且它们可以在不背离本公开的精神和范围的情况下对本文进行各种更改、替换和变更。
前面概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他过程和结构的基础，以实现本文介绍的实施例的相同目的和/或实现其相同优点。本领域技术人员还应认识到，此类等效构造不脱离本公开的精神和范围，并且它们可以在不脱离本公开的精神和范围的情况下对本文进行各种改变、替换和变更。
本公开的特定实施例可以容易地包括片上系统(SoC)中央处理单元(CPU)封装。SoC代表一种集成电路(IC)，它将计算机或其他电子系统的组件集成到单芯片中。它可以含有数字、模拟、混合信号和射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，多个芯片位于单个电子封装内，并且被配置成通过电子封装彼此紧密地交互。在适当的情况下，ASIC或SoC的任何模块、功能或块元素都可以在可重新使用的“黑匣子”知识产权(IP)块中提供，其可以在不公开IP块的逻辑细节的情况下单独分发。在各种其他实施例中，数字信号处理功能可在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。
在一些情况下，本公开的教导可以被编码到一个或多个有形的、非暂时性的计算机可读介质中，所述介质上存储有可执行指令，当执行时，所述指令指示可编程装置(诸如处理器或DSP)执行本文公开的方法或功能。在本文教导至少部分地体现在硬件装置(诸如ASIC、IP块或SoC)中的情况下，非暂时性介质可以包括用逻辑硬件编程的硬件装置，以执行本文公开的方法或功能。还可以以寄存器传送级(RTL)或诸如VHDL或Verilog的其他硬件描述语言的形式来实践教导，所述教导可用于编程制造过程以产生所公开的硬件元件。
实现本文所描述的全部或部分功能的计算机程序逻辑以各种形式体现，包括但不限于源代码形式、计算机可执行形式、硬件描述形式和各种中间形式(例如，掩码工作，或由汇编程序、编译程序、连接程序或定位器生成的形式)。在示例中，源代码包括一系列以各种编程语言实现的计算机程序指令，所述各种编程语言诸如对象代码、汇编语言或诸如OpenCL、RTL、Verilog、VHDL、Fortran、C、C++、JAVA或HTML等高级语言，用于与各种操作系统或操作环境一起使用。源代码可以定义和使用各种数据结构和通信消息。源代码可以是计算机可执行形式(例如，经由解释器)，或者源代码可以被转换(例如，经由转换器、汇编器或编译器)为计算机可执行形式。
在一个示例实施例中，图中的任何数量的电路可以在相关联的电子装置的板上实现。板可以是通用电路板，所述通用电路板可以容纳电子装置的内部电子系统的各种组件，并且进一步为其他外围设备提供连接器。更具体地，板可以提供电连接，通过所述电连接，系统的其他组件可以进行电通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等可基于特定配置需求、处理需求、计算机设计等适当地耦合到电路板。其他组件，诸如外部存储装置、附加传感器、用于音频/视频显示的控制器和外围装置可以作为插件卡、经由电缆连接到板上，或者集成到板上。在另一示例实施例中，图中的电路可以实现为独立模块(例如，具有配置为执行特定应用或功能的相关组件和电路系统的装置)，或者实现为插入到电子装置的特定应用硬件中的插件模块。
注意，在本文提供的众多示例中，可以用两个、三个、四个或更多个电子组件来描述交互。然而，这样做只是为了清楚和举例的目的。应当理解，系统可以任何合适的方式进行整合。沿着类似的设计备选方案，图中所示的组件、模块和元件中的任何一个可以以各种可能的配置进行组合，所有这些配置显然都在本公开的广泛范围内。在某些情况下，仅通过引用有限数量的电气元件来描述给定流程集的一个或多个功能可能更容易。应当理解，图中的电路及其教导是容易扩展的，并且可以容纳大量的组件以及更复杂/繁杂的布置和配置。因此，所提供的示例不应限制范围或抑制电路的广泛教导，因为其可能应用于无数其他架构。
本领域技术人员可以确定许多其他改变、替换、变化、变更和修改，并且本公开的意图是涵盖落入所附权利要求书范围内的所有此类改变、替换、变化、变更和修改。为了帮助美国专利商标局(USPTO)以及根据本申请发布的任何专利的任何读者解释本申请所附的权利要求，申请人希望注意的是，申请人：(a)不打算援引《美国法典》第35章第112(f)条，因为它在本申请提交之日就存在，除非在特定权利要求中特别使用了“装置”或“步骤”；以及(b)不打算通过本公开中的任何陈述，以任何未在所附权利要求书中反映的方式限制本公开。

Claims (20)

1.一种用于提供数字输出代码以表示模拟输入值的方法，所述方法包含以下步骤：
在电容器阵列的节点上对所述模拟输入值和抖动值的组合进行采样；
导出近似于所述模拟输入值和所述抖动值的所述组合的第一代码；
将所述第一代码的第一段应用于所述电容器阵列的第一段，以及将所述第一代码的第二段应用于所述电容器阵列的第二段；
导出第二代码以表示所述模拟输入值和所述抖动值的所述组合的第一残余量，所述第一残余量与应用于所述电容器阵列的所述第一代码有关；
组合所述第一代码的数值和所述第二代码的数值以导出组合代码；
将所述组合代码的第一段应用于所述电容器阵列的所述第一段，以及将所述组合代码的第二段应用于所述电容器阵列的所述第二段，其中所述组合代码的所述第一段和所述组合代码的所述第二段响应于所述第二代码；
导出第三代码以表示所述模拟输入值和所述抖动值的所述组合的第二残余量，所述第二残余量与应用于所述电容器阵列的所述组合代码有关；以及
将所述第三代码与所述组合代码和表示所述抖动值的抖动代码组合以提供所述数字输出代码。
2.根据权利要求1所述的方法，其中将所述第一代码的所述第一段应用于所述电容器阵列的所述第一段包括由失配成形编码器对所述第一代码的所述第一段进行编码。
3.根据权利要求1所述的方法，其中组合所述第一代码的所述数值和所述第二代码的所述数值包括将所述第一代码的所述数值和所述第二代码的所述数值相加。
4.根据权利要求1所述的方法，其中对所述电容器阵列的所述节点上的所述模拟输入值和所述抖动值的所述组合进行采样包括将所述抖动代码应用于所述电容器阵列的所述第二段。
5.根据权利要求4所述的方法，其中所述抖动代码包含多个基本上类随机位。
6.根据权利要求4所述的方法，进一步包含以下步骤，响应于在先前转换周期中应用于所述电容器阵列的所述第二段的组合代码，导出所述抖动代码。
7.根据权利要求1所述的方法，其中导出所述第二代码包括放大所述第一残余量。
8.根据权利要求1所述的方法，其中导出所述第三代码包括用绝对值至少为250的增益因子放大所述第二残余量。
9.一种模数转换器(ADC)，包含：
电容器阵列，包括多个电容器；和
耦合到所述电容器阵列的控制电路，所述控制电路用于：
基于所述ADC的模拟输入值和抖动值的组合来确定第一代码，所述第一代码近似于所述模拟输入值和所述抖动值的所述组合；
使所述第一代码的第一段应用于所述电容器阵列的第一段；
使所述第一代码的第二段应用于所述电容器阵列的第二段；
基于所述模拟输入值和所述抖动值的所述组合的第一残余量确定第二代码，所述第一残余量与所述第一代码有关，并且所述第二代码表示所述第一残余量；
组合所述第一代码的数字值和所述第二代码的数字值以产生组合代码；
使所述组合代码的第一段应用于所述电容器阵列的所述第一段，其中所述组合代码的所述第一段响应于所述第二代码；
使所述组合代码的第二段应用于所述电容器阵列的所述第二段，其中所述组合代码的所述第二段响应于所述第二代码；
确定第三代码以表示所述模拟输入值和所述抖动值的所述组合的第二残余量，所述第二残余量与应用于所述电容器阵列的所述组合代码有关；以及
基于所述组合代码和抖动代码来确定数字输出代码，所述抖动代码表示所述抖动值。
10.根据权利要求9所述的ADC，其中所述组合代码的所述第二段为二进制加权代码。
11.根据权利要求9所述的ADC，其中所述组合代码的所述第一段为等加权代码。
12.根据权利要求9所述的ADC，其中所述第一代码的分辨率大于所述第一代码的所述第一段的分辨率。
13.根据权利要求9所述的ADC，其中确定所述数字输出代码包括将所述第三代码与所述组合代码和所述抖动代码组合。
14.根据权利要求13所述的ADC，其中将所述第三代码与所述组合代码和所述抖动代码组合包括利用失配信息来确定所述组合代码的至少一个位的估计加权值。
15.根据权利要求13所述的ADC，其中所述第二残余量与所述模拟输入值基本上不相关。
16.一种模数转换器(ADC)，包含：
充电装置；
将代码应用于所述充电装置的装置，所述装置用于应用代码以进行以下步骤：
将第一代码的第一段应用于所述充电装置的第一段；
将所述第一代码的第二段应用于所述充电装置的第二段；
将组合代码的第一段应用于所述充电装置的所述第一段，其中所述组合代码的所述第一段响应于第二代码；以及
将所述组合代码的第二段应用于所述充电装置的所述第二段，其中所述组合代码的所述第二段响应于所述第二代码；以及
用于控制所述ADC的操作的装置，所述装置用于进行以下步骤：
确定近似于模拟输入值和抖动值的组合的所述第一代码；
确定所述第二代码以表示所述模拟输入值和所述抖动值的所述组合的第一残余量，所述第一残余量与应用于所述充电装置的所述第一代码有关；
确定第三代码以表示所述模拟输入值和所述抖动值的所述组合相对于应用于所述充电装置的所述组合代码的残余量；以及
通过将所述第三代码与所述组合代码和表示所述抖动值的抖动代码组合，产生数字输出代码。
17.根据权利要求16所述的ADC，其中所述用于控制所述ADC的操作的装置进一步用于进行以下步骤：
使所述模拟输入值和所述抖动值的所述组合在所述充电装置的节点上被采样。
18.根据权利要求16所述的ADC，进一步包含用于模数转换的装置，所述装置用以进行以下操作：
将所述模拟输入值转换为数字；以及
将所述转换后的模拟输入值提供给用于控制所述ADC的操作的装置，以确定所述第一代码。
19.根据权利要求18所述的ADC，其中所述用于模数转换的装置的总电容小于所述充电装置的总电容的10％。
20.根据权利要求16所述的ADC，其中确定所述第一代码包括截断表示所述抖动值的所述抖动代码。
CN202110916016.7A 2020-08-11 2021-08-11 具有改善线性的模数转换电路 Pending CN114079464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/990,521 US11171662B1 (en) 2020-08-11 2020-08-11 Analog-to-digital conversion circuit with improved linearity
US16/990,521 2020-08-11

Publications (1)

Publication Number Publication Date
CN114079464A true CN114079464A (zh) 2022-02-22

Family

ID=77264931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110916016.7A Pending CN114079464A (zh) 2020-08-11 2021-08-11 具有改善线性的模数转换电路

Country Status (6)

Country Link
US (3) US11171662B1 (zh)
EP (1) EP3955466A1 (zh)
JP (1) JP2022033029A (zh)
KR (1) KR20220020212A (zh)
CN (1) CN114079464A (zh)
TW (2) TWI792480B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法
GB2605466A (en) * 2021-06-21 2022-10-05 Nordic Semiconductor Asa Error-feedback SAR-ADC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法
US20190280706A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US10483995B1 (en) * 2019-02-22 2019-11-19 Caelus Technologies Limited Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine
US20190373191A1 (en) * 2018-06-04 2019-12-05 Apple Inc. Low Noise Image Sensor System with Reduced Fixed Pattern Noise

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5684482A (en) 1996-03-06 1997-11-04 Ian A. Galton Spectral shaping of circuit errors in digital-to-analog converters
US6348884B1 (en) 1999-01-06 2002-02-19 Jesper Steensgaard-Madsen Idle-tone-free mismatch-shaping encoders
US6954169B1 (en) 2002-10-11 2005-10-11 National Semiconductor Corporation 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7009549B1 (en) 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7190291B2 (en) 2005-01-05 2007-03-13 Artesyn Technologies, Inc. Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources
US7719452B2 (en) * 2008-09-23 2010-05-18 Analog Devices, Inc. Pipelined converter systems with enhanced linearity
US7705765B1 (en) 2008-10-10 2010-04-27 Linear Technology Corporation Systems and methods for characterizing component ratios and generating a digital representation of same
US8223053B2 (en) 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
US8232905B2 (en) 2009-11-19 2012-07-31 Linear Technology Corporation Sequentially configured analog to digital converter
CN102545900B (zh) 2010-12-20 2015-05-20 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法
TWI446723B (zh) * 2011-03-08 2014-07-21 Univ Macau 類比至數位轉換器電路
US8576104B2 (en) 2011-06-22 2013-11-05 Linear Technology Corporation Simultaneously-sampling single-ended and differential two-input analog-to-digital converter
US8400343B1 (en) * 2011-10-18 2013-03-19 Himax Technologies Limited Pipeline analog to digital converter with split-path level shifting technique
TWI477083B (zh) * 2012-01-17 2015-03-11 Univ Nat Chiao Tung 連續近似式類比數位轉換器
US10177781B2 (en) 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
CN103490752A (zh) 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种自动归零和校准的闪速模数转换电路的比较器电路
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
TWI542158B (zh) * 2014-09-12 2016-07-11 國立臺灣大學 類比數位轉換電路及其轉換方法
JP6156339B2 (ja) * 2014-11-26 2017-07-05 トヨタ自動車株式会社 Δς変調器
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset
US10122370B2 (en) 2016-10-27 2018-11-06 Qualcomm Incorporated High impedance passive switched capacitor common mode feedback network
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
US11108404B1 (en) 2020-07-22 2021-08-31 Analog Devices, Inc. Low noise integrated circuit techniques
US11652491B2 (en) * 2020-08-07 2023-05-16 Analog Devices International Unlimited Company High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法
US20190280706A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US20190373191A1 (en) * 2018-06-04 2019-12-05 Apple Inc. Low Noise Image Sensor System with Reduced Fixed Pattern Noise
US10483995B1 (en) * 2019-02-22 2019-11-19 Caelus Technologies Limited Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AHMED ELSHATER等: "3.7 A 10mW 16b 15MS/s Two-Step SAR ADC with 95dB DR Using Dual-Deadzone Ring-Amplifier", 《 2019 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE - (ISSCC)》, 7 March 2019 (2019-03-07) *
戴澜;林璐;: "一种带数字自校准的SAR ADC设计", 北方工业大学学报, no. 05, 15 October 2017 (2017-10-15) *

Also Published As

Publication number Publication date
US11558063B2 (en) 2023-01-17
EP3955466A1 (en) 2022-02-16
TW202324941A (zh) 2023-06-16
US11171662B1 (en) 2021-11-09
US11870456B2 (en) 2024-01-09
KR20220020212A (ko) 2022-02-18
TW202207637A (zh) 2022-02-16
TWI828543B (zh) 2024-01-01
US20220069836A1 (en) 2022-03-03
TWI792480B (zh) 2023-02-11
US20230117529A1 (en) 2023-04-20
JP2022033029A (ja) 2022-02-25

Similar Documents

Publication Publication Date Title
CN114079464A (zh) 具有改善线性的模数转换电路
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
CN107046424A (zh) 具有双转换的adc后台校准
US20190123760A1 (en) Sar adcs with dedicated reference capacitor for each bit capacitor
EP3026818B1 (en) Method of self-calibrating a sar a/d converter and sar-a/d converter implementing said method
CN109361392B (zh) 逐次逼近型模数转换器及其权重校准方法
CN112671409A (zh) 在sar量化器中嵌入eld dac的方法
JP6489605B2 (ja) Ａ／ｄ変換装置
US10630305B2 (en) Data converters systematic error calibration using on chip generated precise reference signal
KR20220020206A (ko) 자동-제로잉 잔차 증폭 회로를 갖는 아날로그-디지털 컨버터
CN111294048A (zh) 双重转换模数转换器中的级间增益校准
Feitoza et al. Reduced-Code Static Linearity Test of Split-Capacitor SAR ADCs Using an Embedded Incremental $\Sigma\Delta $ Converter
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
CN113875159A (zh) 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案
Catteau et al. An on-line calibration technique for mismatch errors in high-speed DACs
Hung et al. Introduction of ADC
Tong et al. Calibration technique for SAR analog-to-digital converters
Groza A Floating-Point Analog-To-Digital Converter with Voltage Reference Subdivision
CN110166050B (zh) 数字背景式校正电路
CN117914316A (zh) 用于sar adc的校准系统和方法
Yoo A background calibration technique and self testing method for the pipeline analog to digital converter
CN116707527A (zh) 一种saradc电容阵列校准方法和电路
Ohnhaeuser et al. Novel Method to Measure the Capacitive Matching of A/D Converter Based on Successive Approximation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination