CN110166050B - 数字背景式校正电路 - Google Patents

数字背景式校正电路 Download PDF

Info

Publication number
CN110166050B
CN110166050B CN201811113539.2A CN201811113539A CN110166050B CN 110166050 B CN110166050 B CN 110166050B CN 201811113539 A CN201811113539 A CN 201811113539A CN 110166050 B CN110166050 B CN 110166050B
Authority
CN
China
Prior art keywords
digital
sampling
circuit
capacitor
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811113539.2A
Other languages
English (en)
Other versions
CN110166050A (zh
Inventor
江哲豪
张斯纬
许伟展
王笃修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN110166050A publication Critical patent/CN110166050A/zh
Application granted granted Critical
Publication of CN110166050B publication Critical patent/CN110166050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种数字背景式校正电路，包括一数字式随机参数产生器、一模拟数字转换器以及多个开关。数字式随机参数产生器用以产生一数字序列。数字序列具有多个位。模拟数字转换器具有多个取样电容。开关接收数字序列并耦接取样电容。在一校正期间，数字式随机参数产生器通过开关控制取样电容，用以取样数字序列。

Description

数字背景式校正电路
技术领域
本发明是有关于一种数字背景式校正电路，特别是有关于一种具有一数字随机产生器的数字背景式校正电路。
背景技术
模拟数字转换器(analog-to-digital converter；ADC)为常见的电子装置，其将一模拟信号转换成一数字信号。一般而言，模拟数字转换器具有多个电容。当模拟数字转换器内部的电容的容值因工艺影响而发生漂移时，模拟数字转换器可能产生不正确的数字信号。
发明内容
本发明提供一种数字背景式校正电路，包括一数字式随机参数产生器、一模拟数字转换器以及多个开关。数字式随机参数产生器用以产生一数字序列。数字序列具有多个位。模拟数字转换器具有多个取样电容。开关接收数字序列并耦接取样电容。在一校正期间，数字式随机参数产生器通过开关控制取样电容，用以取样数字序列。
本发明另提供一种控制方法，适用于一数字背景式校正系统。数字背景式校正系统具有一模拟数字转换器。模拟数字转换器包括多个取样电容。每一取样电容耦接一取样节点。本发明的控制方法包括，利用一数字式随机参数产生器产生一数字序列，其中数字序列具有多个位。在一校正期间，根据数字序列，控制每一取样节点的电位，用以对数字序列进行取样。数字式随机参数产生器与模拟数字转换器整合在一芯片中。
本发明的控制方法可经由本发明的系统来实现，其为可执行特定功能的硬件或固件，亦可以通过程序代码方式收录于一纪录媒体中，并结合特定硬件来实现。当程序代码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本发明的电路、装置或系统。
附图说明
图1为本发明的数字背景式校正电路的示意图。
图2为本发明数字背景式校正电路的另一示意图。
图3A～图3F为本发明的计算电路更新权重值的方法示意图。
图4为本发明的控制方法的流程示意图。
图5为本发明的控制方法的另一流程示意图。
附图标号：
100、200：数字背景式校正电路；
105、205：数字式随机参数产生器；
110、210：模拟数字转换器；
Din<n:0>：数字序列；
Din<n>～Din<0>：位；
C0～Cn：取样电容；
SW0～SWn、215、220、235：开关；
ND0～NDn：取样节点；
NDcom：共同节点；
Vrefp：参考电压；
Gnd：接地电压；
Vcm：共模电压；
230：计算电路；
225、300：比较电路；
O<n:0>：取样结果；
Dout：数字输出；
SC0～SCn：控制信号；
240、245：暂存器；
250、255：处理电路；
S411、S412、S511～S518：步骤。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明用，并非用以限制本发明。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的数字背景式校正电路的示意图。如图所示，数字背景式校正电路100包括一数字式随机参数产生器105以及一模拟数字转换器110。数字式随机参数产生器105用以产生一数字序列(sequence)Din<n:0>。数字序列Din<n:0>具有多个位Din<n>～Din<0>。本发明并不限定数字序列Din<n:0>的位数量。在一可能实施例中，数字序列Din<n:0>为一二进制序列(binary sequence)。
本发明并不限定数字式随机参数产生器(digital random number generator)105的电路架构。在一可能实施例中，数字式随机参数产生器105为一伪(pseudo)随机参数产生器，用以产生一伪随机序列。在另一可能实施例中，数字式随机参数产生器105为一真(true)随机参数产生器，用以产生一真随机序列。在其它实施例中，数字式随机参数产生器105为一线性反馈移位暂存器(Linear Feedback Shift Register；LFSR)。在其它实施例中，数字式随机参数产生器105根据一触发信号(未显示)产生数字序列Din<n:0>。
模拟数字转换器110至少包括取样电容C0～Cn以及开关SW0～SWn。在一可能实施例中，取样电容C0～Cn以及开关SW0～SWn构成一取样维持(sample and hold；S/H)电路，用以对数字序列Din<n:0>进行取样。本发明并不限定模拟数字转换器110的内部架构。在一可能实施例中，模拟数字转换器110为一逐次逼近寄存器型模拟数字转换器(successiveapproximation register analog to digital converter；SAR ADC)。为方便说明，图1仅显示模拟数字转换器110的部分电路架构。
取样电容C0～Cn的每一者耦接于一取样节点与一共同节点NDcom之间。举例而言，取样电容C0耦接于取样节点ND0与共同节点NDcom之间。取样电容C1耦接于取样节点ND1与共同节点NDcom之间。取样电容Cn耦接于取样节点NDn与共同节点NDcom之间。本发明并不限定取样电容C0～Cn的容值。在一可能实施例中，取样电容C0～Cn的容值均不相同。在一些实施例中，取样电容C0～Cn中一者的容值与取样电容C0～Cn中另一者的容值之间具有倍数关系。举例而言，取样电容C0的容值为取样电容C1的容值的一半。取样电容Cn-1的容值为取样电容Cn的容值的一半。在其它实施例中，取样电容C0的容值为一最小值，而取样电容Cn的容值为一最大值。
开关SW0～SWn的每一耦接一相对应的取样节点，并根据一切换信号选择性地提供参考电压Vrefp或接地电压Gnd给相对应的取样节点。在本实施例中，数字序列Din<n:0>的位Din<n>～Din<0>作为切换信号，用以控制开关SW0～SWn。以开关SW0为例，当位Din<0>的数为”1”时，开关SW0提供参考电压Vrefp给取样节点ND0。当位Din<0>的数值为”0”时，开关SW0提供接地电压Gnd给取样节点ND0。在此例中，取样电容C0根据取样节点ND0的电压，进行一取样动作，用以判断位Din<0>的数值。在本实施例中，共同节点NDcom接收一共模电压Vcm。在一可能实施例中，共模电压Vcm为参考电压Vrefp的一半。
在一校正期间，数字式随机参数产生器105产生数字序列Din<n:0>。开关SW0～SWn根据数字序列Din<n:0>的数值控制取样电容C0～Cn，用以对数字序列Din<n:0>进行取样。在本实施例中，藉由数字取样，产生一模拟信号，并根据该模拟信号进行一校正动作，故不需从外部提供一模拟信号给模拟数字转换器110进行校正，故可大幅降低校正成本。再者，数字背景式校正电路在出厂后，客户可根据不同操作环境，启动自我校正功能，因而提高模拟数字转换器的精准度及可靠度。
图2为本发明数字背景式校正电路的另一示意图。数字背景式校正电路200包括一数字式随机参数产生器205、一模拟数字转换器210以及一计算电路230。在一校正模式下，数字背景式校正电路200自行产生一校正信号，用以校正模拟数字转换器210里的取样电容的容值。在一正常模式下，数字背景式校正电路200将一外部模拟信号转换成一数字信号。在一可能实施例中，数字式随机参数产生器205、模拟数字转换器210以及计算电路230整合成单一芯片。
数字式随机参数产生器205用以产生一数字序列Din<n:0>。在一可能实施例中，数字式随机参数产生器205根据一触发信号ST调整数字序列Din<n:0>的数值。触发信号ST是由模拟数字转换器210或是计算电路230所产生。在另一可能实施例中，触发信号ST是由一外部电路(未显示)所产生。该外部电路可能独立于数字背景式校正电路200之外或是整合于数字背景式校正电路200之中。由于数字式随机参数产生器205的特性与图1的数字式随机参数产生器105相似，故不再赘述。
模拟数字转换器210用以对一模拟信号进行一取样维持(sample and hold)操作。在一校正期间，模拟数字转换器210对数字序列Din<n:0>进行取样维持动作。在一正常期间，模拟数字转换器210对一外部模拟信号Vin进行取样维持动作，其中外部模拟信号Vin是由一外部电路所产生，该外部电路独立于数字背景式校正电路200之外。
在本实施例中，模拟数字转换器210具有开关SW0～SWn、取样电容C0～Cn以及一比较电路225。当数字背景式校正电路200操作于一校正模式时，开关SW0～SWn根据数字序列Din<n:0>的数值控制取样电容C0～Cn，用以对数字序列Din<n:0>进行取样。当数字背景式校正电路200离开校正模式并进入一正常模式时，开关SW0～SWn根据外部模拟信号Vin的数值控制取样电容C0～Cn，用以取样外部模拟信号Vin。由于图2的开关SW0～SWn及取样电容C0～Cn的特性与图1的开关SW0～SWn及取样电容C0～Cn相似，故不再赘述。
比较电路225耦接共同节点NDcom及开关220，用以读取并输出取样电容C0～Cn的取样结果O<n:0>。当开关215及220导通时，模拟数字转换器210进入一采样模式。在此模式下，藉由控制信号SC0～SCn，比较电路225依序输出取样结果O<n:0>。本发明并不限定比较电路225的内部电路架构。只要能够读取取样电容C0～Cn所储存的电荷的电路，均可作为比较电路225。
计算电路230计算并转换取样结果O<n:0>，用以产生一数字输出Dout。在本实施例中，在校正期间，计算电路230产生控制信号SC0～SCn。开关SW0～SWn根据控制信号SC0～SCn，提供相对应的电压(Vrefp或Gnd)给取样电容C0～Cn。比较电路225根据取样电容C0～Cn所储存的电荷产生取样结果O<n:0>。计算电路230根据取样结果O<n:0>，更新取样电容C0～Cn的权重值(weight value)，并记录更新后的权重值。在一些实施例中，计算电路230判断一误差系数(error coefficient)是否小于一预设值。若否，计算电路230产生触发信号ST。数字式随机参数产生器205根据触发信号ST产生另一数字序列。在此例中，模拟数字转换器210再对新的数字序列进行取样，计算电路230根据更新后的权重值处理模拟数字转换器210的取样结果，用以再次更新取样电容C0～Cn的权重值，直到误差系数小于预设值。在一可能实施例中，当误差系数小于预设值时，计算电路230所记录的权重值称为最终权重值。
在一正常期间，模拟数字转换器210对一外部模拟信号Vin进行取样。计算电路230根据最终权重值，处理模拟数字转换器210的取样结果O<n:0>，用以产生一数字输出Dout。由于数字背景式校正电路200在校正阶段，已藉由特殊的数字取样对一内部的数字序列进行取样，故不需额外接收一外部模拟信号以进行校正动作。因此，大幅降低校正成本。再者，藉由校正动作，可提高模拟数字转换器210的准确度及可靠度。
本发明并不限定计算电路230的电路架构。在本实施例中，计算电路230对模拟数字转换器210的取样结果O<n:0>进行一最小均方(Least Mean Square；以下简称LMS)演算。在一可能实施例中，计算电路230包括一开关235、暂存器240、245、处理电路250及255。开关235用以将取样结果O<n:0>提供给暂存器240或245。在一可能实施例中，开关235是由处理电路255所控制。
处理电路250用以计算暂存器240及245的资料。在一可能实施例中，处理电路250计算暂存器240及245的资料的差值。处理电路255根据处理电路250的计算结果进行LMS演算，用以产生一误差系数，并更新取样电容C0～Cn的权重值。在一可能实施例中，更新后的权重值储存于暂存器240及245中，但并非用以限制本发明。在其它实施例中，更新后的权重值储存在一存储器中。
图3A～图3F为本发明的计算电路230更新权重值的方法示意图。为方便说明，图3A～图3F仅显示五个开关及五个取样电容。首先，计算电路230进入一正转切换(directionswitching)模式。在此模式下，计算电路230依序读取取样电容C4～C0的取样结果。
如图3A所示，计算电路230通过控制信号SC0～SC4，提供高电压(如Vrefp)给取样电容C4，并提供低电压(如Gnd)给取样电容C3～C0。比较电路300根据取样电容C4所储存的电荷，输出取样结果O<4>。假设，取样结果O<4>的数值为”1”。在此例中，计算电路230通过开关SW4，在正转切换模式下，持续提供高电压给取样电容C4。
接着，计算电路230读取取样电容C3的取样结果。在图3B中，计算电路230通过控制信号SC0～SC4提供高电压(如Vrefp)给取样电容C4及C3，并提供低电压(如Gnd)给取样电容C2～C0。比较电路300根据取样电容C3所储存的电荷，输出取样结果O<3>。假设，取样结果O<3>的数值为”0”。在此例中，在正转切换模式下，计算电路230通过开关SW3，持续提供低电压给取样电容C3。
接着，计算电路230读取取样电容C2的取样结果。在图3C中，计算电路230通过控制信号SC0～SC4提供高电压(如Vrefp)给取样电容C4及C2，并提供低电压(如Gnd)给取样电容C3、C1、C0。比较电路300根据取样电容C2所储存的电荷，输出取样结果O<2>。假设，取样结果O<2>的数值为”1”。因此，在正转切换模式下，计算电路230通过开关SW2，固定提供高电压给取样电容C2。
接着，计算电路230依序读取取样电容C1及C0的取样结果，并根据比较电路300所输出的取样结果，决定提供高电压或低电压给取样电容C1及C0。举例而言，当比较电路300所输出的取样结果为”1”时，计算电路230提供高电压给相对应的取样电容。然而，当比较电路300所输出的取样结果为”0”时，计算电路230提供低电压给相对应的取样电容。由于取样电容C1及C0的读取方式与取样电容C4～C2相似，故不再赘述。
读取完取样电容C1及C0的取样结果后，计算电路230进入一反转切换(reverseswitching)模式。在此模式下，计算电路230依序读取取样电容C4～C0的取样结果。如图3D所示，计算电路230通过控制信号SC3～SC0提供高电压(如Vref)给取样电容C3～C0，并通过控制信号SC4提供低电压(如Gnd)给取样电容C4。比较电路300根据取样电容C4所储存的电荷，输出取样结果O<4>。由于取样结果O<4>的数值为”1”，故在反转切换模式下，计算电路230通过开关SW4，固定提供高电压给取样电容C4。
接着，计算电路230读取取样电容C3的取样结果。在图3E中，计算电路230通过控制信号SC4～SC0提供高电压(如Vrefp)给取样电容C4及C2～C0，并提供低电压(如Gnd)给取样电容C3。比较电路300根据取样电容C3所储存的电荷，输出取样结果O<3>。由于取样结果O<3>的数值为”0”，故在反转切换模式下，计算电路230通过开关SW3，固定提供低电压给取样电容C3。
接着，计算电路230读取取样电容C2的取样结果。在图3F中，计算电路230通过控制信号SC4～SC0提供高电压(如Vrefp)给取样电容C4、C1及C0，并提供低电压(如Gnd)给取样电容C2及C3。比较电路300根据取样电容C2所储存的电荷，输出取样结果O<2>。由于取样结果O<2>的数值为”1”，故在反转切换模式下，计算电路230通过开关SW2，固定提供高电压给取样电容C2。
接着，计算电路230依序读取取样电容C1及C0的取样结果，并根据比较电路300所输出的取样结果，决定提供高电压或低电压给取样电容C1及C0。举例而言，当比较电路300所输出的取样结果为”1”时，计算电路230提供高电压给相对应的取样电容。然而，当比较电路300所输出的取样结果为”0”时，计算电路230提供低电压给相对应的取样电容。由于取样电容C1及C0在反转切换模式下的读取方式与取样电容C4～C2在反转切换模式下的读取方式相似，故不再赘述。
计算电路230根据取样电容C4～C0的预设权重值，计算正转及反转切换模式下的读取结果，产生一计算结果。计算电路230再根据计算结果更新取样电容C4～C0的权重值。在另一可能实施例中，计算电路230根据计算结果，求得一误差系数。在此例中，计算电路230判断误差系数是否小于一预设值。若否，计算电路230触发数字式随机参数产生器205，用以产生新的数字序列。模拟数字转换器210取样新的数字序列，用以产生多个取样结果。计算电路230进入正转及反转切换模式，用以读取该等取样结果，并更新权重值，直到误差系数小于预设值。
由于数字背景式校正电路200已校正取样电容C4～C0的权重值，故当数字背景式校正电路200操作于一正常模式时，计算电路230根据更新后的权重值，读取并计算模拟数字转换器的取样结果，用以产生一正确的数字值。
图4为本发明的控制方法的流程示意图。本发明的控制方法适用于一数字背景式校正系统。该数字背景式校正系统具有一模拟数字转换器。该模拟数字转换器包括多个取样电容。每一取样电容耦接一取样节点。
启动一数字式随机参数产生器，用以产生一数字序列(步骤S411)，其中数字序列具有多个位。在一可能实施例中，数字序列的位数量与取样电容的数量有关。在其它实施例中，数字序列为一二进制序列。在一实施例中，数字序列为一伪随机序列或是一真随机序列。在一些实施例中，数字式随机参数产生器与模拟数字转换器整合在一芯片中。在一可能实施例中，数字式随机参数产生器为一线性反馈移位暂存器(LFSR)。
在一校正期间，根据数字序列，控制取样节点的电位，用以取样数字序列(步骤S412)。以图1为例，当数字序列Din<n:0>的位Din<n>的数值为1时，提供一参考电压Vrefp给取样节点NDn。当位Din<n>的数值为0时，提供一接地电压Gnd给取样节点NDn。取样电容Cn根据取样节点NDn的电压，取样位Din<n>的数值。
图5为本发明的控制方法的另一流程示意图。由于步骤S511及S512与图4的步骤S411及S412相似，故不再赘述。步骤S513是利用一正转切换方式，控制取样节点的电压电平，用以量化步骤S512的取样结果。以本案图3A的取样电容C4为例，步骤S513在一第一期间，提供一第一电压给取样电容C4，并读取取样电容C4所储存的电荷，产生一第一输出O<4>。在一可能实施例中，当第一输出O<4>的数值为”1”时，步骤S513固定提供第一电压给取样电容C4。然而，若第一输出O<4>的数值为”0”时，步骤S513改提供第二电压给取样电容C4。在本实施例中，第一电压可能高于或低于第二电压。
步骤S514是利用一反转切换方式，控制取样节点的电压电平，用以量化步骤S512的取样结果。以本案图3D的取样电容C4为例，步骤S514在一第二期间，提供第二电压给取样电容C4，并读取取样电容C4所储存的电荷，产生一第二输出O<4>。在一可能实施例中，当第二输出O<4>的数值为”0”时，步骤S513固定提供第二电压给取样电容C4。然而，若第二输出O<4>的数值为”1”时，步骤S513改提供第一电压给取样电容C4。
步骤S515计算步骤S513及S514的量化结果。在一可能实施例中，步骤S515是根据LMS演算法，处理步骤S513及S514的量化结果，用以精准地收敛量化误差。步骤S516根据步骤S515的计算结果，更新取样电容的权重值。接着，判断一误差系数是否小于一预设值(步骤S517)。在一可能实施例中，误差系数是由步骤S515所产生。在此例中，步骤S515根据步骤S513及S514的量化差异，产生一误差系数。
当误差系数未小于预设值时，回到步骤S512，对新的数字序列进行取样，直到误差系数小于预设值。当误差系数小于预设值时，结束校正(步骤S518)。本发明藉由校正取样电容的权重值，可使得模拟数字转换器在一正常模式下，接收并转换一外部模拟信号，用以产生准确的数字值，因而提高模拟数字转换器的可靠度。在一可能实施例中，外部模拟信号是由一外部电路所产生，其中该外部电路独立在该数字背景式校正系统之外。再者，由于数字背景式校正系统具有一数字式随机参数产生器，用以产生一数字序列给模拟数字转换器，故不需接收一外部校正信号，因而减少校正成本及时间。
本发明的控制方法，或特定型态或其部分，可以以程序代码的型态存在。程序代码可储存于实体媒体，如软盘、光盘、硬盘、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序代码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序代码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实现时，程序代码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围以权利要求保护范围为准。

Claims (6)

1.一种数字背景式校正电路，其特征在于，包括：
一数字式随机参数产生器，用以产生一第一数字序列，所述第一数字序列具有多个位；
一模拟数字转换器，具有多个取样电容；以及
多个开关，接收所述第一数字序列并耦接所述多个取样电容；所述多个开关包括一第一开关和一第二开关；
其中在一校正期间，所述数字式随机参数产生器通过所述多个开关控制所述多个取样电容，用以取样所述第一数字序列；
在所述校正期间之后的一第一期间，一计算电路控制所述第一开关，用以提供一第一电压给一第一电容，在所述第一期间之后的一第二期间，所述计算电路控制所述第一开关，用以提供一第二电压给所述第一电容；
在所述第一期间，一比较电路根据所述第一电容所储存的电荷产生一第一输出，在所述第二期间，所述比较电路根据所述第一电容所储存的电荷产生一第二输出；
所述计算电路根据所述第一电容的一权重值，对所述第一输出及第二输出进行一最小均方演算，用以产生一误差系数，并更新所述权重值；
所述计算电路判断所述误差系数是否小于一预设值，当所述误差系数未小于所述预设值时，所述数字式随机参数产生器产生一第二数字序列，用以再次控制所述多个取样电容。
2.如权利要求1所述的数字背景式校正电路，其特征在于，所述数字式随机参数产生器系为一伪随机参数产生器或是一真随机参数产生器。
3.如权利要求1所述的数字背景式校正电路，其特征在于，所述数字式随机参数产生器为一线性反馈移位暂存器。
4.如权利要求1所述的数字背景式校正电路，其特征在于，所述模拟数字转换器为一逐次逼近寄存器型模拟数字转换器。
5.如权利要求1所述的数字背景式校正电路，其特征在于，
所述第一开关，根据所述多个位中的一第一位，提供所述第一电压或所述第二电压给所述多个取样电容中的所述第一电容，用以取样所述第一位；以及
所述第二开关，根据所述多个位中的一第二位，提供所述第一电压或所述第二电压给所述多个取样电容中的一第二电容，用以取样所述第二位。
6.如权利要求5所述的数字背景式校正电路，其特征在于，
所述比较电路耦接所述多个取样电容；以及
所述计算电路在所述校正期间，控制所述多个开关。
CN201811113539.2A 2018-02-13 2018-09-25 数字背景式校正电路 Active CN110166050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107105243A TWI665875B (zh) 2018-02-13 2018-02-13 數位背景式校正電路
TW107105243 2018-02-13

Publications (2)

Publication Number Publication Date
CN110166050A CN110166050A (zh) 2019-08-23
CN110166050B true CN110166050B (zh) 2023-01-13

Family

ID=67541216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811113539.2A Active CN110166050B (zh) 2018-02-13 2018-09-25 数字背景式校正电路

Country Status (3)

Country Link
US (1) US10511318B2 (zh)
CN (1) CN110166050B (zh)
TW (1) TWI665875B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
CN1725646A (zh) * 2004-07-19 2006-01-25 瑞昱半导体股份有限公司 模拟数字转换装置及校正方法
CN102237874A (zh) * 2010-04-27 2011-11-09 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
CN102299715A (zh) * 2011-06-01 2011-12-28 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法
CN103178847A (zh) * 2011-12-21 2013-06-26 瑞昱半导体股份有限公司 连续近似寄存式模拟数字转换器及其方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424276B1 (en) * 1999-09-09 2002-07-23 Cirrus Logic, Inc. Successive approximation algorithm-based architectures and systems
US6486806B1 (en) * 1999-09-09 2002-11-26 Cirrus Logic, Inc. Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli
TWI253235B (en) * 2004-03-19 2006-04-11 Silicon Integrated Sys Corp Background-calibrating pipelined analog-to-digital converter
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
TWI410052B (zh) 2009-06-12 2013-09-21 Univ Nat Yunlin Sci & Tech 具有放大功能之類比數位訊號轉換器
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US8223049B2 (en) * 2010-12-02 2012-07-17 Atmel Corporation Charge injection mechanism for analog-to-digital converters
TWI545903B (zh) * 2011-03-17 2016-08-11 安娜卡敦設計公司 類比轉數位轉換器（ａｄｃ）之校正
TWI462489B (zh) * 2011-08-18 2014-11-21 Himax Tech Ltd 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
TWI536748B (zh) * 2012-08-06 2016-06-01 瑞昱半導體股份有限公司 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
US8981973B2 (en) * 2013-03-08 2015-03-17 Microchip Technology Incorporated Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus
US9041569B2 (en) * 2013-06-28 2015-05-26 Silicon Laboratories Inc. Method and apparatus for calibration of successive approximation register analog-to-digital converters
CN103580691B (zh) * 2013-11-08 2017-02-08 中国电子科技集团公司第五十八研究所 对失调误差和电容失配误差动态补偿的流水线adc子级电路
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
US9654132B2 (en) * 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
TWI572144B (zh) * 2015-11-25 2017-02-21 瑞昱半導體股份有限公司 自適應性調整編碼方式的方法及其數位校正電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
CN1725646A (zh) * 2004-07-19 2006-01-25 瑞昱半导体股份有限公司 模拟数字转换装置及校正方法
CN102237874A (zh) * 2010-04-27 2011-11-09 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
CN102299715A (zh) * 2011-06-01 2011-12-28 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法
CN103178847A (zh) * 2011-12-21 2013-06-26 瑞昱半导体股份有限公司 连续近似寄存式模拟数字转换器及其方法

Also Published As

Publication number Publication date
CN110166050A (zh) 2019-08-23
TW201935858A (zh) 2019-09-01
US20190253063A1 (en) 2019-08-15
US10511318B2 (en) 2019-12-17
TWI665875B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
US8416105B2 (en) ADC calibration apparatus
US9432046B1 (en) Successive approximation analog-to-digital converter
US7187317B2 (en) A/D conversion apparatus
CN102082572A (zh) 电容器阵列的校正方法和电容器阵列的校正装置
US7075465B2 (en) Comparator offset calibration for A/D converters
JP6469496B2 (ja) 半導体装置及びアナログデジタル変換回路のキャリブレーション方法
US9013345B2 (en) Successive approximation AD converter and successive approximation AD conversion method
US8994572B2 (en) Analog-digital converter and method for converting analog signal into digital signal
CN106253901B (zh) 模拟数字转换装置及相关的校准方法及校准模块
CN109565285B (zh) 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
JP6636880B2 (ja) 増幅回路
US20040075599A1 (en) A/D converter calibration test sequence insertion
KR20180075198A (ko) 산술 코드 생성 회로 및 이를 포함하는 디지털 보정 회로
CN114079464A (zh) 具有改善线性的模数转换电路
US20160173114A1 (en) A/d converter and a/d converter calibrating method
JP4999955B2 (ja) アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置
CN110166050B (zh) 数字背景式校正电路
KR100884166B1 (ko) Ａｄ/ｄａ 변환 겸용 장치
US10587279B1 (en) Digital to analog converter device and calibration method
CN111726551B (zh) 图像感测装置及其操作方法
US20240007117A1 (en) Method and system for digital background offset correction of a comparator in an analog-to-digital converter
EP3414841A1 (en) Leakage compensation for a successive approximation analog-to-digital converter
CN116781076A (zh) 误差校准方法、装置和模数转换电路
TW202247578A (zh) 管線式類比數位轉換器與訊號轉換方法
WO2021120037A1 (zh) 一种逐次逼近模数转换器及失配电压检测的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant