CN113875159A - 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案 - Google Patents

用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案 Download PDF

Info

Publication number
CN113875159A
CN113875159A CN202080037666.8A CN202080037666A CN113875159A CN 113875159 A CN113875159 A CN 113875159A CN 202080037666 A CN202080037666 A CN 202080037666A CN 113875159 A CN113875159 A CN 113875159A
Authority
CN
China
Prior art keywords
adc
capacitors
voltage
gain
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037666.8A
Other languages
English (en)
Inventor
V·奎凯姆波伊克斯
Z·S·特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN113875159A publication Critical patent/CN113875159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
    • H03M3/49—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种模数转换器(ADC)电路，该ADC电路包括电压输入端子、参考输入端子、采样电路和控制逻辑部件。该采样电路包括输入端子、输出端子和设置在输入端子和输出端子之间的并联的电容器。该控制逻辑部件被配置为在校准操作阶段：使多路复用器将ADC参考输入端子路由到采样电压输入端子；确定给定增益值；确定要用于实现给定增益值的多个电容器的集合；连续地启用电容器子集以对参考输入端子的电压进行采样，同时禁用剩余电容器，直到所有电容器已被启用；确定产生的输出代码；以及根据该输出代码，确定ADC电路的给定增益值的增益误差。

Description

用于具有电容增益输入级的Delta-Sigma ADC的比率增益误 差校准方案
相关专利申请
本申请要求于2019年5月24日提交的美国临时专利申请第62/852544 号的优先权，该申请的内容据此全文并入。
技术领域
本公开涉及模数转换器(ADC)，尤其涉及用于具有电容增益输入级的 Delta-Sigma(Δ-Σ)ADC的比率增益误差校准方案。
背景技术
模数转换器用于针对消费者、工业应用等的电子器件中。通常，模数转换器包括用于接收模拟输入信号并且输出与模拟输入信号成比例的数字值的电路。该数字输出值通常呈并行字或串行数字位串的形式。存在许多类型的模数转换方案，诸如电压-频率转换、电荷重分布、积分调制及其他。通常，这些转换方案中的每个转换方案具有其优点和缺点。使用越来越多的一种模数转换器是开关电容器的Δ-Σ转换器。
可使用用于输入电压和参考电压两者的开关电容器采样电路来实现 ADC的输入级。然后可通过输入采样电容器与参考采样电容器之间的比率或用于全差分结构的一对电容器之间的比率来确定输入级的增益。ADC的输入级的增益可用于将ADC的输入更紧密地匹配到一个范围内，在该范围内ADC被配置为将模拟信号转换为数字信号。例如，如果ADC的电压范围为0伏到2伏，但预期的ADC输入只会在0伏到1伏的范围内，则ADC 可向其输入施加2的增益，使得ADC输入的可能值与ADC的范围相匹配。
在ADC的输入级中使用增益可能引入增益误差。可使用已知的、准确的参考电压或源电压来测试增益误差。该准确的参考电压或源电压可等于ADC的电压除以ADC的增益。然而，当ADC被部署在各种电子设备中时，此类电子设备可不包括准确的参考或源电压或无法获得准确的参考或源电压。因此，此类ADC的自检可能无法实现或不切实际。而且，测试 ADC可能需要测试输入级中的每个增益排列或电容增益的组合。因此，测试此类ADC可能非常缓慢，因为每个增益设置都必须进行测试并且其建立时间可能很长。本公开的实施方案的发明人已经发现了用于测试ADC的系统和方法，它们解决了这些挑战中的一个或多个挑战。
发明内容
本公开的实施方案可包括一种模数转换器(ADC)电路。该ADC电路可包括ADC电压输入端子、ADC参考输入端子和采样电路。采样电路可包括采样电压输入端子、采样电压输出端子和电容器，该电容器并联连接并被配置为选择性地启用或禁用。该电容器可以设置在采样电压输入端子和采样电压输出端子之间。该ADC可包括多路复用器，该多路复用器连接在 ADC电压输入端子和采样电压输入端子之间以及ADC参考输入端子和采样电压输入端子之间。ADC可包括控制逻辑部件，该控制逻辑部件被配置为在校准操作阶段：使多路复用器将ADC参考输入端子路由到采样电压输入端子；确定要校准增益误差的ADC电路的给定增益值；确定要用于实现给定增益值的电容器集合；连续地启用该多个电容器的集合中的电容器子集以在采样电压输入端子处对ADC参考输入端子的电压进行采样，同时禁用电容器集合中的剩余电容器，直到该多个电容器的集合中的所有电容器已被启用；确定在启用该多个电容器的集合中的所有电容器之后产生的输出代码；从该输出代码确定ADC电路的给定增益值的增益误差；以及基于 ADC电路的给定增益值的增益误差采取校正动作。
本公开的实施方案可以包括系统。该系统可包括连接到ADC电路的 ADC参考输入端子的参考电压源和任一上述实施方案中的ADC电路。
本公开的实施方案可包括由上述实施方案的任一系统或ADC执行的方法。
附图说明
图1是根据一些实现方式的用于ADC增益误差校准的示例系统的图示。
图2是根据本公开的实施方案的用于ADC比率增益误差校准的示例系统的图示。
图3示出了根据本公开的实施方案的模拟输入多路复用器的示例实现。
图4是根据本公开的实施方案的Δ-Σ调制器电路的示例实现方式的图示。
图5示出了根据本公开的实施方案的采样电路的示例实现方式。
图6示出了根据本公开的实施方案的由控制电路生成以及施加到采样电路的时序图。
图7描述了根据本公开的实施方案的待施加到采样电路的另一时序图。
图8是根据本公开的实施方案的用于确定具有电容增益输入级的ADC 的比率增益误差的示例方法的图示。
具体实施方式
本公开的实施方案包括ADC电路。该ADC电路可包含在任何更大的电子设备内。该ADC电路可包括ADC电压输入端子。利用该ADC电压输入端子，ADC电路可被配置为接收电压，在正常操作阶段将针对该电压进行模数转换。该ADC电路可包括ADC参考输入端子。利用ADC参考输入端子，该ADC电路可被配置为接收参考电压，该参考电压定义了要进行模数转换的电压的范围。该ADC电路可包括采样电路。该采样电路可被配置为对路由到其的输入进行采样。该采样电路可包括采样电压输入端子和采样电压输出端子。此外，采样电路可包括电容器，这些电容器并联连接并且被配置为选择性地启用或禁用。启用的电容器的数量可限定采样电路的增益，从而限定ADC的增益。电容器可以设置在采样电压输入端子和采样电压输出端子之间。ADC电路可包括多路复用器，该多路复用器连接在 ADC电压输入端子和采样电压输入端子之间以及ADC参考输入端子和采样电压输入端子之间。ADC电路可包括积分电路诸如Δ-Σ模拟回路电路，以累积由采样电路采样的值并产生输出代码。ADC电路可包括控制逻辑部件。该控制逻辑部件可被配置为在校准操作阶段使多路复用器将ADC参考输入端子路由到采样电压输入端子，并且确定要校准增益误差的ADC电路的给定增益值。该控制逻辑部件被配置为在校准操作阶段：确定采样电路中要用于实现给定增益值的多个电容器的集合；以及连续地启用电容器集合中的电容器子集以在采样电压输入端子处对ADC参考输入端子的电压进行采样，同时禁用该电容器集合中的剩余电容器，直到电容器集合中的所有电容器已被启用。该控制逻辑部件可被配置为在校准操作阶段确定在启用电容器集合中的所有电容器之后产生的输出代码。该控制逻辑部件可被配置为在校准操作阶段从输出代码确定ADC电路的给定增益值的增益误差。该控制逻辑部件还可被配置为基于ADC电路的给定增益值的增益误差采取校正动作。该校正动作可包括例如警告ADC电路的用户、调整ADC电路的输入范围或者调整ADC电路的输出。
结合任一上述实施方案，启用电容器集合中的每个子集可被配置为将 ADC电路设置为执行增益1。
结合任一上述实施方案，ADC电路的给定增益值可以是2的倍数。
结合任一上述实施方案，可针对相同数量的样本启用电容器集合中的每个子集。
结合任一上述实施方案，该控制逻辑部件可被进一步配置为：在校准操作阶段确定要校准增益误差的ADC电路的另一增益值；确定采样电路中用于实现另一增益值的另一电容器集合；连续地启用另一电容器集合中的电容器子集以在采样电压输入端子处对ADC参考输入端子的电压进行采样，同时禁用另一电容器集合中的剩余电容器，直到另一电容器集合中的所有电容器已被启用；确定在启用该另一多个电容器的集合中的所有电容器之后产生的输出代码；以及从输出代码确定ADC电路的另一增益值的增益误差。针对ADC电路的任何合适的增益值，可能会重复此情况。
结合任一上述实施方案，该控制逻辑部件可被进一步配置为在采样电压输入端子处对ADC参考输入端子的电压进行采样，以获得给定数量的样本；以及对该多个电容器的集合中的每个子集进行采样，以获得该给定数量的样本的子集，其中该给定数量的样本的子集等于该给定数量的样本除以该给定增益值。
结合任一上述实施方案，给定数量的样本除以给定增益值的得数没有余数。
图1是根据一些实现方式的用于ADC增益误差校准的示例系统100的图示。系统100可包括ADC 102。ADC 102可以是Δ-ΣADC。系统100可被配置为确定ADC 102中的增益误差。
ADC 102可被配置为将模拟输入信号转换成数字输出代码。模拟输入信号可为单端的(未示出，在这种情况下，接收电压作为输入，并且将接收的电压与接地电压进行比较)或差分的，如图1所示。差分模拟输入可以是ADC 102的VIN+端子与VIN-端子之间的电压差，从而得到总和 VIN(VIN＝VIN+-VIN-)。ADC 102可被配置为接收参考电压。该参考电压可以是单端的(未示出，在这种情况下，接收电压作为参考，并且将接收的参考电压与接地电压进行比较)或差分的，如图1所示。差分模拟输入可以是ADC 102的VREF+端子和VREF-端子之间的电压差，从而得到总和 VREF，其由下式给出：
VREF＝VREF+-VREF-
这些差分电压可附加到某个共模，在图中未描绘。输出代码可以是与 VIN/VREF成比例的值。ADC代码可由下式给出：
ADC代码＝K*VIN/VREF
其中K为常数。
ADC 102可具有表示为G的模拟增益。该模拟增益G在ADC 102内部放大输入信号VIN，使得由ADC 102转换的电压实际上为G*VIN。在这种情况下，ADC 102的传递函数变为：
ADC代码＝G*K*VIN/VREF
VREF可限定可由ADC 102转换的电压输入的范围。对于单端转换器，适用于A/D转换的输入电压范围则可以是范围[0,VREF]。对于全差分转换器，适用于A/D转换的输入电压范围可以是范围[-VREF,+VREF]。当施加增益G时，ADC 102的输入电压范围仍然相同，但适用于G*VIN，因此输入电压范围实际上变为单端转换器的范围[0,VREF/G]以及全差分转换器的范围[-VREF/G,+VREF/G]。在该范围之外，A/D转换可能会出现更大的不准确性，输出代码可能被剪辑，并且转换器的整体线性度可能不再得到保证。
ADC 102可被配置为通过各种方法实现模拟增益G，但是由于物理实现方式限制(诸如ADC 102中的模拟部件之间的失配)，ADC 102的实际传递函数性能可能不能完全等于预期的或理想的传递函数性能。因此，系统100可使增益测量和补偿在ADC 102中进行，以便更接近于所期望的或理想的传递函数(G*K*VIN/VREF)。在实现传递函数的增益时产生的误差被称为ADC的增益误差。然后ADC传递函数可等于G*K’*VIN/VREF，其中(K’/K-1)是增益G的增益误差。本公开的实施方案的发明人已经发现，除了如温度或电源电压等其他参数之外，增益误差可变化并且取决于增益 G。增益误差是ADC 102的线性传递函数的斜率上的误差。其他误差也可能发生并被表征，其中除增益误差之外还发生此类误差。此类其他误差可包括偏移误差、积分非线性误差和微分非线性误差。这些其他误差可独立于增益误差，并且可单独解决。
为了测量ADC 102的增益(并从而评估增益误差)，执行两次测量。从这两次测量中可提取这些数据点的交点的直线方程并确定线的斜率。如果这两个点相距更远，那么测量引起的不准确性将变得不太重要，并且与所测量的电压相比，如果测量的不准确性很小，则可忽略不计。通常，这两次测量是通过单端转换器的0电压输入和满量程电压范围(FS)以及全差分转换器的负满量程(-FS)和正满量程(+FS)进行的。满量程信号可包括输入电压范围的极值。为了最大限度地提高增益误差测量的准确性，系统通常以如下方式测量：对于单端转换器而言，将VIN设为零，并且将VIN 设为FS，其为(REF/G)；对于全差分转换器而言，将VIN-设为-FS，其为 (-VREF/G)，并且将VIN+设为FS，其为(VREF/G)。这在图1中被描绘为ADC102的VIN输入连接到施加-FS值、0值或+FS值的电压源101。同时，ADC 102的VREF输入连接到电压源103，其值是恒定的并且等于 VREF。
零值测量可测量ADC 102的偏移。为了测量偏移，可在ADC 102的 VIN输入处施加零伏电压，并且观察ADC 102的输出。可通过将VIN+和 VIN-输入短接在一起来实现零值测量，从而导致ADC 102的VIN输入处的 VIN＝0。这可在ADC 102内部执行。然而，这可能更难以准确地生成FS信号，其中ADC 102的整个输入范围由电压输入使用。当G＝1时，可通过对VREF输入和VIN输入进行多路复用的输入开关来生成具有VREF电压的 VIN。然而，如果G不等于1，则无法轻松生成FS信号，因为它不是现有电压的简单复制，例如通过短接VIN+和VIN-来得到0伏，或通过连接到 VREF+端和VREF-端来得到VREF。FS＝VREF/G输入电压通常是通过另一电压源或通过将参考电压用作参考元件的DAC来生成的。然而，本公开的发明人已经发现，由于DAC的总未调整误差或参考电压的不准确性，此类 FS信号可能会不准确。参考电压的不准确性可能直接导致产生ADC 102的增益测量中的额外误差源，并且在某些情况下，甚至可能成为ADC 102性能的主要误差源。而且，添加DAC或电压源来生成此类参考电压可能增加系统100的总系统成本。此外，在系统100的操作期间，为生成此类参考电压而添加的DAC或电压源可能无法有效地施加到ADC 102以测量增益误差。此外，因为给定ADC可包括许多不同的增益设置，所以要为待测试的G的每个新值生成不同的电压。创建每个此类参考电压所需的稳定时间可能会延迟ADC 102的评估。
因此，本公开的实施方案的发明人已经发现，期望一种无需通过将参考电压除以增益(VREF/G)来生成FS信号而测量增益误差的系统。本公开的实施方案的发明人已经发现了一种系统，该系统可具有显著优点，例如不需要使用外部电压源或DAC，并且稳定时间更短。此类系统可仅使用零值测量(VIN＝0)和VIN＝VREF电压而不是满量程(VREF/G)电压来测量增益误差，从而通过使用跨所有增益的输入电压来减少由电压测量引起的不准确性。然而，使用标准ADC时，增益大于1不可能允许输入电压VIN大于 VREF/G(因此VIN*G大于VREF)。本公开的实施方案至少解决了这些问题中的一些问题，并且包括ADC，该ADC允许针对任何给定增益G输入VIN＝VREF，同时仍然允许在选择任何给定增益G并将其施加到ADC的情况下对获得的增益误差进行准确评估。
图2是根据本公开的实施方案的用于ADC比率增益误差校准的示例系统200的图示。
系统200可为适用的或包括任何合适的ADC，诸如ADC 203。ADC 203可包括在微控制器、处理器、移动设备、计算机、智能电话、平板电脑、功率转换器、控制器、电源、传感器、车辆或任何其他合适的电子设备中。ADC 203可为Δ-ΣADC。而且，ADC 203可包括电容增益输入级。系统200可被配置为确定ADC 203中的增益误差。而且，系统200可被配置为基于任何确定的增益误差来校准ADC 203的操作，或者采取任何其他合适的校正动作。
ADC 203可包括ADC电压输入端子，诸如VIN+和VIN-。ADC 203可包括ADC参考输入端子，诸如VREF+和VREF-。
ADC 203可被配置为将模拟输入信号转换为数字输出代码。模拟输入信号可为单端的(未示出，在这种情况下，接收电压作为输入，并且将接收的电压与地进行比较)或差分的，如图2所示。差分模拟输入可以是 VIN+与VIN-之间的电压差，从而可得到总和VIN(VIN＝VIN+-VIN-)。 ADC 203可被配置为接收参考电压。参考电压可以是单端的(未示出，在这种情况下，接收电压作为参考，并且将接收的参考电压与地进行比较) 或差分的，如图2所示。差分模拟输入可以是VREF+和VREF-之间的电压差，从而可得到总和VREF(VREF＝VREF+-VREF-)。这些差分电压可附加到某个共模，在图中未描绘。然后，输出代码可能是与VIN/VREF (ADC代码＝K*VIN/VREF，其中K是常数)成比例的值。
ADC 203可具有可变、可选择的增益，其值表示为G。该模拟增益G 在ADC 203内部放大输入信号VIN，使得ADC 102转换的电压实际上为 G*VIN。在这种情况下，ADC 203的传递函数变为
ADC代码＝G*K*VIN/VREF
VREF可限定可由ADC 203转换的电压输入的范围。对于单端转换器，适用于A/D转换的输入电压范围可为[0,VREF]。对于全差分转换器，适用于A/D转换的输入电压范围可为[VREF-,VREF+]。当施加增益G时， ADC 203的输入电压范围仍然相同，但适用于G*VIN，因此输入电压范围实际上变为单端转换器的[0,VREF/G]和全差分转换器的[VREF- /G,VREF+/G]。在该范围之外，A/D转换可能会出现更大的不准确性，输出代码可能被剪辑，并且转换器的整体线性度可能不再得到保证。
ADC 203可连接到电压源201。电压源201的电压可在+/-VREF或0之间选择。电压源201可在系统200外部(利用外部电压源或多路复用器) 或在系统200内部生成电压。这些电压可通过模拟输入复用器204施加。模拟输入复用器204可以任何合适的方式实现。模拟输入复用器204可被配置为生成VOUT信号(VOUT+-VOUT-)，使得VOUT＝+/-VREF或0。 VOUT信号可被提供给Δ-Σ调制器电路205。
ADC 203可为Δ-ΣADC，因此包括Δ-Σ调制器电路205。Δ-Σ调制器电路205可以任何合适的方式例如由数字电路、模拟电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。Δ-Σ调制器电路205可包括具有模拟增益G的级，以便能够放大在VI+/VI-输入端子上接收的输入。Δ-Σ调制器电路205可在没有任何修改的情况下接收从ADC203的 VREF+/-输入端子路由的参考电压信号。
系统100可包括电压参考部件202。电压参考部件202可以任何合适的方式实现。电压参考部件202可为系统200生成参考电压。电压参考部件 202可在系统200中的ADC 203(未示出)内部或ADC 203外部。而且，电压参考部件202可在系统200的外部。
Δ-Σ调制器电路205可被配置为基于其输入生成比特流。Δ-Σ调制器电路205的电压输入(将要根据增益G放大)可表示为VI+和VI-。Δ-Σ调制器电路205还可包括参考电压的输入，以VREF+和VREF-表示。比特流可被发送到数字滤波器206。数字滤波器206可由数字电路、模拟电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。数字滤波器 260可被配置为在转换周期结束时产生数字输出代码，时间增量表示为 TCONV。TCONV可以足够长，以便Δ-Σ调制器电路205处理其输入以生成比特流。
在一个实施方案中，系统200可被配置为针对任何给定增益G(G整数)设置来评估ADC 203的增益误差，而无需生成不同的参考信号，例如 +/-VREF/G信号。在另一个实施方案中，系统200可被配置为评估ADC 203的增益误差，而无需通过使用模拟输入多路复用器204来切换Δ-Σ调制器电路205的输入处的现有电压，以生成任何外部电压参考或DAC。
ADC 203可包括控制逻辑部件207。控制逻辑部件207可由数字电路、模拟电路、由处理器执行的指令或它们的任何合适的组合来实现。控制逻辑部件207可被配置为在校准操作阶段或在正常操作阶段选择性地操作ADC 203。在校准阶段，可控制Δ-Σ调制器电路205的输入，以便评估 ADC 203是否具有任何增益误差的方式操作ADC 203，并且基于这样的确定，调整ADC 203的操作以考虑这样的增益误差。在该正常阶段，可控制Δ-Σ调制器电路205的输入，以便以基于来自电压源201和参考部件202的输入来生成数字代码输出的方式操作ADC 203，该输入反映了系统200为其请求相关联数字值的模拟信号。控制逻辑部件207可被配置为选择性地操作模拟输入多路复用器204、Δ-Σ调制器电路205和数字滤波器206中的一个或多个。
在校准操作阶段，多路复用器204可被配置为将ADC参考输入端子 VREF+/VREF-路由到Δ-Σ调制器电路205的采样电压输入端子VI+和VI-以及其中的采样电路。在正常操作阶段，多路复用器204可被配置为将ADC 电压输入端子VIN+/VIN-路由到Δ-Σ调制器电路205的采样电压输入端子 VI+和VI-以及其中的采样电路。
图3示出了根据本公开的实施方案的模拟输入多路复用器204的示例实现方式。模拟输入复用器可包括八个开关301-308。开关301可将VIN+ 连接到VOUT+。开关302可将VIN-连接到VOUT+。开关303可将 VREF+连接到VOUT+。开关304可将VREF-连接到VOUT+。开关305可将VIN+连接到VOUT-。开关306可将VIN-连接到VOUT-。开关307可将 VREF+连接到VOUT-。开关308可将VREF-连接到VOUT-。在任何给定时间，开关301、开关302、开关303和开关304中仅有一个可被启用，其余被禁用。同样地，开关305、开关306、开关307和开关308中仅有一个可被启用，其余被禁用/关闭。图3中的开关的启用或禁用可在控制逻辑部件207(未示出)的方向上执行。该实现方式允许生成所需的+/-VREF或零差分电压。对于零值测量，可启用开关301和开关305，或者可启用开关 302和开关306。对于+VREF测量，可启用开关303和开关308。对于- VREF测量，可启用开关304和开关307。在这些示例中的每个示例中，可禁用剩余的开关。虽然作为独立部件示出，但是模拟输入多路复用器104 可实现为在ADC 203内部、ADC 203外部或Δ-Σ调制器电路205内部的特定电路。模拟输入复用器204还可包括额外的部件并且可实现为较大复用器的一部分，只要模拟输入复用器204可在A/D转换的整个期间将VOUT 连接到+/-VREF或0。
图4是根据本公开的实施方案的Δ-Σ调制器电路205的示例实现方式的图示。
Δ-Σ调制器电路205可包括采样电路401、控制电路402和Δ-Σ模拟回路电路403。采样电路401、控制电路402和Δ-Σ模拟回路电路403可由模拟电路、数字电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。
采样电路401可包括采样电压输入端子VI+和VI-。采样电路401可被配置为对VI+和VI-上的输入电压进行采样。此外，采样电路401可被配置为将增益G施加到输入电压信号，并且在采样电压输出端子VO+和VO-上输出这些信号。采样电路401可被配置为基于控制电路402的命令或信号来进行操作。控制电路402还可从控制逻辑部件207(未示出)接收命令或信号。Δ-Σ模拟回路电路403可被配置为生成输出比特流，该输出比特流将馈送到ADC203中的数字滤波器206。VREF+和VREF-的参考输入信号 (也表示为VREF+和VREF-)可不加修改地路由到Δ-Σ模拟回路输入电路 403参考引脚。
图5示出了根据本公开的实施方案的采样电路401的示例实现方式。在一个实施方案中，如图5所示，采样电路401可以全差分的方式实现。可以单端的方式实现，其中VI-接地。
采样电路401可具有两对输入开关501和502。在交叉实现方式中，输入开关501和输入开关502可连接到输入VI+/-，其中VI+连接到开关501A 和开关502B，并且VI-连接到开关502A和开关501B。开关501可由第一开关控制信号S1控制。开关502可由第二开关控制信号S2控制。开关 501A和开关502A可连接到电容器阵列507A。开关501B和开关502B可连接到电容器阵列507B。电容器阵列507可由并联的电容器实现，并且该电容器被配置为选择性地启用或禁用。电容器阵列507可被配置为设置在采样输入电压端子VI+和采样输入电压端子VI-之间以及采样输出电压端子 VO+和采样输出电压端子VO-之间。
电容器阵列507A可包括一系列输入开关505A和一系列输出开关 506A，它们被配置为选择电容器阵列507A的哪个电容将连接到输入开关 501A和输入开关502A。同样地，电容器阵列507B可包括一系列输入开关 505B和一系列输出开关506B，它们被配置为选择电容器阵列507B的哪个电容将连接到输入开关501B和输入开关502B。每个电容器阵列507可包括最多n对具有相同且匹配的值的电容器，电容器阵列507A中的电容器命名为CIN1...n+并且电容器阵列507B中的电容器命名为CIN1...n-。开关505和开关506可由施加到两个电容器阵列507的命令SG1...n控制，使得给定启用命令SGk可启用电容器CINk+/-以便对由开关501和开关502路由的输入信号进行采样。可能不会同时启用开关501和开关502。分别施加到开关501 和开关502的开关命令S1和S2可以非重叠方式在同一时钟的两个不同相位上计时。开关503A和开关503B可被配置为通过电压源504将每个 CIN1...n+/-电容器中的每个板连接到内部共模电压(VCM)。该VCM也可在外部生成。如果所有电容器都匹配并且仅有G对电容器通过开关505和开关506实际连接，则该系统的增益将是仅有一对电容器通过一对开关505和506连接的情况的G倍。因此，采样电路401在对输入VI+/-处存在的输入信号进行采样的同时有效地实现了模拟增益G。如果选择G个电容器，则电容器阵列507上的采样电荷将是仅选择一个电容器来对VI+和VI-输入信号进行采样的情况的G倍。然后可将VO+/-输出发送到Δ-Σ回路电路 403，该回路电路可被配置为评估已存储在电容器阵列507内的采样电路上的电荷量，并且因此产生比特流，该比特流将被数字滤波器206滤波以给出ADC 203的输出代码。其他增益误差源可以是Δ-Σ模拟回路电路403、Δ-Σ调制器电路205或数字滤波器206固有的。然而，这些误差可能不取决于增益G，并且为了简化本公开的描述，这可能被忽略。
由采样电路401实现的增益G在其实现中受到不准确性的影响，例如 CIN1...n+/-电容器之间的电容器失配。该增益也可能受到用于实现开关505 和开关506的寄生电容器的影响。因此，这样的开关应该做得足够小，使得附加电容与每个CIN1...n+/-的单位电容相比可忽略不计。开关505和开关 506还应该实现为当它们处于禁用状态时经过它们的漏电流可忽略不计。由于ADC 203是Δ-Σ转换器，所以Δ-Σ模拟回路电路403可包含积分器电路，因此来自采样电路401的任何漏电流都可被积分到回路中，从而导致潜在的较大不准确性。可通过适当的开关实现技术和更快的转换时间来最小化这种漏电流影响。此处描述的增益误差测量系统中考虑了这些不准确性。采样电路401的最大增益由每个阵列507中的成对电容器的数量确定。在该示例中，最大值为n。由于电容器失配和开关的不准确性，ADC 203在每个增益处的增益误差源主要在采样电路401中。
在校准操作阶段，控制电路402和控制逻辑部件207可被配置为向开关501、开关502、开关503、开关505和开关506发出开关信号。在下文时序图中更详细地示出了此类开关信号。控制逻辑部件207可被配置为操作多路复用器204以便在校准操作阶段将ADC电路200的参考电压输入 (VREF)路由到采样电路401的VI+/-输入。控制电路402和控制逻辑部件207可被配置为确定要测试什么增益值。可在任何合适的基础上确定要测试的增益值，例如通过对ADC电路200的命令、寄存器值、设置或任何其他合适的输入。而且，可连续测试ADC电路200的可能增益值。基于待测试的增益值，控制电路402和控制逻辑部件207可被配置为确定电容器 507的哪些子集与增益值相关联。可根据电容器对来限定该子集。可以任何合适的方式来确定哪些电容器子集507与增益值相关联，例如参考用户命令、设置或寄存器值。基于与增益值相关联的电容器507的哪些子集，针对确定数量的样本依次启用每个子集，同时禁用其他子集和电容器507的剩余部分。这可通过使用发送到开关501、开关502、开关503、开关505 和开关506的控制信号来执行，下文将更详细地示出。可针对与增益值相关联的电容器507的每个子集重复该过程。在电容器507的每个子集的启用期间，ADC电路200和采样电路401可具有有效增益1。可针对相同数量的样本启用电容器507的每个子集。在与增益值相关联的电容器507的所有子集已经被启用之后，存储在电容器507中的值可由Δ-Σ模拟回路电路403积分，这可生成比特流形式的输出代码。控制逻辑部件207可被配置为基于从输出代码确定的增益误差来采取校正动作以校正增益误差。控制逻辑部件207可针对将进行校准的ADC电路200确定ADC电路200的另一增益值，确定用于实现该另一增益值的另一电容器507的集合，连续地启用该电容器507的集合的子集同时禁用剩余电容器507，确定由于启用该另一集合的所有电容器507而产生的另一输出代码，并且从该另一输出代码确定ADC电路200的另一增益值的另一增益误差。控制逻辑部件207 可被配置为对电容器507的集合中的每个子集进行采样，以获得样本总数的子集。可跨所有子集执行所有采样，以获得给定的增益值。给定增益值所取的样本总数除以给定增益值就是样本总数的每个子集中的样本数量。样本总数除以增益值的得数可能没有余数。
图6示出了根据本公开的实施方案的将由控制电路402生成以及施加到采样电路401的时序图。图6的时序图描述了针对ADC 203的模拟增益 G的给定设定值的在正常相位中的标准转换期间的开关命令S1、开关命令 S2和开关命令SG1...n。利用该时序图，当通过使用电容器阵列507从电压转换为电荷时，在ADC 203的VIN端子的输入端VIN+/-处转换的电压在采样电路401内放大G倍。
在图6中，时序图示出了一个转换周期，其总时间为TCONV。一次转换可分为多次采样。必要次数的采样可为过采样率(OSR)。每次采样都以在采样频率fs处获取的恒定采样时间计时。因此，
TCONV＝OSR/fs。
为了实现增益G，控制电路402可能必须为SG1...n开关生成控制信号。在电容阵列507中的n对电容器中，应仅选择数字G来实现增益G。该n个电容器中的具体电容器可以任意选择，但是由于增益误差在很大程度上取决于电容器失配，因此控制电路402应始终选择相同的电容器对，以便在每次转换时产生可重复的增益误差，从而可考虑该增益误差。由于选择电容器的顺序并不重要，因此图6所示的示例选择了第一个SG1...G电容器对。通过启用开关505和开关506中的相应开关来选择这些电容器对。在图6中，SG1...G时序图显示整个转换时段期间逻辑信号为高电平(其中逻辑高电平启用图6中所选惯例中的开关)。其他开关SGG+1...n被禁用 (在整个转换时段期间逻辑低电平)，因此在转换时不在这些电容器上采样电荷。
在每个采样期间，控制开关501、开关502和开关503的信号S1和信号S2表示以fs频率运行的同一时钟的两个相位。为了避免任何短路，这些信号不是同时逻辑高电平的。在S1阶段(当S2为逻辑低并且S1为逻辑高时)，开关501和开关503被启用，因此在电容器CIN1...G+/-上对输入电压 VI+和VI-进行采样。在此期间，输入电压被转换为存储在电容器阵列507中的电荷。如果所有电容器都匹配并且它们的值等于C，那么存储在电容器CIN1...G+上的电荷的总和将等于G*C*(VI+-VCM)。同样地，存储在电容器CIN1...G-上的电荷的总和将等于G*C*(VI--VCM)。因此，电容器之间的总电荷差为
Q＝G*C*(VI+-VI-)。
如果每个电容器等于CINk并且因此等于C*ek(考虑每个电容器的误差因子ek)，则该总和将为
Q＝C*Σ{(ek)*(VI+-VI-)}。
此处，为了简单起见，电容器已被定义为CINk+和CINk-之间相等，因为它们在正负之间的失配会导致共模变化，该共模变化将被转换器的全差分特性过滤掉。增益误差将为
GERR＝Σ{(ek)/G-1}。
该增益误差是由电容器失配造成的，并且包括开关505和开关506中每个电容器的寄生效应。该增益误差是由采样电路401引起的ADC增益误差。ADC 203可具有其他增益误差源，但这些可能不依赖于增益选择，而是系统200的其他部分所固有的。因此，当增益选择变化时，这些其他增益误差源应保持恒定，并且因为它们不会对此产生影响，所以可为了增益误差测量而忽略它们。
在S2阶段(当S2为逻辑高电平并且S1为逻辑低电平时)，端子 VO+和端子VO-通常连接到虚拟地(例如运算放大器的输入端)，使得存储在电容器上的电荷可转移到要集成在Δ-Σ模拟回路电路403中的电路的其余部分。在该示例中，启用开关502并且禁用开关501和开关503。通过将开关502连接到相反的输入(与开关501相比)，对VI+/-输入执行另一次采样，与S2阶段中实现的电荷转移同步。这种额外的采样不会改变增益误差，但具有将采样电路的增益乘以2的效果，因此它提高了每个采样时间的采样和传输事件的信噪比。然后，S1阶段和S2阶段的总电荷由下式给出：
Qtot＝2*C*Σ(ek)*(VI+-VI-)。
在一个实施方案中，采样电路401可用于其中增益将为1而不是G的配置中，但是其中增益误差将基本上等于当增益为G时估计的增益误差，如图6所示。在一个实施方案中，可能不需要对采样电路401进行修改来实现增益为1但增益误差基本上等于增益为G时估计的增益误差的情况。相反，可如下文所述对开关505和开关506的控制的进行修改。
图7描述了根据本公开的实施方案的待施加到采样电路401的另一时序图。图7的该时序图可实现与图6的该时序图所实现的相同的增益误差，但是当施加到采样电路401时，图7的该时序图可用增益1来定义这个相同的增益误差。
在图7中，信号S1和信号S2与图6中的信号S1和信号S2相同。同时对采样事件进行计时。信号SGG+1...n也类似于图6，其中电容器对 CING+1...n在转换时段期间保持未被选择。由于这些信号是相同的，因此未在图7中示出它们。
图7的时序图可实现不同增益设置的增益误差，同时通过使用信号 SG1...G来仅使用增益1。在图7中，每次采样时，同时启用该SG1...G中的仅一个信号。如果所有电容器都匹配，则采样电路存储在每个相位上的电荷将等于Q＝C*(VI+-VI-)，从而导致增益为1。这与图6的时序图形成对比，其中存储的电荷为Q＝G*C*(VI+-VI-)。当电容器具有由CINk＝C*ek定义的失配时，每次采样时在电容器对CINk+/-上采样的电荷将为
Qk＝2*ek*C*(VI+-VI-)。
因子2来自于S1阶段和S2阶段实现的双采样。
在一定数量的OSR/G采样期间，启用信号SG1…G中的每个信号。这对 G和OSR施加了条件，其中OSR应该是G的倍数。控制电路402可被配置为限定OSR使得OSR是G的倍数。此外，数字滤波器206可被配置为利用OSR样本生成期望的抽取，其中OSR是G的倍数。
Δ-Σ模拟回路电路403可被配置为执行积分从而对每个样本求平均。因此，转换输出代码与转换时段期间采样的电荷的总和成比例。如果在 OSR/G采样期间选择了每个CINk，并且当选择给定的CINk时没有选择其他电容器，则可评估该平均电荷。这是在图7中的SG1...G的定时信号中完成的。此类平均电荷可表示为Q＝Σ{(每次采样期间的总电荷)/OSR}。如果在输入电容器上采样的总电荷(Qktot＝2*C*ek*(VI+-VI-))被替换为OSR/G样本，则结果可能是
Q＝2*C*(VI+-VI-)*Σ{(ek)/G}
鉴于该所得电荷，使用图7的时序图与理想增益1相比得出的的增益误差将等于
GERR＝Σ{(ek)/G-1}，
其等于通过将图6的时序图施加到采样电路401而计算出的增益误差，但其中图7的时序图使用增益1而不是图6中时序图所使用的增益G。
因此，图7的时序图可与差分输入处的信号一起使用，该差分输入与 VREF一样大。由于电压对于定义的输入电压范围来说太大，这可在没有因 ADC 203饱和而造成较大不准确性的情况下执行。当有效增益为1时，转换器的范围为[-VREF,+VREF]。因此，当+VREF施加到ADC 203的VIN输入，并且当通过控制块402在采样电路401上使用图7的时序图的控制信号时，增益误差与施加图6中时序图的控制信号时基本上相同。由图7的时序图得到的转换器代码输出等同于当ADC增益为G并且其输入为+FS (其可被定义为+VREF/G)时的转换器代码输出。然后可使用图7的时序图对增益G进行增益误差校准，而无需施加不同的输入电压，只要转换包括OSR采样并且OSR是G的倍数即可。
由于可针对任何给定增益G(只要G为OSR的约数)在ADC 203的输入端处施加VREF，并且由于图7的时序图在实现有效增益1的同时导致 ADC 203的增益误差，因此可对增益G1...Gm按任何给定顺序执行增益校准，而无需在ADC 203的输入端处增加稳定时间。因此，所有选定增益 G1...Gm的校准过程可能会更快。控制逻辑部件207可被配置为通过ADC 203的所有可用可选的增益设置G1...Gm进行迭代，以评估每个这样的增益设置的增益误差。
在图7的时序图中，可按任何顺序启用SG1...G信号。这可能是由采样电路401对存储的电荷进行求平均造成的。可使用任何此类顺序，只要对于每个给定的样本，SG1...G信号中仅有一个信号启用相应电容器的开关，而所有信号都禁用其他电容器的开关。而且，只要SG1...G信号中的每个信号为相同数量的样本(等于OSR/G)启用相应电容器的开关，就可使用任何此类顺序。采样顺序不会改变转换的有效增益，该增益保持等于1。
本公开的实施方案可能不需要除VREF之外的任何额外电压源来对不同增益值执行增益误差校准。本公开的实施方案可能不需要精确地生成 VREF。VREF被施加到Δ-Σ模拟环路电路403的两个输入端，因此确定增益误差的解决方案可以说是比率式的。而且，本公开的实施方案可能不需要精密电压源或设备来测量增益误差。本公开的实施方案可利用任何可用的噪声足够低的直流电压作为VREF。可能不需要像其他解决方案中用于测试增益误差的方法那样生成精确的VREF/G值。此外，由于VREF在校准期间用作VIN输入，因此可通过比率测量消除由VREF的生成引起的任何噪声或其他非理想因素。此外，无需等待转换之间的输入的稳定时间即可执行校准。
一旦确定了给定增益值的增益误差，ADC 203就可被配置为采取任何合适的校正动作。例如，ADC 203可被配置为将补偿信号选择性地施加到在正常操作阶段以给定增益值进行的未来测量中。
图8示出了根据本公开的实施方案的用于确定具有电容增益输入级的 ADC的比率增益误差的示例方法800。方法800可包括比图8所示的更多或更少的步骤。而且，方法800的各个步骤可省略、重复、并列执行、以不同顺序执行或递归执行。方法800可由图2至图5的元件使用图7所示的时序图来实现。具体地讲，方法800可由控制逻辑部件207直接或间接地执行。
在步骤805处，可确定是在正常阶段还是在校准阶段操作ADC。如果要在正常阶段操作该ADC，方法800可前进至步骤810。否则，方法800 可前进至步骤815。
在步骤810处，可确定将在ADC中使用的增益。可将增益施加到要转换为数字值的输入电压。施加增益后，输入电压可在由ADC的参考电压范围定义的范围内转换。ADC可基于输入电压输出数字代码。方法800可前进至步骤850。
在步骤815处，可确定ADC的不同可能增益设置。此外，ADC的参考电压可施加到ADC电压输入。
在步骤820处，可选择未测试的ADC增益设置进行测试。可确定将用于所选的ADC增益设置的一组电容器对。
在步骤825处，可启用电容器对的子集，例如单个电容器对。电容器对可被启用足够长的时间以捕获大量样本，该样本由采样周期除以增益来定义。当启用电容器对时，可禁用其他电容器。在采样周期结束时，可对结果进行积分。
在步骤830处，可确定是否存在来自步骤820中所确定的电容器对的集合中的额外的未采样电容器对。如果是，方法800可在例如步骤825处重复。否则，方法800可前进至步骤835。
在步骤835处，可根据所选的增益设置的积分结果来确定增益误差。在步骤840处，可为正常阶段中的未来操作设置增益的增益误差校正值。
在步骤845处，可确定是否存在未经测试的额外的增益设置。如果是，方法800可在例如步骤820处重复。否则，方法800可前进至步骤 850。
在步骤850处，可确定方法800是否要重复。方法800可基于任何合适的标准重复，例如其中实现了ADC的较大设备或系统是否已经命令 ADC继续操作或停止。如果方法800要重复，则方法800可在例如步骤 805处重复。否则，方法800可前进至步骤855。
已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其具体示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (8)

1.一种模数转换器(ADC)电路，所述ADC电路包括：
ADC电压输入端子；
ADC参考输入端子；
采样电路，所述采样电路包括：
采样电压输入端子；
采样电压输出端子；以及
多个电容器，所述多个电容器并联连接并被配置为选择性地启用或禁用，所述多个电容器布置在所述采样电压输入端子和所述采样电压输出端子之间；
多路复用器，所述多路复用器连接在所述ADC电压输入端子和所述采样电压输入端子之间以及所述ADC参考输入端子和所述采样电压输入端子之间；以及
控制逻辑部件，所述控制逻辑部件被配置为在校准操作阶段：
使所述多路复用器将所述ADC参考输入端子路由到所述采样电压输入端子；
确定要校准增益误差的所述ADC电路的给定增益值；
确定所述采样电路中要用于实现所述给定增益值的所述多个电容器的集合；
连续地启用所述多个电容器的所述集合中的电容器子集，
以在所述采样电压输入端子处对所述ADC参考输入端子的电压进行采样，同时禁用所述多个电容器的所述集合中的剩余电容器，直到所述多个电容器的所述集合中的所有电容器已被启用；
确定在启用所述多个电容器的所述集合中的所有电容器之后产生的输出代码；以及
从所述输出代码确定所述ADC电路的所述给定增益值的增益误差；
其中所述控制逻辑部件被进一步配置为基于所述ADC电路的所述给定增益值的所述增益误差采取校正动作。
2.根据权利要求1所述的ADC电路，其中启用所述多个电容器的集合中的每个子集被配置为将所述ADC电路设置为执行增益1。
3.根据权利要求1至2中任一项所述的ADC电路，其中针对相同数量的样本启用所述多个电容器的所述集合的每个子集。
4.根据权利要求1至3中任一项所述的ADC电路，其中所述控制逻辑部件被进一步配置为在所述校准操作阶段：
确定要校准增益误差的所述ADC电路的另一增益值；
确定所述采样电路中要用于实现另一增益值的所述多个电容器的另一集合；
连续地启用所述多个电容器的所述另一集合中的电容器子集以在所述采样电压输入端子处对所述ADC参考输入端子的电压进行采样，同时禁用所述多个电容器的所述另一集合中的剩余电容器，直到所述多个电容器的所述另一集合中的所有电容器已被启用；
确定在启用所述多个电容器的所述另一集合中的所有电容器之后产生的另一输出代码；以及
从所述另一输出代码确定所述ADC电路的所述另一增益值的增益误差。
5.根据权利要求1至4中任一项所述的ADC电路，其中所述控制逻辑部件被进一步配置为：
在所述采样电压输入端子处对所述ADC参考输入端子的电压进行采样，以获得给定数量的样本；以及
对所述多个电容器的所述集合中的每个子集进行采样，以获得所述给定数量的样本的子集，所述给定数量的样本的所述子集等于所述给定数量的样本除以所述给定增益值。
6.根据权利要求5所述的ADC电路，其中所述给定数量的样本除以所述给定增益值的得数没有余数。
7.一种系统，所述系统包括：
ADC电路，所述ADC电路为根据权利要求1至6所述的ADC电路中的任一电路；
输入电压，所述输入电压连接到所述ADC电路的所述ADC电压输入端子，所述ADC电路被配置为将所述输入电压转换为所述输出代码；以及
参考电压源，所述参考电压源连接到所述ADC电路的所述ADC参考输入端子，所述ADC电路被配置为根据由所述参考电压源限定的范围来转换所述输入电压。
8.一种方法，所述方法包括根据权利要求1至7中任一项所述配置的系统或ADC电路的操作。
CN202080037666.8A 2019-05-24 2020-05-22 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案 Pending CN113875159A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962852544P 2019-05-24 2019-05-24
US62/852,544 2019-05-24
US16/879,917 US11057047B2 (en) 2019-05-24 2020-05-21 Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages
US16/879,917 2020-05-21
PCT/US2020/034131 WO2020242908A1 (en) 2019-05-24 2020-05-22 Ratiometric gain error calibration schemes for delta-sigma adcs with capacitive gain input stages

Publications (1)

Publication Number Publication Date
CN113875159A true CN113875159A (zh) 2021-12-31

Family

ID=73456265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037666.8A Pending CN113875159A (zh) 2019-05-24 2020-05-22 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案

Country Status (4)

Country Link
US (1) US11057047B2 (zh)
CN (1) CN113875159A (zh)
DE (1) DE112020002543T5 (zh)
WO (1) WO2020242908A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3817234A1 (en) * 2019-10-28 2021-05-05 Nxp B.V. A sigma delta modulator, integrated circuit and method therefor
CN113114242B (zh) * 2021-03-22 2023-03-24 广西电网有限责任公司电力科学研究院 一种自动校准adc多路采样增益的系统及方法
US12101097B2 (en) * 2021-12-06 2024-09-24 Cirrus Logic Inc. Coulomb counter circuitry

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745060A (en) 1996-02-12 1998-04-28 Analog Devices, Inc. Gain calibration circuitry for an analog to digital converter
US6509852B1 (en) * 2001-08-03 2003-01-21 Texas Instruments Incorporated Apparatus and method for gain calibration technique for analog-to-digital converter
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US8223053B2 (en) 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
US9325336B2 (en) * 2014-08-29 2016-04-26 Broadcom Corporation Gain calibration of ADC residue amplifiers
US9584150B2 (en) * 2015-07-07 2017-02-28 Infineon Technologies Ag Gain calibration for ADC with external reference
TWI677194B (zh) * 2018-10-26 2019-11-11 瑞昱半導體股份有限公司 用於類比數位轉換器殘餘放大器的增益校準裝置及方法

Also Published As

Publication number Publication date
US20200373938A1 (en) 2020-11-26
US11057047B2 (en) 2021-07-06
DE112020002543T5 (de) 2022-02-24
WO2020242908A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US7405682B2 (en) Delta-sigma analog digital converter with offset compensation
US10637495B2 (en) SAR ADCs with dedicated reference capacitor for each bit capacitor
US9748969B1 (en) Method of operation for an oversampled data converter
KR101068070B1 (ko) Ａ/ｄ 변환기 및 ａ/ｄ 변환 방법
US7880650B2 (en) Method and apparatus for testing data converter
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
CN113875159A (zh) 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
US8497790B1 (en) Gain calibration
CN107994903B (zh) 模数转换电路及流水线模数转换器
US11031949B2 (en) Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
US20200083901A1 (en) Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
US20210218411A1 (en) Successive approximation register (sar) analog to digital converter (adc)
US6111529A (en) Accurate gain calibration of analog to digital converters
CN111294048A (zh) 双重转换模数转换器中的级间增益校准
EP4109759A1 (en) Error-feedback sar adc
US11057048B2 (en) Ratiometric gain error calibration schemes for delta-sigma ADCs with programmable gain amplifier input stages
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
US11424754B1 (en) Noise-shaping analog-to-digital converter
US6522276B2 (en) System of DAC correction for a ΔΣ modulator
US11626885B1 (en) Gain programmability techniques for delta-sigma analog-to-digital converter
US11515858B2 (en) Time constant calibration circuit and method
Saeed et al. Design of a high precision CMOS programmable gain and data rate delta sigma ADC
CN114070311B (zh) 模数转换电路及流水线模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination