TWI677194B - 用於類比數位轉換器殘餘放大器的增益校準裝置及方法 - Google Patents

用於類比數位轉換器殘餘放大器的增益校準裝置及方法 Download PDF

Info

Publication number
TWI677194B
TWI677194B TW107138016A TW107138016A TWI677194B TW I677194 B TWI677194 B TW I677194B TW 107138016 A TW107138016 A TW 107138016A TW 107138016 A TW107138016 A TW 107138016A TW I677194 B TWI677194 B TW I677194B
Authority
TW
Taiwan
Prior art keywords
signal
adc
correction
analog
comparators
Prior art date
Application number
TW107138016A
Other languages
English (en)
Other versions
TW202017323A (zh
Inventor
李紀穎
Chi Ying Lee
Original Assignee
瑞昱半導體股份有限公司
Realtek Semiconductor Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司, Realtek Semiconductor Corp. filed Critical 瑞昱半導體股份有限公司
Priority to TW107138016A priority Critical patent/TWI677194B/zh
Priority to US16/504,380 priority patent/US10826516B2/en
Application granted granted Critical
Publication of TWI677194B publication Critical patent/TWI677194B/zh
Publication of TW202017323A publication Critical patent/TW202017323A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Abstract

本發明公開一種用於ADC殘餘放大器的增益校準裝置，裝置包括DAC以及快閃ADC。DAC經配置以將數位訊號轉換為類比訊號，DAC包括校正模組，用於在ADC殘餘放大器的增益校正中使用。快閃ADC經配置以產生數位訊號，快閃ADC包括多個比較器，其中多個比較器的總數量與快閃ADC的輸出位元的數量相等，且比較器經配置為非均勻分佈在輸入範圍內。

Description

用於類比數位轉換器殘餘放大器的增益校準裝置及方法
本發明涉及一種類比數位轉換器的架構以及用於類比數位轉換器(ADC)殘餘放大器的增益校準裝置及方法。
管線式類比數位轉換器可包括多個類比數位轉換器級，其中，每一級包括採樣保持電路、快閃類比數位轉換器(Flash ADC)、數位類比轉換器、加法器及殘餘放大器。殘餘放大器的增益可能不準確，需要進行校正。現有管線式類比數位轉換器在DAC前方加入了與輸入訊號無關但與殘餘放大器的輸出相關的校正訊號，以估測殘餘放大器的增益。
快閃ADC包括多個比較器。其中，各比較器對應於一臨界電壓，相鄰兩比較器的臨界電壓之間的電壓區間稱為子範圍。由於比較器的臨界電壓並非完全精準的，在子範圍的上下兩側設有超範圍區間，以彌補比較器的臨界電壓的偏移。
雖然有超範圍區間，然而，若輸入訊號接近虛設子範圍的邊緣，將輸入訊號減去校正訊號可能導致進入超範圍區間，由於在超範圍區間中，殘餘放大器的非線性度較高，而這將會對ADC的性能造成損害。此外，更少的超範圍區間雖可用於補償快閃ADC的比較器的偏移，但卻會對晶片面積的大小以及比較器的功率變化造成更多限制。
故，如何通過電路設計的改良，來改善殘餘放大器的輸出線性度，同時避免殘餘放大器的增益校正過程中的超範圍問題，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種用於類比數位轉換器(ADC)殘餘放大器的增益校準裝置及方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種類比數位轉換器(ADC)架構，裝置包括數位類比轉換器(Digital to Analog Converter,DAC)以及快閃類比數位轉換器(Analog to Digital Converter,ADC)。DAC經配置以將數位訊號轉換為類比訊號。快閃ADC經配置以產生數位訊號，快閃ADC包括多個比較器，其中多個比較器的總數量與快閃ADC的輸出位元的數量相等，比較器經配置為非均勻分布，在輸入範圍內提供不均等分布臨界電壓。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種用於類比數位轉換器(ADC)殘餘放大器的增益校準方法，其包括：配置快閃類比數位轉換器(Analog to Digital Converter,ADC)以產生數位訊號，其中快閃ADC包括多個比較器，且多個比較器的總數量與快閃ADC的輸出位元的數量相等；比較器經配置為非均勻分佈，在輸入範圍內提供不均等分布臨界電壓；配置數位類比轉換器(Digital to Analog Converter,DAC)以將數位訊號轉換為類比訊號；配置DAC包括的校正模組，針對訊號落入特定較小的子範圍時配合校正訊號，以進行對ADC殘餘放大器的增益校正。
本發明的其中一有益效果在於乘法型DAC(MDAC)輸出的虛設範圍(nominal range)於特定較小的子範圍時較小，當輸入訊號落 入此子範圍時，輸出訊號有較好的線性度。
本發明的另一有益效果在於，本發明所提供的用於類比數位轉換器殘餘放大器的增益校準裝置及方法，可通過設置較小的子範圍，提供不均等分布的臨界電壓，以用於增益校正，並且在進行增益校準時，可避免減少殘餘放大器的動態範圍。
本發明的另一有益效果在於，本發明所提供的用於類比數位轉換器殘餘放大器的增益校準裝置及方法，可依據需求而僅縮小某特定子範圍。從而避免不必要的增加比較器的數量。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
100‧‧‧取樣保持電路
102‧‧‧ADC
104‧‧‧DAC
1040‧‧‧校正模組
1042‧‧‧DAC
1044‧‧‧加法器
1046‧‧‧開關區塊
106‧‧‧減法器
108‧‧‧殘餘放大器
110‧‧‧比較器區塊
112‧‧‧驅動器區塊
114‧‧‧子範圍
A1、A2、A3、A1a及A2a‧‧‧前置放大器
C1、C2、C3、C4、C5‧‧‧比較器
Ccal‧‧‧校正電容
Csub‧‧‧子範圍電容
Vth1、Vth2、Vth3、Vth4、Vth5‧‧‧臨界電壓
Vref‧‧‧參考電壓
Vind‧‧‧數位輸入訊號
Vi‧‧‧輸入訊號
Vgnd‧‧‧接地電位
Φ1、Φ2‧‧‧相位
R‧‧‧校正訊號
S1、S2、S3‧‧‧開關
圖1為本發明實施例的管線式類比數位轉換器的架構圖。
圖2為本發明實施例的快閃ADC的電路圖。
圖3為本發明實施例的單級子電路輸入輸出轉移曲線圖。
圖4為本發明實施例的DAC架構圖。
圖5為本發明實施例的DAC的電路圖。
圖6為本發明實施例的單級子電路注入校正訊號的輸入輸出轉移曲線圖。
圖7為本發明實施例的用於類比數位轉換器殘餘放大器的增益校準方法的流程圖。
以下是通過特定的具體實施例來說明本發明所公開有關“用於類比數位轉換器(ADC)殘餘放大器的增益校準裝置及方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施 行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
參閱圖1所示，圖1為本發明實施例的管線式類比數位轉換器的架構圖。本發明實施例提供一種管線式類比數位轉換器1，其每一級的電路架構都是相同的，其中，各級子電路包含：取樣保持電路(S/H Circuit)100、快閃類比數位轉換器(Analog to Digital Converter,ADC)102、數位類比轉換器(Digital to Analog Converter,DAC)104、減法器106及殘餘放大器108。在設計管線式類比數位轉換器上，可以增加級數以減少每一級的解析度需求，因此在每一級的電路上，可容許的誤差可以較為寬鬆，所以在比較器的設計上，精確度的需求可以大幅度降低，進而減少比較器的功率消耗以及晶片的面積。
當輸入訊號經過取樣保持電路100時，取樣保持電路100對輸入訊號進行取樣而產生取樣訊號，快閃ADC 102會轉換取樣保持電路100保持住的取樣訊號的電壓值，並依據解出的數位碼對應產生一數位訊號，並輸入DAC 104。DAC 104用於將此數位訊號轉換為類比訊號，經由減法器106將取樣保持電路100保持住的取樣訊號與DAC 104轉換的類比訊號進行相減，得到殘餘訊號，通過殘餘放大器108放大後再送往下一級電路進行轉換。
快閃ADC包括含有多個比較器的一比較器區塊。其中，多個比較器由驅動器區塊中的多個前置放大器所驅動，各比較器對應於一臨界電壓，相鄰兩比較器的臨界電壓之間的電壓區間稱為虛設子範圍。由於比較器的臨界電壓並非完全精準的，在虛設子範圍的上下兩側設有超範圍區間，以彌補比較器的臨界電壓的偏移。可針對輸入訊號的電壓位準設置規範，使其保持在虛設子範圍中且不進入超範圍區間。然而，使用上述類比校正方式可能將輸入訊號推移至虛設子範圍下方的超範圍區間。例如，若輸入訊號接近虛設子範圍的邊緣，將輸入訊號減去校正訊號可能導致進入超範圍區間，由於在超範圍區間中，殘餘放大器的非線性度較高，而這將會對ADC的性能造成損害。此外，更少的超範圍區間雖可用於補償快閃ADC的比較器的偏移，但卻會對晶片面積的大小以及比較器的功率變化造成更多限制。
請參照圖2，圖2為本發明實施例的快閃ADC的電路圖。如圖所示，本發明的快閃ADC 102包括比較器區塊110。快閃ADC 102用於產生數位訊號以提供給DAC 104，比較器區塊110包括多個多個比較器，如比較器C1、C2、C3、C4及C5。在一些實施例中，本發明的快閃ADC 102可包括驅動器區塊112，該等比較器由驅動器區塊112的多個前置放大器A1、A2、A3及A4所驅動，前置放大器的功用是要將輸入訊號和參考電壓之間的差值放大，再由後級的比較器把類比差值訊號拉開成高低準位分明的數位訊號，但並非必須包括此驅動器區塊112。其中，比較器C1、C2、C3、C4及C5分別對應於臨界電壓Vth1、Vth2、Vth3、Vth4及Vth5，臨界電壓Vth1到Vth5的區間為子範圍114。其中，多個比較器C1、C2、C3、C4及C5為非均勻分佈比較器而在輸入範圍內提供不均等分布的臨界電壓，並且總數量與快閃ADC的輸出位元的數量相等。
更詳細而言，比較器C1至比較器C5所提供臨界電壓Vth1 至Vth5的範圍，可用於增益校正。在2位元級子電路中，對於增益為2的殘餘放大器108而言，在此子範圍中，電壓區間為Vref，這使得在進行增益校準時，可避免減少殘餘放大器108的動態範圍。
詳細而言，對於快閃ADC 102來說，可依據需求而僅在某些特定子範圍中設置額外的比較器，從而可避免不必要的增加比較器的數量。通常而言，以應用於OFDM系統中作為舉例，訊號集中在輸入電壓為0之附近，因此，可考慮將比較器集中在輸入電壓為0的區域附近。換言之，虛設子範圍114可包括電壓零點，較佳者，臨界電壓Vth1、Vth2、Vth3、Vth4及Vth5可分別為-0.5Vref、-0.25Vref、0、0.25Vref及0.5Vref。如圖3所示，圖3為本發明實施例的單級子電路輸入輸出轉移曲線圖。
請進一步參閱圖4及圖5，其分別為本發明實施例的DAC架構圖及DAC的電路圖。如圖所示，DAC 104及其校正模組1040可由一乘法型數位類比轉換器(Multiply DAC)來實現，並且校正模組1040係用於進行背景校正，是藉由將一校正訊號R經由加法器1044輸入至DAC 1042。其中，校正訊號R的輸入是藉由一虛設隨機序列(pseudo-random noise sequence)來控制，且當該輸入訊號的一振幅位於子範圍114內時，允許校正訊號R的輸入。
在本實施例中，DAC 104是可以接受外部參考信號(例如，Vref)的乘法型DAC(MDAC)。DAC 104可以是包括開關區塊1046的開關電容器MDAC，開關區塊1046可以在時脈訊號的兩個相位Φ1及Φ2以及子範圍電容Csub上操作。
在本實施例中，在時脈訊號的第一相位Φ1，開關S1閉合，而開關S2及S3斷開，而使數位輸入訊號Vind對子範圍電容Csub充電。在時脈訊號的第二相位Φ2，開關S1斷開，而開關S2或S3導通，子範圍電容Csub上的電荷傳輸到下一級電路，如減法器106。
此外，校正模組1040包括如圖所示的校正電容Ccal，其形成一校正迴路，用於殘餘放大器108的增益誤差的類比校正。殘餘放大器108的增益誤差的校正對於提高殘餘放大器120的功率效率極為重要，通過開關區塊1046的開關將校正電容Ccal耦合到參考電壓Vref，可以將校正訊號注入到電容器Ccal中。在一或多個範例中，校正訊號的注入可以由虛設隨機序列(pseudo-random noise sequence)來控制。為了準確地執行增益校正，並加速校正迴路的運作，可以為校正電容Ccal的電容選擇相對大的值。校正電容Ccal的電容的適當值可為子範圍電容Csub的電容的二分之一，並且子範圍電容Csub符合上述虛設子範圍的大小，亦即，0.5倍的參考電壓Vref。
請進一步參照圖6，圖6為本發明實施例的單級子電路注入校正訊號的輸入輸出轉移曲線圖。類似的，在殘餘放大器108增益為2的2位元級子電路中，對於殘餘放大器108進行增益校準的細節進行說明。當比較器判斷訊號落於於子範圍114中，在DAC 1042前方注入校正信號R={-0.25,+0.25}。輸入輸出轉移曲線由圖3進一步變為圖6，其中，比較器偏移的超範圍仍為0.5Vref。換言之，當輸入訊號Vi落入整個區域[-0.5Vref,0.5Vref]時可以執行校正。
以下將根據附圖詳細說明本發明的用於類比數位轉換器殘餘放大器的增益校準方法。在本實施例中，用於類比數位轉換器殘餘放大器的增益校準方法可適用於前述實施例，但不限於此，在所屬領域具有通常知識者能設想的方式或各種可能性下，本實施例提供的方法亦可適用於上文中所描述的任何實施方式。
參閱圖7所示，圖7為本發明實施例的用於類比數位轉換器殘餘放大器的增益校準方法的流程圖。如圖所示，本實施例的用於類比數位轉換器殘餘放大器的增益校準方法包括以下步驟：
步驟S100：配置快閃ADC以產生數位訊號，其中快閃ADC 包括多個比較器，且比較器的總數量與該快閃ADC的輸出位元的數量相等。
步驟S102：在適當子範圍中配置較多的比較器，如前述實施例所述，輸入訊號落入此子範圍時進行增益校正。
步驟S103：配置數位類比轉換器(Digital to Analog Converter,DAC)以將該數位訊號轉換為類比訊號。
步驟S104：配置該DAC包括的校正模組，以進行對ADC殘餘放大器的增益校正。這使得在進行增益校準時，可避免減少殘餘放大器的動態範圍。
此外，亦可依據需求而僅在某些特定子範圍中設置額外的比較器，例如，以應用於OFDM系統中作為舉例，訊號集中在輸入電壓為0之附近，因此可考慮在輸入電壓為0的附近的子範圍增加比較器。換言之，子範圍可包括電壓零點，從而可避免不必要的增加比較器的數量。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的用於類比數位轉換器殘餘放大器的增益校準裝置及方法，在輸入範圍內提供不均等分布的臨界電壓，以選擇子範圍較小的區間用於增益校正，並且在進行增益校準時，可避免減少殘餘放大器的動態範圍。其中，乘法型DAC(MDAC)輸出的虛設範圍(nominal range)於特定較小的子範圍時較小，當輸入訊號落入此子範圍時，輸出訊號有較好的線性度。
本發明的另一有益效果在於，本發明所提供的用於類比數位轉換器殘餘放大器的增益校準裝置及方法，可依據需求而縮小某些特定子範圍。從而可避免不必要的增加比較器的數量。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (9)

  1. 一種用於類比數位轉換器(ADC)殘餘放大器的增益校準裝置，該裝置包括：一數位類比轉換器(Digital to Analog Converter,DAC)，經配置以將一數位訊號轉換為類比訊號，該DAC包括一校正模組，用於在該ADC殘餘放大器的增益校正中使用；以及一快閃類比數位轉換器(Analog to Digital Converter,ADC)，經配置以產生該數位訊號，該快閃ADC包括多個比較器，其中多個該比較器的總數量與該快閃ADC的輸出位元的數量相等，且其中多個該比較器為非均勻分佈比較器而在一輸入範圍提供不均等分佈的多個臨界電壓，其中該校正模組包括一校正電容，經配置以在一校正區間內以一參考電壓充電，其中該校正電容經配置以被充電至等於該輸入範圍的二分之一的電位，且其中由該額外比較器提供的該臨界電壓被設定來避免該ADC殘餘放大器的一動態範圍上的一校正訊號的負面效應。
  2. 如請求項1所述的增益校準裝置，其中該快閃ADC經配置以藉由將一輸入訊號的一取樣訊號進行數位轉換以產生該數位訊號。
  3. 如請求項2所述的增益校準裝置，更包括一管線式類比數位轉換器的一級的一部分，該管線式ADC包括該ADC殘餘放大器，經配置以放大一殘餘訊號。
  4. 如請求項3所述的增益校準裝置，其中該殘餘訊號係藉由將該類比訊號從該輸入訊號的該取樣訊號中減去而產生。
  5. 如請求項2所述的增益校準裝置，其中該輸入範圍包括該輸入訊號的一零點電壓。
  6. 如請求項1所述的增益校準裝置，其中該DAC包括一乘法型數位至類比轉換器。
  7. 如請求項1所述的增益校準裝置，其中該ADC的該增益校正包括一背景校正，其中該背景校正是藉由將一校正訊號輸入至該DAC。
  8. 如請求項7所述的增益校準裝置，其中該校正訊號的輸入是藉由一虛設隨機序列(pseudo-random noise sequence)來控制。
  9. 一種用於類比數位轉換器(ADC)殘餘放大器的增益校準方法，其包括：配置一快閃類比數位轉換器(Analog to Digital Converter,ADC)以產生一數位訊號，其中該快閃ADC包括多個比較器，且多個該比較器的總數量與該快閃ADC的輸出位元的數量相等；配置多個該比較器以在一輸入範圍內提供多個臨界電壓，其中多個該比較器為非均勻分佈比較器而在該輸入範圍提供不均等分佈的多個該臨界電壓；配置一數位類比轉換器(Digital to Analog Converter,DAC)以將該數位訊號轉換為一類比訊號；配置該DAC包括的一校正模組，以進行對該ADC殘餘放大器的增益校正，其中該校正模組包括一校正電容；在一校正區間內以一參考電壓對該校正電容充電；將該校正電容以充電至等於該輸入範圍的二分之一的電位，其中由該額外比較器提供的該臨界電壓被設定來避免該ADC殘餘放大器的一動態範圍上的一校正訊號的負面效應。
TW107138016A 2018-10-26 2018-10-26 用於類比數位轉換器殘餘放大器的增益校準裝置及方法 TWI677194B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107138016A TWI677194B (zh) 2018-10-26 2018-10-26 用於類比數位轉換器殘餘放大器的增益校準裝置及方法
US16/504,380 US10826516B2 (en) 2018-10-26 2019-07-08 Gain calibration device and method for residue amplifier of pipeline analog to digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107138016A TWI677194B (zh) 2018-10-26 2018-10-26 用於類比數位轉換器殘餘放大器的增益校準裝置及方法

Publications (2)

Publication Number Publication Date
TWI677194B true TWI677194B (zh) 2019-11-11
TW202017323A TW202017323A (zh) 2020-05-01

Family

ID=69189108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138016A TWI677194B (zh) 2018-10-26 2018-10-26 用於類比數位轉換器殘餘放大器的增益校準裝置及方法

Country Status (2)

Country Link
US (1) US10826516B2 (zh)
TW (1) TWI677194B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176314A (ja) * 2018-03-28 2019-10-10 株式会社オートネットワーク技術研究所 Ａｄ変換器の補正装置及びａｄ変換装置
US11057047B2 (en) * 2019-05-24 2021-07-06 Microchip Technology Incorporated Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages
US11233522B2 (en) * 2020-05-28 2022-01-25 Semiconductor Components Industries, Llc High-speed successive approximation analog-to-digital converter with improved mismatch tolerance
US11018684B1 (en) * 2020-08-27 2021-05-25 Nxp B.V. Hybrid pipeline analog-to-digital converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498577B1 (en) * 2002-01-16 2002-12-24 Infineon Technologies Ag Piecewise-linear, non-uniform ADC
US9438260B1 (en) * 2015-03-31 2016-09-06 Renesas Electronics Corporation Semiconductor apparatus and calibration method for analog to digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023358A1 (de) * 2005-05-20 2006-11-23 Robert Bosch Gmbh Vorrichtung zur Erfassung der Batteriespannung in Motorsteuergeräten
US9124286B1 (en) * 2014-02-18 2015-09-01 Integrated Device Technology, Inc. Protection for analog to digital converters
US9325336B2 (en) * 2014-08-29 2016-04-26 Broadcom Corporation Gain calibration of ADC residue amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498577B1 (en) * 2002-01-16 2002-12-24 Infineon Technologies Ag Piecewise-linear, non-uniform ADC
US9438260B1 (en) * 2015-03-31 2016-09-06 Renesas Electronics Corporation Semiconductor apparatus and calibration method for analog to digital converter

Also Published As

Publication number Publication date
TW202017323A (zh) 2020-05-01
US10826516B2 (en) 2020-11-03
US20200136633A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI677194B (zh) 用於類比數位轉換器殘餘放大器的增益校準裝置及方法
US8957794B2 (en) A/D converter and method for calibrating the same
JP5558566B2 (ja) Ａ／ｄ変換器及びアナログ入力信号をデジタル出力に変換するための方法
US8779963B1 (en) Reconfigurable multiple-path pipeline ADC architecture incorporating multiple-input signal-averaging MDAC
US7551115B2 (en) Systems and methods for pipelined analog to digital conversion
US8427355B2 (en) Time-interleaved pipelined-SAR analog to digital converter with low power consumption
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
US8723706B1 (en) Multi-step ADC with sub-ADC calibration
US8830099B1 (en) MDAC with differential current cancellation
US8248289B2 (en) Power and area efficient interleaved ADC
CN104426549B (zh) 具有子adc校准的多步式adc
US7839318B2 (en) Current mode pipelined analog-to-digital converter
US8164497B2 (en) Pipeline analog-to-digital converter
US10886933B1 (en) Analog-to-digital converter
TW202005288A (zh) 流水線類比數位轉換器
TWI431946B (zh) 切換式電容電路及管路式類比至數位轉換器
US7570191B2 (en) Methods and systems for designing high resolution analog to digital converters
US6317070B1 (en) Floating-point analog-to-digital converter
CN111147077B (zh) 用于模拟数字转换器残余放大器的增益校准装置及方法
US8957801B2 (en) Method and system for flash type analog to digital converter
US6750799B1 (en) A/D conversion technique using digital averages
Grace et al. A modular architecture for the semi-automatic design and layout of pipelined ADC arrays
KR20190115524A (ko) 서브레인징 축차 비교형 아날로그 디지털 변환기
Puxia et al. A background interstage gain calibration for a 16-bit pipelined adc
Abozeid et al. 8-bit 22nW SAR ADC using output offset cancellation technique