CN111147077B - 用于模拟数字转换器残余放大器的增益校准装置及方法 - Google Patents

Abstract

本发明涉及用于模拟数字转换器残余放大器的增益校准装置及方法。本发明公开一种用于ADC残余放大器的增益校准装置，装置包括DAC以及快闪ADC。DAC经配置以将数字信号转换为模拟信号，DAC包括校正模块，用于在ADC残余放大器的增益校正中使用。快闪ADC经配置以产生数字信号，快闪ADC包括多个比较器，其中多个比较器的总数量与快闪ADC的输出位元的数量相等，且比较器经配置为非均匀分布在输入范围内。

Description

用于模拟数字转换器残余放大器的增益校准装置及方法

技术领域

本发明涉及一种模拟数字转换器的架构以及用于模拟数字转换器(ADC)残余放大器的增益校准装置及方法。

背景技术

管线式模拟数字转换器可包括多个模拟数字转换器级，其中，每一级包括采样保持电路、快闪模拟数字转换器(Flash ADC)、数字模拟转换器、加法器及残余放大器。残余放大器的增益可能不准确，需要进行校正。现有管线式模拟数字转换器在DAC前方加入了与输入信号无关但与残余放大器的输出相关的校正信号，以估测残余放大器的增益。

快闪ADC包括多个比较器。其中，各比较器对应于一临界电压，相邻两比较器的临界电压之间的电压区间称为子范围。由于比较器的临界电压并非完全精准的，在子范围的上下两侧设有超范围区间，以弥补比较器的临界电压的偏移。

虽然有超范围区间，然而，若输入信号接近虚设子范围的边缘，将输入信号减去校正信号可能导致进入超范围区间，由于在超范围区间中，残余放大器的非线性度较高，而这将会对ADC的性能造成损害。此外，更少的超范围区间虽可用于补偿快闪ADC的比较器的偏移，但却会对晶片面积的大小以及比较器的功率变化造成更多限制。

因此，如何通过电路设计的改良，来改善残余放大器的输出线性度，同时避免残余放大器的增益校正过程中的超范围问题，已成为该项事业所要解决的重要课题之一。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一种用于模拟数字转换器(ADC)残余放大器的增益校准装置及方法。

为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种模拟数字转换器(ADC)架构，装置包括数字模拟转换器(Digital to Analog Converter，DAC)以及快闪模拟数字转换器(Analog to Digital Converter，ADC)。DAC经配置以将数字信号转换为模拟信号。快闪ADC经配置以产生数字信号，快闪ADC包括多个比较器，其中多个比较器的总数量与快闪ADC的输出位元的数量相等，比较器经配置为非均匀分布，在输入范围内提供不均等分布临界电压。

为了解决上述的技术问题，本发明所采用的另外一技术方案是，提供一种用于模拟数字转换器(ADC)残余放大器的增益校准方法，其包括：配置快闪模拟数字转换器(Analog to Digital Converter，ADC)以产生数字信号，其中快闪ADC包括多个比较器，且多个比较器的总数量与快闪ADC的输出位元的数量相等；比较器经配置为非均匀分布，在输入范围内提供不均等分布临界电压；配置数字模拟转换器(Digital to AnalogConverter，DAC)以将数字信号转换为模拟信号；配置DAC包括的校正模块，针对信号落入特定较小的子范围时配合校正信号，以进行对ADC残余放大器的增益校正。

本发明的其中一有益效果在于乘法型DAC(MDAC)输出的虚设范围(nominalrange)于特定较小的子范围时较小，当输入信号落入此子范围时，输出信号有较好的线性度。

本发明的另一有益效果在于，本发明所提供的用于模拟数字转换器残余放大器的增益校准装置及方法，可通过设置较小的子范围，提供不均等分布的临界电压，以用于增益校正，并且在进行增益校准时，可避免减少残余放大器的动态范围。

本发明的另一有益效果在于，本发明所提供的用于模拟数字转换器残余放大器的增益校准装置及方法，可依据需求而仅缩小某特定子范围。从而避免不必要的增加比较器的数量。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明实施例的管线式模拟数字转换器的架构图。

图2为本发明实施例的快闪ADC的电路图。

图3为本发明实施例的单级子电路输入输出转移曲线图。

图4为本发明实施例的DAC架构图。

图5为本发明实施例的DAC的电路图。

图6为本发明实施例的单级子电路注入校正信号的输入输出转移曲线图。

图7为本发明实施例的用于模拟数字转换器残余放大器的增益校准方法的流程图。

具体实施方式

以下是通过特定的具体实施例来说明本发明所公开有关“用于模拟数字转换器(ADC)残余放大器的增益校准装置及方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。

应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

参阅图1所示，图1为本发明实施例的管线式模拟数字转换器的架构图。本发明实施例提供一种管线式模拟数字转换器1，其每一级的电路架构都是相同的，其中，各级子电路包含：取样保持电路(S/H Circuit)100、快闪模拟数字转换器(Analog to DigitalConverter，ADC)102、数字模拟转换器(Digital to Analog Converter，DAC)104、减法器106及残余放大器108。在设计管线式模拟数字转换器上，可以增加级数以减少每一级的解析度需求，因此在每一级的电路上，可容许的误差可以较为宽松，所以在比较器的设计上，精确度的需求可以大幅度降低，进而减少比较器的功率消耗以及晶片的面积。

当输入信号经过取样保持电路100时，取样保持电路100对输入信号进行取样而产生取样信号，快闪ADC 102会转换取样保持电路100保持住的取样信号的电压值，并依据解出的数字码对应产生一数字信号，并输入DAC 104。DAC 104用于将此数字信号转换为模拟信号，经由减法器106将取样保持电路100保持住的取样信号与DAC 104转换的模拟信号进行相减，得到残余信号，通过残余放大器108放大后再送往下一级电路进行转换。

快闪ADC包括含有多个比较器的一比较器区块。其中，多个比较器由驱动器区块中的多个前置放大器所驱动，各比较器对应于一临界电压，相邻两比较器的临界电压之间的电压区间称为虚设子范围。由于比较器的临界电压并非完全精准的，在虚设子范围的上下两侧设有超范围区间，以弥补比较器的临界电压的偏移。可针对输入信号的电压位准设置规范，使其保持在虚设子范围中且不进入超范围区间。然而，使用上述模拟校正方式可能将输入信号推移至虚设子范围下方的超范围区间。例如，若输入信号接近虚设子范围的边缘，将输入信号减去校正信号可能导致进入超范围区间，由于在超范围区间中，残余放大器的非线性度较高，而这将会对ADC的性能造成损害。此外，更少的超范围区间虽可用于补偿快闪ADC的比较器的偏移，但却会对晶片面积的大小以及比较器的功率变化造成更多限制。

请参照图2，图2为本发明实施例的快闪ADC的电路图。如图所示，本发明的快闪ADC102包括比较器区块110。快闪ADC 102用于产生数字信号以提供给DAC 104，比较器区块110包括多个比较器，如比较器C1、C2、C3、C4及C5。在一些实施例中，本发明的快闪ADC 102可包括驱动器区块112，这类比较器由驱动器区块112的多个前置放大器A1、A2、A3及A4所驱动，前置放大器的功用是要将输入信号和参考电压之间的差值放大，再由后级的比较器把模拟差值信号拉开成高低准位分明的数字信号，但并非必须包括此驱动器区块112。其中，比较器C1、C2、C3、C4及C5分别对应于临界电压Vth1、Vth2、Vth3、Vth4及Vth5，临界电压Vth1到Vth5的区间为子范围114。其中，多个比较器C1、C2、C3、C4及C5为非均匀分布比较器而在输入范围内提供不均等分布的临界电压，并且总数量与快闪ADC的输出位元的数量相等。

更详细而言，比较器C1至比较器C5所提供临界电压Vth1至Vth5的范围，可用于增益校正。在2位元级子电路中，对于增益为2的残余放大器108而言，在此子范围中，电压区间为Vref，这使得在进行增益校准时，可避免减少残余放大器108的动态范围。

详细而言，对于快闪ADC 102来说，可依据需求而仅在某些特定子范围中设置额外的比较器，从而可避免不必要的增加比较器的数量。通常而言，以应用于OFDM系统中作为举例，信号集中在输入电压为0之附近，因此，可考虑将比较器集中在输入电压为0的区域附近。换言之，虚设子范围114可包括电压零点，优选地，临界电压Vth1、Vth2、Vth3、Vth4及Vth5可分别为-0.5Vref、-0.25Vref、0、0.25Vref及0.5Vref。如图3所示，图3为本发明实施例的单级子电路输入输出转移曲线图。

请进一步参阅图4及图5，其分别为本发明实施例的DAC架构图及DAC的电路图。如图所示，DAC 104及其校正模块1040可由一乘法型数字模拟转换器(Multiply DAC)来实现，并且校正模块1040是用于进行背景校正，是通过将一校正信号R经由加法器1044输入至DAC1042。其中，校正信号R的输入是通过一虚设随机序列(pseudo-random sequence)来控制，且当该输入信号的一振幅位于子范围114内时，允许校正信号R的输入。

在本实施例中，DAC 104是可以接受外部参考信号(例如，Vref)的乘法型DAC(MDAC)。DAC 104可以是包括开关区块1046的开关电容器MDAC，开关区块1046可以在时脉信号的两个相位Φ1及Φ2以及子范围电容Csub上操作。

在本实施例中，在时脉信号的第一相位Φ1，开关S1闭合，而开关S2及S3断开，而使数字输入信号Vind对子范围电容Csub充电。在时脉信号的第二相位Φ2，开关S1断开，而开关S2或S3导通，子范围电容Csub上的电荷传输到下一级电路，如减法器106。

此外，校正模块1040包括如图所示的校正电容Ccal，其形成一校正回路，用于残余放大器108的增益误差的模拟校正。残余放大器108的增益误差的校正对于提高残余放大器120的功率效率极为重要，通过开关区块1046的开关将校正电容Ccal耦合到参考电压Vref，可以将校正信号注入到电容器Ccal中。在一个或多个范例中，校正信号的注入可以由虚设随机序列(pseudo-random sequence)来控制。为了准确地执行增益校正，并加速校正回路的运作，可以为校正电容Ccal的电容选择相对大的值。校正电容Ccal的电容的适当值可为子范围电容Csub的电容的二分之一，并且子范围电容Csub符合上述虚设子范围的大小，亦即，0.5倍的参考电压Vref。

请进一步参照图6，图6为本发明实施例的单级子电路注入校正信号的输入输出转移曲线图。类似的，在残余放大器108增益为2的2位元级子电路中，对于残余放大器108进行增益校准的细节进行说明。当比较器判断信号落于子范围114中，在DAC 1042前方注入校正信号R＝{-0.25，+0.25}。输入输出转移曲线由图3进一步变为图6，其中，比较器偏移的超范围仍为0.5Vref。换言之，当输入信号Vi落入整个区域[-0.5Vref，0.5Vref]时可以执行校正。

以下将根据附图详细说明本发明的用于模拟数字转换器残余放大器的增益校准方法。在本实施例中，用于模拟数字转换器残余放大器的增益校准方法可适用于前述实施例，但不限于此，在本领域的技术人员能设想的方式或各种可能性下，本实施例提供的方法亦可适用于上文中所描述的任何实施方式。

参阅图7所示，图7为本发明实施例的用于模拟数字转换器残余放大器的增益校准方法的流程图。如图所示，本实施例的用于模拟数字转换器残余放大器的增益校准方法包括以下步骤：

步骤S100：配置快闪ADC以产生数字信号，其中快闪ADC包括多个比较器，且比较器的总数量与该快闪ADC的输出位元的数量相等。

步骤S102：在适当子范围中配置较多的比较器，如前述实施例所述，输入信号落入此子范围时进行增益校正。

步骤S103：配置数字模拟转换器(Digital to Analog Converter，DAC)以将该数字信号转换为模拟信号。

步骤S104：配置该DAC包括的校正模块，以进行对ADC残余放大器的增益校正。这使得在进行增益校准时，可避免减少残余放大器的动态范围。

此外，亦可依据需求而仅在某些特定子范围中设置额外的比较器，例如，以应用于OFDM系统中作为举例，信号集中在输入电压为0之附近，因此可考虑在输入电压为0的附近的子范围增加比较器。换言之，子范围可包括电压零点，从而可避免不必要的增加比较器的数量。

[实施例的有益效果]

本发明的其中一有益效果在于，本发明所提供的用于模拟数字转换器残余放大器的增益校准装置及方法，在输入范围内提供不均等分布的临界电压，以选择子范围较小的区间用于增益校正，并且在进行增益校准时，可避免减少残余放大器的动态范围。其中，乘法型DAC(MDAC)输出的虚设范围(nominal range)于特定较小的子范围时较小，当输入信号落入此子范围时，输出信号有较好的线性度。

本发明的另一有益效果在于，本发明所提供的用于模拟数字转换器残余放大器的增益校准装置及方法，可依据需求而缩小某些特定子范围。从而可避免不必要的增加比较器的数量。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的申请专利范围内。

[符号说明]]

100：取样保持电路

102：ADC

104：DAC

1040：校正模块

1042：DAC

1044：加法器

1046：开关区块

106：减法器

108：残余放大器

110：比较器区块

112：驱动器区块

114：子范围

A1、A2、A3、A1a及A2a：前置放大器

C1、C2、C3、C4、C5：比较器

Ccal：校正电容

Csub子范围电容

Vth1、Vth2、Vth3、Vth4、Vth5：临界电压

Vref：参考电压

Vind：数字输入信号

Vi：输入信号

Vgnd：接地电位

Φ1、Φ2：相位

R：校正信号

S1、S2、S3：开关。

Claims (9)

1.一种用于模拟数字转换器残余放大器的增益校准装置，该装置包括：

一数字模拟转换器，经配置以将一数字信号转换为模拟信号，该数字模拟转换器包括一校正模块，用于在该模拟数字转换器残余放大器的增益校正中使用；以及

一快闪模拟数字转换器，经配置以产生该数字信号，该快闪模拟数字转换器包括多个比较器，

其中多个该比较器的总数量与该快闪模拟数字转换器的输出位元的数量相等，且其中多个该比较器为非均匀分布比较器而在一输入范围提供不均等分布的多个临界电压，

其中该校正模块包括一校正电容，经配置以在一校正区间内以一参考电压充电，

其中该校正电容经配置以被充电至等于该输入范围的二分之一的电位，且其中由额外比较器提供的临界电压被设定来避免该模拟数字转换器残余放大器的一动态范围上的一校正信号的负面效应。

2.如权利要求1所述的增益校准装置，其中该快闪模拟数字转换器经配置以通过将一输入信号的一取样信号进行数字转换以产生该数字信号。

3.如权利要求2所述的增益校准装置，还包括一管线式模拟数字转换器的一级的一部分，该管线式模拟数字转换器包括该模拟数字转换器残余放大器，该模拟数字转换器残余放大器经配置以放大一残余信号。

4.如权利要求3所述的增益校准装置，其中该残余信号是通过将该模拟信号从该输入信号的该取样信号中减去而产生的。

5.如权利要求2所述的增益校准装置，其中该输入范围包括该输入信号的一零点电压。

6.如权利要求1所述的增益校准装置，其中该数字模拟转换器包括一乘法型数字至模拟转换器。

7.如权利要求1所述的增益校准装置，其中该模拟数字转换器的该增益校正包括一背景校正，其中该背景校正是通过将一校正信号输入至该数字模拟转换器。

8.如权利要求7所述的增益校准装置，其中该校正信号的输入是通过一虚设随机序列来控制。

9.一种用于模拟数字转换器残余放大器的增益校准的方法，该方法包括：

配置一快闪模拟数字转换器以产生一数字信号，其中该快闪模拟数字转换器包括多个比较器，且多个该比较器的总数量与该快闪模拟数字转换器的输出位元的数量相等；

配置多个该比较器以在一输入范围内提供多个临界电压，其中多个该比较器为非均匀分布比较器而在该输入范围提供不均等分布的多个该临界电压；

配置一数字模拟转换器以将该数字信号转换为一模拟信号；

配置该数字模拟转换器包括的一校正模块，以进行对该模拟数字转换器残余放大器的增益校正，

其中该校正模块包括一校正电容，经配置以在一校正区间内以一参考电压充电，

其中该校正电容经配置以被充电至等于该输入范围的二分之一的电位，且其中由额外比较器提供的临界电压被设定来避免该模拟数字转换器残余放大器的一动态范围上的一校正信号的负面效应。