DE112020002543T5

DE112020002543T5 - Ratiometrische verstärkungsfehler-kalibrierungsschematafür delta-sigma-adcs mit kapazitiven verstärkungseingangsstufen

Info

Publication number: DE112020002543T5
Application number: DE112020002543.8T
Authority: DE
Inventors: Vincent Quiquempoix; Zeynep Sueda Turk
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2019-05-24
Filing date: 2020-05-22
Publication date: 2022-02-24
Also published as: US11057047B2; WO2020242908A1; CN113875159A; US20200373938A1

Abstract

Eine Analog-Digital-Wandler-(ADC)-Schaltung weist Spannungs- und Referenzeingangsanschlüsse, eine Abtastschaltung und eine Steuerlogik auf. Die Abtastschaltung weist Eingangs- und Ausgangsanschlüsse und Kondensatoren auf, die parallel geschaltet und zwischen den Eingangs- und Ausgangsanschlüssen angeordnet sind. Die Steuerlogik ist so konfiguriert, dass sie in einer Kalibrierungsphase des Betriebes den Multiplexer veranlasst, den ADC-Referenzeingangsanschluss zum Abtastspannungseingangsanschluss zu leiten, einen gegebenen Verstärkungswert zu bestimmen, einen Satz von Kondensatoren zu bestimmen, die verwendet werden, um den gegebene Verstärkungswert zu erreichen, nacheinander Kondensatoruntergruppen zu aktivieren, um die Spannung des Referenzeingangs abzutasten während der Rest der Kondensatoren deaktiviert ist, bis alle Kondensatoren aktiviert sind, einen resultierenden Ausgangscode zu bestimmen und aus dem Ausgangscode einen Verstärkungsfehler des gegebenen Verstärkungswerts des ADC-Schaltkreises zu bestimmen.

Description

VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr. 62/852,544 , eingereicht am 24. Mai 2019, deren Inhalt hiermit in ihrer Gesamtheit aufgenommen wird.
TECHNISCHES GEBIET DER ERFINDUNG
Die vorliegende Offenbarung bezieht sich auf Analog-Digital-Wandler (ADC) und insbesondere auf ratiometrische Verstärkungsfehlerkalibrierschemata für Delta-Sigma-ADCs mit Eingangsstufen mit kapazitiver Verstärkung.
HINTERGRUND DER ERFINDUNG
Analog-Digital-Wandler werden in der Endanwenderelektronik, industriellen Anwendungen usw. verwendet. Typischerweise weisen Analog-Digital-Wandler Schaltungen zum Empfangen eines analogen Eingangssignals und zum Ausgeben eines digitalen Werts proportional zum analogen Eingangssignal auf. Dieser digitale Ausgangswert liegt typischerweise entweder in Form eines parallelen Wortes oder einer seriellen digitalen Bitfolge vor. Es gibt viele Arten von Analog-Digital-Wandlungsschemata, wie SpannungsFrequenz-Wandlung, Ladungsumverteilung, Delta-Modulation und andere. Typischerweise hat jedes dieser Umwandlungsschemata seine Vor- und Nachteile. Ein Typ von Analog-Digital-Wandlern, der zunehmend verwendet wird, ist der Delta-Sigma-Wandler mit geschalteten Kondensatoren.
Die Eingangsstufe des ADC kann sowohl für Eingangs- als auch Referenzspannungen unter Verwendung einer Abtastschaltung mit geschaltetem Kondensator realisiert werden. Die Verstärkung der Eingangsstufe kann dann durch das Verhältnis zwischen dem Eingangsabtastkondensator und dem Referenzabtastkondensator oder einem Paar von Kondensatoren für eine vollständig differentielle Struktur bestimmt werden. Die Verstärkung der Eingangsstufe des ADC kann verwendet werden, um den Eingang des ADC genauer an einen Bereich anzupassen, über den der ADC konfiguriert ist, um analoge Signale in digitale Signale umzuwandeln. Wenn ein ADC beispielsweise einen Bereich von null bis zwei Volt aufweist, der erwartete ADC-Eingang jedoch nur im Bereich von null bis ein Volt liegt, kann der ADC eine Verstärkung von zwei auf seinen Eingang anwenden, sodass die möglichen Werte des ADC-Eingangs dem ADC-Bereich entsprechen.
Die Verwendung von Verstärkungen in der Eingangsstufe des ADC kann einen Verstärkungsfehler einführen. Das Testen auf Verstärkungsfehler kann eine bekannte, genaue Referenz- oder Quellenspannung verwenden. Die genaue Referenz- oder Quellenspannung kann gleich einer Spannung des ADC dividiert durch die Verstärkung des ADC sein. Wenn ADCs jedoch in einer Vielzahl von elektronischen Vorrichtungen verwendet werden, können solche elektronischen Vorrichtungen möglicherweise keine genaue Referenz- oder Quellenspannung aufweisen oder keinen Zugriff darauf haben. Daher ist ein Selbsttest für solche ADCs möglicherweise nicht möglich oder nicht praktikabel. Darüber hinaus kann das Testen eines ADC das Testen jeder Verstärkungspermutation oder Kombination von kapazitiven Verstärkungen in den Eingangsstufen erfordern. Dementsprechend kann das Testen eines solchen ADC sehr langsam sein, da jede Verstärkungseinstellung getestet werden muss und eine lange Einschwingzeit haben kann. Erfinder von Ausführungsformen der vorliegenden Offenbarung haben Systeme und Verfahren zum Testen von ADCs herausgefunden, die eine oder mehrere dieser Herausforderungen angehen.
ZUSAMMENFASSUNG
Ausführungsformen der vorliegenden Offenbarung können eine ADC-Schaltung aufweisen. Die ADC-Schaltung kann einen ADC-Spannungseingangsanschluss, einen ADC-Referenzeingangsanschluss und eine Abtastschaltung aufweisen. Die Abtastschaltung kann einen Abtastspannungseingangsanschluss, einen Abtastspannungsausgangsanschluss und parallel geschaltete Kondensatoren aufweisen, die ausgebildet sind, um selektiv aktiviert oder deaktiviert zu werden. Die Kondensatoren können zwischen dem Abtastspannungseingangsanschluss und dem Abtastspannungsausgangsanschluss angeordnet sein. Der ADC kann einen Multiplexer aufweisen, der zwischen dem ADC-Spannungseingangsanschluss und dem Abtastspannungseingangsanschluss und zwischen dem ADC-Referenzeingangsanschluss und dem Abtastspannungseingangsanschluss angeschlossen ist. Der ADC kann eine Steuerlogik aufweisen, die ausgebildet ist, um in einer Kalibrierungsphase des Betriebs den Multiplexer zu veranlassen, den ADC-Referenzeingangsanschluss auf den Abtastspannungseingangsanschluss zu leiten, einen gegebenen Verstärkungswert der ADC-Schaltung zu bestimmen, für den der Verstärkungsfehler kalibriert werden soll, einen Satz von Kondensatoren bestimmen, der verwendet werden soll, um den gegebenen Verstärkungswert zu erreichen, sukzessive Kondensatorteilmengen des Satzes der Vielzahl von Kondensatoren zu aktivieren, um die Spannung des ADC-Referenzeingangsanschlusses am Abtastspannungseingangsanschluss abzutasten, während ein Rest der Kondensatoren des Satzes der Kondensatoren gesperrt wird, bis alle Kondensatoren des Satzes der Vielzahl von Kondensatoren aktiviert wurden, einen Ausgangscode zu bestimmen, der sich nach dem Aktivieren aller Kondensatoren des Satzes der Vielzahl von Kondensatoren ergibt, einen Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung aus dem Ausgangscode zu bestimmen und basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung Korrekturmaßnahmen zu ergreifen.
Ausführungsformen der vorliegenden Offenbarung können ein System aufweisen. Das System kann eine Referenzspannungsquelle aufweisen, die mit einem ADC-Referenzeingangsanschluss einer ADC-Schaltung verbunden ist, und eine ADC-Schaltung einer der obigen Ausführungsformen.
Ausführungsformen der vorliegenden Offenbarung können Verfahren aufweisen, die von einem der Systeme oder ADCs der obigen Ausführungsformen durchgeführt werden.
Figurenliste

1 ist eine Veranschaulichung eines beispielhaften Systems zur Verstärkungsfehlerkalibrierung für ADCs gemäß einigen Implementierungen.
2 ist eine Veranschaulichung eines beispielhaften Systems zur ratiometrischen Verstärkungsfehlerkalibrierung für ADCs gemäß Ausführungsformen der vorliegenden Offenbarung.
3 veranschaulicht eine beispielhafte Implementierung eines analogen Eingangsmultiplexers gemäß Ausführungsformen der vorliegenden Offenbarung.
4 ist eine Veranschaulichung einer beispielhaften Implementierung einer Delta-Sigma-Modulatorschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
5 veranschaulicht eine beispielhafte Implementierung einer Beispielschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
6 veranschaulicht ein Zeitdiagramm, das gemäß Ausführungsformen der vorliegenden Offenbarung von einer Steuerschaltung erzeugt und auf die Abtastschaltung angewendet wird.
7 beschreibt ein weiteres Zeitdiagramm, das auf eine Abtastschaltung angewendet werden soll, gemäß Ausführungsformen der vorliegenden Offenbarung
8 ist eine Veranschaulichung eines beispielhaften Verfahrens zum Bestimmen des ratiometrischen Verstärkungsfehlers für ADCs mit Eingangsstufen mit kapazitiver Verstärkung gemäß Ausführungsformen der vorliegenden Offenbarung.

DETAILLIERTE BESCHREIBUNG
Ausführungsformen der vorliegenden Offenbarung weisen eine ADC-Schaltung auf. Die ADC-Schaltung kann in jeder größeren elektronischen Vorrichtung enthalten sein. Die ADC-Schaltung kann einen ADC-Spannungseingangsanschluss aufweisen. Mit dem ADC-Spannungseingangsanschluss kann die ADC-Schaltung ausgebildet sein, um Spannungen zu empfangen, für die in einer normalen Betriebsphase eine Analog-Digital-Wandlung durchzuführen ist. Die ADC-Schaltung kann einen ADC-Referenzeingangsanschluss aufweisen. Mit dem ADC-Referenzeingangsanschluss kann die ADC-Schaltung ausgebildet sein, um Referenzspannungen zu empfangen, die einen Bereich für die Spannungen definieren, für die eine Analog-Digital-Wandlung durchgeführt werden soll. Die ADC-Schaltung kann eine Abtastschaltung aufweisen. Die Abtastschaltung kann ausgebildet sein, um zu ihr geleitete Eingangssignale abzutasten. Die Abtastschaltung kann einen Abtastspannungseingangsanschluss und einen Abtastspannungsausgangsanschluss aufweisen. Darüber hinaus kann die Abtastschaltung parallel geschaltete Kondensatoren aufweisen, die ausgebildet sind, um selektiv aktiviert oder deaktiviert zu werden. Die Anzahl der aktivierten Kondensatoren kann eine Verstärkung der Abtastschaltung und somit des ADC definieren. Die Kondensatoren können zwischen dem Abtastspannungseingangsanschluss und dem Abtastspannungsausgangsanschluss angeordnet sein. Die ADC-Schaltung kann einen Multiplexer aufweisen, der zwischen dem ADC-Spannungseingangsanschluss und dem Abtastspannungseingangsanschluss und zwischen dem ADC-Referenzeingangsanschluss und dem Abtastspannungseingangsanschluss angeschlossen ist. Die ADC-Schaltung kann eine Integrationsschaltung wie beispielsweise eine Delta-Sigma-Analogschleifenschaltung beinhalten, um von der Abtastschaltung abgetastete Werte zu akkumulieren und den Ausgangscode zu erzeugen. Die ADC-Schaltung kann eine Steuerlogik aufweisen. Die Steuerlogik kann so ausgebildet sein, dass sie in einer Kalibrierungsbetriebsphase den Multiplexer veranlasst, den ADC-Referenzeingangsanschluss zum Abtastspannungseingangsanschluss zu leiten und einen gegebenen Verstärkungswert der ADC-Schaltung zu bestimmen, für den der Verstärkungsfehler kalibriert werden soll. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase des Betriebs einen Satz von Kondensatoren in der Abtastschaltung zu bestimmen, der verwendet werden soll, um den gegebenen Verstärkungswert zu erreichen, und nacheinander Kondensatorteilmengen des Satzes der Kondensatoren zu aktivieren, um eine Spannung des ADC-Referenzeingangsanschluss am Abtastspannungseingangsanschluss abzutasten, während ein Rest der Kondensatoren des Kondensatorsatzes deaktiviert wird, bis alle Kondensatoren des Kondensatorsatzes aktiviert worden sind. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase des Betriebs einen Ausgangscode zu bestimmen, der sich nach dem Aktivieren aller Kondensatoren des Satzes von Kondensatoren ergibt. Die Steuerlogik kann ausgebildet sein, um in der Kalibrierungsphase des Betriebs aus dem Ausgangscode einen Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung zu bestimmen. Die Steuerlogik kann weiterhin ausgebildet sein, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung zu ergreifen. Die Korrekturmaßnahme kann beispielsweise das Warnen eines Benutzers der ADC-Schaltung, das Anpassen von Eingangsbereichen der ADC-Schaltung oder das Anpassen von Ausgängen der ADC-Schaltung aufweisen.
In Kombination mit einer der obigen Ausführungsformen kann das Aktivieren jeder Teilmenge der Menge der Kondensatoren ausgebildet sein, um die ADC-Schaltung so einzustellen, dass sie eine Verstärkung von eins durchführt.
In Kombination mit einem der obigen Ausführungsbeispiele kann der gegebene Verstärkungswert der ADC-Schaltung ein Vielfaches von zwei sein.
In Kombination mit einer der obigen Ausführungsformen kann jede Teilmenge der Menge der Kondensatoren für dieselbe Anzahl von Abtastwerten aktiviert werden.
In Kombination mit einer der obigen Ausführungsformen kann die Steuerlogik weiterhin ausgebildet sein, um in der Kalibrierungsphase des Betriebs einen anderen Verstärkungswert der ADC-Schaltung zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist, einen anderen Satz von Kondensatoren in der Abtastschaltung zu bestimmen, der verwendet werden soll, um den anderen Verstärkungswert zu erreichen, nacheinander Kondensatorteilmengen des anderen Satzes von Kondensatoren zu aktivieren, um die Spannung des ADC-Referenzeingangsanschlusses am Abtastspannungseingangsanschluss abzutasten, während ein Rest der Kondensatoren des anderen Satzes von Kondensatoren deaktiviert wird, bis alle Kondensatoren des anderen Satzes von Kondensatoren aktiviert wurden, einen Ausgangscode zu bestimmen, der sich nach dem Aktivieren aller Kondensatoren des anderen Satzes der Vielzahl von Kondensatoren ergibt, und aus dem Ausgangscode einen Verstärkungsfehler des anderen Verstärkungswerts der ADC-Schaltung zu bestimmen. Dies kann für jeden geeigneten Verstärkungswert der ADC-Schaltung wiederholt werden.
In Kombination mit einer der obigen Ausführungsformen kann die Steuerlogik weiterhin ausgebildet sein, um das Abtasten der Spannung des ADC-Referenzeingangsanschlusses am Abtastspannungseingangsanschluss für eine gegebene Anzahl von Abtastwerten zu bewirken und das Abtasten jeder Teilmenge des Satzes der Vielzahl von Kondensatoren für eine Teilmenge der gegebenen Anzahl von Abtastwerten zu bewirken, wobei die Teilmenge der gegebenen Anzahl von Abtastwerten gleich der gegebenen Anzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert sein kann.
In Kombination mit einem der obigen Ausführungsbeispiele weist ein Quotient aus der gegebenen Anzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert keinen Rest auf.
1 ist eine Veranschaulichung eines beispielhaften Systems 100 zur Verstärkungsfehlerkalibrierung für ADCs gemäß einigen Implementierungen. Das System 100 kann einen ADC 102 aufweisen. Der ADC 102 kann ein Delta-Sigma-ADC sein. Das System 100 kann dazu ausgebildet sein, Verstärkungsfehler im ADC 102 zu bestimmen.
Der ADC 102 kann ausgebildet sein, um ein analoges Eingangssignal in einen digitalen Ausgangscode umzuwandeln. Das analoge Eingangssignal kann einseitig sein (nicht gezeigt, in diesem Fall wird eine Spannung als Eingang akzeptiert und die empfangene Spannung mit Masse verglichen) oder differenziell sein, wie in 1 gezeigt. Der differenzielle Analogeingang kann die Spannungsdifferenz zwischen den Anschlüssen VIN+ und VIN- des ADC 102 sein, was zu einem Gesamtwert von VIN führt (VIN = VIN+ - VIN-). Der ADC 102 kann ausgebildet sein, um eine Referenzspannung zu empfangen. Die Referenzspannung kann einseitig sein (nicht gezeigt, in diesem Fall wird eine Spannung als Referenz akzeptiert und die empfangene Referenzspannung wird mit Masse verglichen) oder differenziell sein, wie in 1 gezeigt. Der differenzielle Analogeingang kann die Differenzspannung zwischen den Anschlüssen VREF+ und VREF- des ADC 102 sein, was zu einer Summe von VREF führt, die gegeben ist durch $VREF = VREF + - VREF -$
Diese Differenzspannungen können an einen bestimmten Gleichtakt angelegt werden, der in der Figur nicht dargestellt ist. Der Ausgabecode kann dann ein Wert proportional zu VIN/VREF sein. Der ADC-Code kann als $ADC - Code = K * VIN / VREF$
angegeben werden, wobei K eine Konstante ist.
Der ADC 102 kann eine mit G bezeichnete analoge Verstärkung aufweisen. Diese analoge Verstärkung G verstärkt das Eingangssignal VIN intern im ADC 102, so dass die durch den ADC 102 umgewandelte Spannung tatsächlich das G-fache von VIN beträgt. In einem solchen Fall wird die Übertragungsfunktion des ADC 102 $ADC - Code = G * K * VIN / VREF .$
VREF kann den Eingangsspannungsbereich definieren, der durch den ADC 102 umgewandelt werden kann. Für einen Single-Ended-Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich dann der Bereich [0, VREF] sein. Für einen vollständig differentiellen Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich der Bereich [-VREF, +VREF] sein. Wenn eine Verstärkung G angelegt wird, ist der Eingangsspannungsbereich des ADC 102 immer noch der gleiche, wird jedoch auf G*VIN angewendet, so dass der Eingangsspannungsbereich effektiv der Bereich [0, VREF/G] für einen Single-Ended-Wandler wird und der Bereich [-VREF/G, +VREF/G] für einen volldifferentiellen Wandler. Außerhalb dieses Bereichs können die A/D-Wandlungen größere Ungenauigkeiten erleiden, der Ausgabecode kann abschneiden und die Gesamtlinearität des Wandlers kann nicht mehr garantiert werden.
Der ADC 102 kann ausgebildet sein, um die analoge Verstärkung G durch verschiedene Verfahren zu realisieren, aber die tatsächliche Übertragungsfunktionsleistung des ADC 102 könnte aufgrund von physikalischen Implementierungsbeschränkungen wie Fehlanpassungen zwischen analogen Komponenten nicht genau gleich der erwarteten oder idealen Übertragungsfunktionsleistung im ADC 102 sein. Somit kann das System 100 bewirken, dass die Verstärkung im ADC 102 gemessen und kompensiert wird, um der gewünschten oder idealen Übertragungsfunktion (G*K*VIN/VREF) näher zu kommen. Der Fehler, der beim Implementieren der Verstärkung der Übertragungsfunktion verursacht wird, wird als Verstärkungsfehler des ADC bezeichnet. Die ADC-Übertragungsfunktion kann dann gleich G*K' *VIN/VREF sein, wobei (K'/K-1) der Verstärkungsfehler bei der Verstärkung G ist. Die Erfinder von Ausführungsformen der vorliegenden Offenbarung haben herausgefunden, dass der Verstärkungsfehler variieren und von der Verstärkung G abhängen kann, zusätzlich zu anderen Parametern wie Temperatur oder Versorgungsspannung. Der Verstärkungsfehler ist der Fehler an der Steigung der linearen Übertragungsfunktion des ADC 102. Andere Fehler können auftreten und charakterisiert werden, wobei solche Fehler zusätzlich zum Verstärkungsfehler auftreten. Solche anderen Fehler können Offsetfehler, integrale Nichtlinearitätsfehler und differentielle Nichtlinearitätsfehler umfassen. Diese anderen Fehler können unabhängig von Verstärkungsfehlern sein und können separat behandelt werden.
Um die Verstärkung des ADC 102 zu messen (und daher den Verstärkungsfehler zu bewerten) werden zwei Messungen durchgeführt. Aus diesen beiden Messungen kann die Geradengleichung des Schnittpunkts dieser Datenpunkte extrahiert und die Steigung der Geraden bestimmt werden. Liegen diese beiden Punkte weiter auseinander, verlieren die Messungenauigkeiten an Bedeutung und können vernachlässigbar sein, wenn die Messungenauigkeit im Vergleich zur gemessenen Spannung klein ist. Typischerweise werden diese beiden Messungen mit Eingängen von 0 Spannung und Full-Scale-Spannungsbereich (FS) für einen Single-Ended-Wandler und einem negativen Full-Scale (-FS) und positiven Full-Scale (+FS) für einen vollständig differentiellen Wandler durchgeführt. Ein Full-Scal-Signal kann den Extremwert des Eingangsspannungsbereichs aufweisen. Um die Genauigkeit der Verstärkungsfehlermessung zu maximieren, wird das System im Allgemeinen mit VIN gesetzt auf Null und VIN gesetzt auf FS gemessen, was (REF/G) für einen Single-Ended-Wandler ist, und VIN- wird gesetzt auf negatives FS, was (-VREF/G) ist und VIN+ wird gesetzt auf FS, was (VREF/G) für einen vollständig differentiellen Wandler ist. Dies ist in 1 dargestellt, da der VIN-Eingang des ADC 102 mit einer Spannungsquelle 101 verbunden ist, die Werte von -FS, 0 oder +FS anlegt. Währenddessen ist der VREF-Eingang des ADC 102 mit einer Spannungsquelle 103 verbunden, deren Wert konstant und gleich VREF ist.
Eine Nullmessung kann einen Offset des ADC 102 messen. Um einen Offset zu messen, können Null Volt an den VIN-Eingang des ADC 102 angelegt und der Ausgang des ADC 102 beobachtet werden. Die Nullmessung kann implementiert werden, indem die Eingänge VIN+ und VIN- miteinander kurzgeschlossen werden, wodurch VIN=0 an den VIN-Eingängen des ADC 102 verursacht wird. Dies kann intern im ADC 102 durchgeführt werden. Es kann jedoch schwieriger sein, das FS-Signal genau zu erzeugen, wobei der volle Eingangsbereich des ADC 102 von einem Spannungseingang verwendet wird. Wenn G = 1 ist, kann das Erzeugen von VIN mit der VREF-Spannung durch Eingangsschalter erzeugt werden, die VREF-Eingänge und VIN-Eingänge multiplexen würden. Wenn G jedoch von 1 verschieden ist, kann das FS-Signal nicht einfach erzeugt werden, da es keine einfache Kopie einer vorhandenen Spannung ist, wie z. B. 0 Volt durch Kurzschließen von VIN+ und VIN- oder VREF durch Anschließen an VREF+ und VREF-. Die Eingangsspannung FS=VREF/G wird oft durch eine andere Spannungsquelle oder durch einen DAC erzeugt, der die Referenzspannung als Referenzelement verwenden würde. Die Erfinder der vorliegenden Offenbarung haben jedoch herausgefunden, dass ein solches FS-Signal dann aufgrund des gesamten unjustierten Fehlers des DAC oder der Ungenauigkeit der Referenzspannung Ungenauigkeiten erleiden kann. Die Ungenauigkeit der Referenzspannung kann direkt zu einer zusätzlichen Fehlerquelle bei der Verstärkungsmessung des ADC 102 führen und kann in einigen Fällen sogar die dominante Fehlerquelle bei der Leistung des ADC 102 sein. Darüber hinaus der zusätzliche ADC oder die zusätzliche Spannungsquelle zum Erzeugen einer solchen Referenzspannung die Gesamtsystemkosten des Systems 100 erhöhen. Außerdem kann der hinzugefügte DAC oder die hinzugefügte Spannungsquelle zum Erzeugen einer solchen Referenzspannung während des Betriebs des Systems 100 nicht effizient an den ADC 102 angelegt werden, um den Verstärkungsfehler zu messen. Außerdem muss für jeden neuen Wert von G, der getestet werden soll, eine andere Spannung erzeugt werden, da ein gegebener ADC viele verschiedene Verstärkungseinstellungen aufweisen kann. Einschwingzeiten, die für die Erzeugung jeder dieser Referenzspannungen erforderlich sind, können die Auswertung des ADC 102 verzögern.
Daher haben Erfinder von Ausführungsformen der vorliegenden Offenbarung herausgefunden, dass ein System erwünscht ist, das den Verstärkungsfehler messen würde, ohne die FS-Signale erzeugen zu müssen, indem eine Referenzspannung durch die Verstärkung (VREF/G) geteilt wird. Erfinder von Ausführungsformen der vorliegenden Offenbarung haben ein System gefunden, das wesentliche Vorteile aufweisen kann, wie beispielsweise keine Notwendigkeit, eine externe Spannungsquelle oder einen DAC zu verwenden, und mit einer geringeren Einschwingzeit. Ein solches System kann zur Messung des Verstärkungsfehlers nur die Nullmessung (VIN=0) und VIN=VREF anstelle der Vollausschlagsspannung (VREF/G) verwenden, wodurch die Ungenauigkeit aufgrund der Spannungsmessung unter Verwendung der Eingangsspannung über alle Verstärkungen reduziert wird. Bei Verwendung eines Standard-ADC ist es jedoch für eine Verstärkung von mehr als eins nicht möglich, zuzulassen, dass eine Eingangsspannung VIN größer als VREF/G ist (also VIN*G größer als VREF ist). Ausführungsformen der vorliegenden Offenbarung behandeln zumindest einige dieser Probleme und weisen einen ADC auf, der eine Eingabe von VIN = VREF für eine beliebige gegebene Verstärkung G ermöglicht, während sie dennoch eine genaue Bewertung des Verstärkungsfehlers ermöglicht, die erhalten würde, wenn eine beliebige gegebene Verstärkung G ausgewählt und auf den ADC angewendet würde.
2 ist eine Veranschaulichung eines beispielhaften Systems 200 zur ratiometrischen Verstärkungsfehlerkalibrierung für ADCs gemäß Ausführungsformen der vorliegenden Offenbarung.
Das System 200 kann einen beliebigen geeigneten ADC, wie z. B. den ADC 203, anwenden oder aufweisen. Der ADC 203 kann in einem Mikrocontroller, Prozessor, Mobilgerät, Computer, Smartphone, Tablet, Leistungswandler, Controller, Stromversorgung, Sensor, Fahrzeug oder irgendeiner anderen geeigneten elektronischen Vorrichtung enthalten sein. Der ADC 203 kann ein Delta-Sigma-ADC sein. Darüber hinaus kann der ADC 203 eine Eingangsstufe mit kapazitiver Verstärkung aufweisen. Das System 200 kann ausgebildet sein, um Verstärkungsfehler im ADC 3 zu bestimmen. Darüber hinaus kann das System 200 ausgebildet sein, um den Betrieb des ADC 203 basierend auf irgendwelchen festgestellten Verstärkungsfehlern zu kalibrieren oder irgendeine andere geeignete Korrekturmaßnahme zu ergreifen.
Der ADC 203 kann ADC-Spannungseingangsanschlüsse aufweisen, wie beispielsweise VIN+ und VIN-. Der ADC 203 kann ADC-Referenzeingangsanschlüsse aufweisen, wie beispielsweise VREF+ und VREF-.
Der ADC 203 kann ausgebildet sein, um ein analoges Eingangssignal in einen digitalen Ausgangscode umzuwandeln. Das analoge Eingangssignal kann einseitig sein (nicht gezeigt, in diesem Fall wird eine Spannung als Eingang akzeptiert und die empfangene Spannung mit Masse verglichen) oder differenziell sein, wie in 2 gezeigt.
Der differenzielle Analogeingang kann die Differenz der Spannung zwischen VIN+ und VIN- sein, insgesamt ergibt sich VIN (VIN = VIN+ - VIN-). Der ADC 203 kann ausgebildet sein, um eine Referenzspannung zu empfangen. Die Referenzspannung kann einseitig sein (nicht gezeigt, in diesem Fall wird eine Spannung als Referenz akzeptiert und die empfangene Referenzspannung wird mit Masse verglichen) oder differenziell sein, wie in 2 gezeigt. Der differenzielle Analogeingang kann die Differenzspannung zwischen VREF+ und VREF- sein, was insgesamt VREF (VREF = VREF+ - VREF) ergibt. Diese Differenzspannungen können an einen bestimmten Gleichtakt angelegt werden, der in der Figur nicht dargestellt ist. Der Ausgabecode kann dann ein Wert proportional zu VIN/VREF sein (ADC-Code = K*VIN/VREF, wobei K eine Konstante ist).
Der ADC 203 kann eine variable wählbare Verstärkung aufweisen, deren Wert mit G bezeichnet wird. Diese analoge Verstärkung G verstärkt das Eingangssignal VIN intern im ADC 203, so dass die vom ADC 102 umgewandelte Spannung tatsächlich G*VIN ist. In einem solchen Fall wird die Übertragungsfunktion des ADC 203 zu $ADC - Code = G * K * VIN / VREF .$
VREF kann den Eingangsspannungsbereich definieren, der durch den ADC 203 umgewandelt werden kann. Für einen Single-Ended-Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich dann [0, VREF] sein. Für einen vollständig differentiellen Wandler kann der für die A/D-Wandlung anwendbare Eingangsspannungsbereich [VREF-, VREF+] sein. Wenn eine Verstärkung G angelegt wird, ist der Eingangsspannungsbereich des ADC 203 immer noch der gleiche, wird aber auf G*VIN angewendet, so dass der Eingangsspannungsbereich effektiv [0, VREF/G] für einen Single-Ended-Wandler und [VREF -/G, VREF+/G] für einen volldifferentiellen Wandler. Außerhalb dieses Bereichs können die A/D-Wandlungen größere Ungenauigkeiten erleiden, der Ausgabecode kann beschnitten werden und die Gesamtlinearität des Wandlers kann nicht mehr garantiert werden.
Der ADC 203 kann mit einer Spannungsquelle 201 verbunden sein. Die Spannung der Spannungsquelle 1 kann zwischen +/-VREF oder 0 gewählt werden. Die Spannungsquelle 201 kann Spannungen extern zum System 200 (mit einer externen Spannungsquelle oder einem Multiplexer) oder intern erzeugen an das System 200. Diese Spannungen können durch einen analogen Eingangsmultiplexer 204 angelegt werden. Der analoge Eingangsmultiplexer 204 kann auf jede geeignete Weise implementiert werden. Der analoge Eingangsmultiplexer 204 kann ausgebildet sein, um VOUT-Signale (VOUT+ - VOUT-) zu erzeugen, so dass VOUT = +/- VREF oder 0. VOUT-Signale können an die Delta-Sigma-Modulatorschaltung 205 bereitgestellt werden.
Der ADC 203 kann ein Delta-Sigma-ADC sein, somit eine Delta-Sigma-Modulatorschaltung 205 enthalten. Die Delta-Sigma-Modulatorschaltung 205 kann auf jede geeignete Weise implementiert werden, beispielsweise durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon. Die Delta-Sigma-Modulatorschaltung 205 kann eine Stufe mit der analogen Verstärkung G aufweisen, um die an den Eingangsanschlüssen VI+/VIempfangenen Eingabesignale verstärken zu können. Die Delta-Sigma-Modulatorschaltung 205 kann Referenzspannungssignale empfangen, die von den Eingangsanschlüssen VREF+/- des ADC 203 ohne jegliche Modifikationen weitergeleitet werden.
Das System 100 kann eine Spannungsreferenz 202 aufweisen. Die Spannungsreferenz 202 kann auf jede geeignete Weise implementiert werden. Die Spannungsreferenz 202 kann die Referenzspannung für das System 200 erzeugen. Die Spannungsreferenz 202 kann sich innerhalb des ADC 203 (nicht gezeigt) oder außerhalb des ADC 203 innerhalb des Systems 200 befinden. Darüber hinaus kann die Spannungsreferenz 202 außerhalb des Systems 200 liegen.
Die Delta-Sigma-Modulatorschaltung 205 kann ausgebildet sein, um basierend auf ihren Eingaben einen Bitstrom zu erzeugen. Die Spannungseingänge (die gemäß der Verstärkung G zu verstärken sind) der Delta-Sigma-Modulatorschaltung 205 können als VI+ und VIangegeben werden. Die Delta-Sigma-Modulatorschaltung 205 kann auch Eingänge für die Referenzspannung aufweisen, die als VREF+ und VREF- angegeben werden. Der Bitstrom kann an einen digitalen Filter 206 gesendet werden. Der digitale Filter 206 kann durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon implementiert werden. Der digitale Filter 260 kann ausgebildet sein, um am Ende eines Umwandlungszyklus einen digitalen Ausgangscode zu erzeugen, und zwar nach einem als TCONV bezeichneten Zeitinkrement. TCONV kann lang genug sein, damit die Delta-Sigma-Modulatorschaltung 205 ihre Eingaben verarbeitet, um einen Bitstrom zu erzeugen.
In einer Ausführungsform kann das System 200 ausgebildet sein, um den Verstärkungsfehler des ADC 203 für jede gegebene Einstellung der Verstärkung G (G Ganzzahl) auszuwerten, ohne dass unterschiedliche Referenzsignale wie etwa ein +/-VREF/G-Signal erzeugt werden müssen. In einer anderen Ausführungsform kann das System 200 ausgebildet sein, um den Verstärkungsfehler des ADC 203 auszuwerten, ohne dass eine externe Spannungsreferenz oder ein DAC durch die Verwendung des analogen Eingangsmultiplexers 204 erzeugt werden muss, um vorhandene Spannungen an den Eingängen der Delta-Sigma-Modulatorschaltung 205 zu schalten.
Der ADC 203 kann eine Steuerlogik 207 aufweisen. Die Steuerlogik 207 kann durch eine digitale Schaltung, eine analoge Schaltung, Anweisungen zur Ausführung durch einen Prozessor oder eine beliebige geeignete Kombination davon implementiert werden. Die Steuerlogik 207 kann ausgebildet sein, um den ADC 203 selektiv in einer Kalibrierungsbetriebsphase oder in einer normalen Betriebsphase zu betreiben. In der Kalibrierungsphase können die Eingänge der Delta-Sigma-Modulatorschaltung 205 so gesteuert werden, dass der ADC 203 auf eine Weise betrieben wird, die bewertet, ob der ADC 203 einen Verstärkungsfehler aufweist, und basierend auf einer solchen Bestimmung den Betrieb des ADC 203 so einzustellen, dass solche Verstärkungsfehler berücksichtigt werden. In der normalen Phase können die Eingänge der Delta-Sigma-Modulatorschaltung 205 gesteuert werden, um den ADC 203 auf eine Weise zu betreiben, die eine digitale Codeausgabe basierend auf den Eingängen der Spannungsquelle 201 und der Referenz 202 erzeugt, die analoge Signale widerspiegeln, für die das System 200 einen zugehörigen digitalen Wert anfordert. Die Steuerlogik 207 kann ausgebildet sein, um selektiv einen oder mehrere von einem analogen Eingangsmultiplexer 204, einer Delta-Sigma-Modulatorschaltung 205 und einem digitalen Filter 206 zu betreiben.
Während einer Kalibrierungsbetriebsphase kann der Multiplexer 204 ausgebildet sein, um die ADC-Referenzeingangsanschlüsse VREF+/VREF- zu den Abtastspannungseingangsanschlüssen VI+ und VI- der Delta-Sigma-Modulatorschaltung 205 und Abtastschaltungen darin zu leiten. Während einer normalen Betriebsphase kann der Multiplexer 204 ausgebildet sein, um die ADC-Spannungseingangsanschlüsse VIN+/VIN- zu den Abtastspannungseingangsanschlüssen VI+ und VI- der Delta-Sigma-Modulatorschaltung 205 und Abtastschaltungen darin zu leiten.
3 veranschaulicht eine beispielhafte Implementierung des analogen Eingangsmultiplexers 204 gemäß Ausführungsformen der vorliegenden Offenbarung. Der analoge Eingangsmultiplexer kann acht Schalter 301 - 308 aufweisen. Der Schalter 301 kann VIN+ mit VOUT+ verbinden. Der Schalter 302 kann VIN- mit VOUT+ verbinden. Der Schalter 303 kann VREF+ mit VOUT+ verbinden. Der Schalter 304 kann VREF- mit VOUT+ verbinden. Der Schalter 305 kann VIN+ mit VOUT- verbinden. Der Schalter 306 kann VIN mit VOUT- verbinden. Der Schalter 307 kann VREF+ mit VOUT- verbinden. Der Schalter 308 kann VREF- mit VOUT- verbinden. Zu jedem gegebenen Zeitpunkt kann nur einer der Schalter 301, 302, 303, 304 aktiviert sein, während der Rest deaktiviert ist. In ähnlicher Weise kann nur einer der Schalter 305, 306, 307, 308 aktiviert werden, während der Rest deaktiviert oder ausgeschaltet ist. Die Aktivierung oder Deaktivierung von Schaltern in 3 kann auf Anweisung der Steuerlogik 207 (nicht gezeigt) durchgeführt werden. Diese Implementierung ermöglicht die Erzeugung der erforderlichen Differenzspannungen +/-VREF oder Null. Für eine Nullmessung können die Schalter 301 und 305 aktiviert werden oder die Schalter 302 und 306 können aktiviert werden. Für eine +VREF-Messung können die Schalter 303 und 308 aktiviert werden. Für eine -VREF-Messung können die Schalter 304 und 307 aktiviert werden. In jedem dieser Beispiele kann der Rest der Schalter deaktiviert sein. Obwohl als eigenständige Komponente dargestellt, kann der Analogeingangsmultiplexer 104 als eine spezifische Schaltung innerhalb des ADC 203, außerhalb des ADC 203 oder innerhalb der Delta-Sigma-Modulatorschaltung 205 implementiert werden. Der Analogeingangsmultiplexer 204 kann auch zusätzliche Komponenten aufweisen und als Teil eines größeren Multiplexers implementiert sein, solange der analoge Eingangsmultiplexer 204 während der gesamten Zeit der A/D-Wandlung VOUT mit +/-VREF oder 0 verbinden kann.
4 ist eine Veranschaulichung einer beispielhaften Implementierung der Delta-Sigma-Modulatorschaltung 205 gemäß Ausführungsformen der vorliegenden Offenbarung.
Die Delta-Sigma-Modulatorschaltung 205 kann eine Abtastschaltung 401, eine Steuerschaltung 402 und eine analoge Delta-Sigma-Schleifenschaltung 403 aufweisen. Die Abtastschaltung 401, die Steuerschaltung 402 und die analoge Delta-Sigma-Schleifenschaltung 403 können durch eine analoge Schaltung, digitale Schaltungen, Anweisungen zur Ausführung durch einen Prozessor (nicht gezeigt) oder eine beliebige geeignete Kombination davon implementiert werden.
Die Abtastschaltung 401 kann Abtastspannungseingangsanschlüsse VI+ und VI- aufweisen. Die Abtastschaltung 401 kann ausgebildet sein, um die Eingangsspannungen an VI+ und VIabzutasten. Außerdem kann die Abtastschaltung 401 ausgebildet sein, um eine Verstärkung G auf die Eingangsspannungssignale anzuwenden und diese an Abtastspannungsausgangsanschlüssen VO+ und VO- auszugeben. Die Abtastschaltung 401 kann ausgebildet sein, um basierend auf Befehlen oder Signalen der Steuerschaltung 402 zu arbeiten. Die Steuerschaltung 402 kann weiterhin Befehle oder Signale von der Steuerlogik 207 (nicht gezeigt) empfangen. Die Delta-Sigma-Analogschleifenschaltung 403 kann ausgebildet sein, um den Ausgangsbitstrom zu erzeugen, der das digitale Filter 206 in den ADC 203 speist. Die Referenzeingangssignale von VREF+ und VREF- können ohne Modifikationen an Referenzanschlüsse der Delta-Sigma-Analogschleifeneingangsschaltung 403 geleitet werden, auch als VREF+ und VREF- angegeben.
5 veranschaulicht eine beispielhafte Implementierung der Abtastschaltung 401 gemäß Ausführungsformen der vorliegenden Offenbarung. In einer Ausführungsform, wie in 5 gezeigt, kann die Abtastschaltung 401 auf vollständig differentielle Weise implementiert werden. Es kann eine Single-Ended-Implementierung verwendet werden, bei der VI- mit Masse verbunden ist.
Die Abtastschaltung 401 kann zwei Paare von Eingangsschaltern 501, 502 aufweisen. Eingangsschalter 501, 502 können mit den Eingängen VI+/- in einer Kreuzimplementierung verbunden sein, wobei VI+ mit Schaltern 501A, 502B verbunden ist und VI- mit Schaltern 502A, 501B verbunden ist. Die Schalter 501 können durch ein erstes Schaltersteuersignal S1 gesteuert werden. Die Schalter 502 können durch ein zweites Schaltersteuersignal S2 gesteuert werden. Schalter 501A, 502A können mit einem Kondensatorarray 507A verbunden sein. Schalter 501B, 502B können mit einem Kondensatorarray 507B verbunden sein. Kondensatorarrays 507 können durch parallel geschaltete Kondensatoren implementiert werden, die so ausgebildet sind, dass sie selektiv aktiviert oder deaktiviert werden. Kondensatorarrays 507 können so ausgebildet sein, dass sie zwischen den Abtasteingangsspannungsanschlüssen VI+ und VI- und den Abtastausgangsspannungsanschlüssen VO+ und VO- angeordnet sind.
Kondensatorarray 507A kann eine Reihe von Eingangsschaltern 505A und eine Reihe von Ausgangsschaltern 506A aufweisen, die ausgebildet sind auszuwählen, welche Kapazität von der Kondensatorarray 507A mit den Eingangsschaltern 501A, 502A verbunden wird. In ähnlicher Weise kann das Kondensatorarray 507B eine Reihe von Eingangsschaltern 505B und eine Reihe von Ausgangsschaltern 506B aufweisen, die ausgebildet sind, um auszuwählen, welche Kapazität von dem Kondensatorarray 507B mit den Eingangsschaltern 501B, 502B verbunden wird. Jedes Kondensatorarray 507 kann maximal n Paare von Kondensatoren mit den gleichen angepassten Werten aufweisen, wobei die Kondensatoren in dem Kondensatorarray 507A jeweils CIN1...n+ und in dem Kondensatorarray 507B CIN1...n- genannt werden. Die Schalter 505, 506 können durch die Befehle SG1...n gesteuert werden, die an beide Kondensatorarrays 507 angelegt werden, so dass ein gegebener Freigabebefehl SGk die Kondensatoren CINk+/- aktivieren kann, um das von den Schaltern 501, 502 geleitete Eingangssignal abzutasten. Die Schalter 501, 502 sind möglicherweise nicht gleichzeitig aktiviert. Die an die Schalter 501 bzw. 502 angelegten Schaltbefehle S1 und S2 können auf nicht überlappende Weise auf zwei verschiedenen Phasen desselben Takts getaktet werden. Die Schalter 503A, 503B können ausgebildet sein, um eine der Platten jedes der CIN1...n+/--Kondensatoren über eine Spannungsquelle 504 mit einer internen Gleichtaktspannung (VCM) zu verbinden. Diese VCM könnte auch extern erzeugt werden. Wenn alle Kondensatoren angepasst sind und nur G Kondensatorpaare effektiv über die Schalter 505, 506 verbunden sind, wäre die Verstärkung des Systems G-mal größer, als wenn nur ein Kondensatorpaar über ein Schalterpaar 505, 506 verbunden wäre. So realisiert die Abtastschaltung 401 effektiv eine analoge Verstärkung von G, während sie die Eingangssignale abtastet, die an den Eingängen VI+/- anliegen. Die abgetastete Ladung auf den Kondensatorarrays 507 wäre G-mal größer, wenn G Kondensatoren ausgewählt werden, als wenn nur ein Kondensator ausgewählt wird, um die VI+- und VI-Eingangssignale abzutasten. Die Ausgänge VO+/- können dann an die Delta-Sigma-Schleifenschaltung 403 gesendet werden, die so ausgebildet sein kann, dass sie die Ladungsmenge auswertet, die innerhalb der Kondensatorarrays 507 auf der Abtastschaltung gespeichert wurde, und daher einen Bitstrom erzeugt, der durch Digitalfilter 206 gefiltert wird, um den Ausgangscode des ADC 203 bereitzustellen. Andere Quellen von Verstärkungsfehlern können analoger Delta-Sigma-Schleifenschaltung 403, Delta-Sigma-Modulatorschaltung 205 oder digitalen Filter 206 inhärent sein. Diese Fehler hängen jedoch möglicherweise nicht von der Verstärkung G ab und können der Einfachheit der Beschreibung der vorliegenden Offenbarung halber vernachlässigt werden.
Die durch die Abtastschaltung 401 realisierte Verstärkung G unterliegt Ungenauigkeiten bei ihrer Implementierung, wie beispielsweise einer Kondensatorfehlanpassung zwischen den Kondensatoren CIN1...n+/-. Die Verstärkung kann auch durch parasitäre Kondensatoren beeinflusst werden, die verwendet werden, um die Schalter 505, 506 zu implementieren. Daher sollten solche Schalter klein genug ausgebildet werden, dass die zusätzliche Kapazität im Vergleich zur Einheitskapazität jedes CIN1...n+/- vernachlässigbar ist. Die Schalter 505, 506 sollten auch so implementiert werden, dass der durch sie fließende Leckstrom vernachlässigbar ist, wenn sie sich in ihrem deaktivierten Zustand befinden. Da der ADC 203 ein Delta-Sigma-Wandler ist, kann die analoge Delta-Sigma-Schleifenschaltung 403 Integratorschaltungen aufweisen, und somit kann jeglicher Leckstrom von der Abtastschaltung 401 in die Schleife integriert werden, was zu potentiell großen Ungenauigkeiten führt. Diese Auswirkung des Leckstroms kann mit geeigneten Schalterimplementierungstechniken und mit schnelleren Umwandlungszeiten minimiert werden. Diese Ungenauigkeiten werden in dem hier abgebildeten Verstärkungsfehler-Messsystem berücksichtigt. Die maximale Verstärkung der Abtastschaltung 401 wird durch die Anzahl von Paarkondensatoren in jedem Array 507 bestimmt. In diesem Beispiel beträgt das Maximum n. Die Quelle des Verstärkungsfehlers des ADC 203 bei jeder Verstärkung liegt wegen Kondensatorfehlanpassungen und Schalterfehlanpassungen hauptsächlich in der Abtastschaltung 401.
Während der Kalibrierungsphase des Betriebs können die Steuerschaltung 402 und die Steuerlogik 207 so ausgebildet sein, dass sie Schaltsignale an die Schalter 501, 502, 503, 505, 506 ausgeben. Solche Schaltsignale werden weiter unten in Zeitdiagrammen ausführlicher gezeigt. Die Steuerlogik 207 kann ausgebildet sein, um den Multiplexer 204 zu betreiben, um den Referenzspannungseingang (VREF) der ADC-Schaltung 200 an die Eingänge VI+/- der Abtastschaltung 401 während der Kalibrierungsphase des Betriebs zu unterdrücken. Die Steuerschaltung 402 und die Steuerlogik 207 können ausgebildet sein, um zu bestimmen, welcher Verstärkungswert getestet werden soll. Die Bestimmung, welcher Verstärkungswert getestet werden soll, kann auf einer beliebigen geeigneten Basis durchgeführt werden, beispielsweise durch einen Befehl an die ADC-Schaltung 200, Registerwerte, Einstellungen oder jede andere geeignete Eingabe. Darüber hinaus können die möglichen Verstärkungswerte der ADC-Schaltung 200 nacheinander getestet werden. Basierend auf dem zu testenden Verstärkungswert können die Steuerschaltung 402 und die Steuerlogik 207 ausgebildet sein, um zu bestimmen, welche Teilmengen von Kondensatoren 507 dem Verstärkungswert zugeordnet sind. Die Teilmengen können in Form von Kondensatorpaaren definiert werden. Die Bestimmung, welche Teilmengen von Kondensatoren 507, die dem Verstärkungswert zugeordnet sind, kann auf jede geeignete Weise erfolgen, beispielsweise durch Bezugnahme auf Benutzerbefehle, Einstellungen oder Registerwerte. Basierend darauf, welche Teilmengen von Kondensatoren 507 dem Verstärkungswert zugeordnet sind, kann jede Teilmenge wiederum für eine bestimmte Anzahl von Abtastwerten aktiviert werden, während der Rest der anderen Teilmengen und Kondensatoren 507 deaktiviert wird. Dies kann unter Verwendung von Steuersignalen durchgeführt werden, die an Schalter 501, 502, 503, 505, 506 ausgegeben werden, die weiter unten ausführlicher gezeigt werden. Der Prozess kann für jede Teilmenge von Kondensatoren 507 wiederholt werden, die dem Verstärkungswert zugeordnet sind. Während des Aktivierens jeder Teilmenge von Kondensatoren 507 können die ADC-Schaltung 200 und die Abtastschaltung 401 eine effektive Verstärkung von eins aufweisen. Jede Teilmenge von Kondensatoren 507 kann für dieselbe Anzahl von Abtastwerten aktiviert werden. Nachdem alle Teilmengen von Kondensatoren 507, die dem Verstärkungswert zugeordnet sind, aktiviert wurden, können die in den Kondensatoren 507 gespeicherten Werte durch die Delta-Sigma-Analogschleifenschaltung 403 integriert werden, die einen Ausgangscode in Form eines Bitstroms erzeugen kann. Die Steuerlogik 207 kann ausgebildet sein, um basierend auf dem Verstärkungsfehler Korrekturmaßnahmen basierend auf dem Ausgangscode zu ergreifen, um den Verstärkungsfehler zu korrigieren. Die Steuerlogik 207 kann einen anderen Verstärkungswert der ADC-Schaltung 200 bestimmen, für den die ADC-Schaltung 200 kalibriert werden soll, einen anderen Satz von Kondensatoren 507 bestimmen, der verwendet wird, um diesen anderen Verstärkungswert zu erreichen, sukzessive Teilmengen des Satzes von Kondensatoren 507 aktivieren, während der Rest der Kondensatoren 507 deaktiviert wird, einen anderen Ausgangscodes bestimmen, der sich aus dem Aktivieren aller Kondensatoren 507 aus dem anderen Satz ergeben hat, und einen anderen Verstärkungsfehler des anderen Verstärkungswerts der ADC-Schaltung 200 aus dem anderen Ausgangscode bestimmen. Die Steuerlogik 207 kann ausgebildet sein, um eine Abtastung jeder Teilmenge der Menge von Kondensatoren 507 für eine Teilmenge einer Gesamtzahl von Abtastungen zu bewirken. Die Gesamtzahl von Abtastungen kann für einen gegebenen Verstärkungswert über alle Teilmengen durchgeführt werden. Die Gesamtzahl der für den gegebenen Verstärkungswert genommenen Abtastwerte dividiert durch den gegebenen Verstärkungswert ist die Zahl der Abtastwerte in jeder Teilmenge der Gesamtzahl der Abtastwerte. Die Gesamtzahl der Abtastwerte dividiert durch den Verstärkungswert darf keinen Rest aufweisen.
6 veranschaulicht ein von der Steuerschaltung 402 auf die Abtastschaltung 401 anzuwendendes und zu erzeugendes Zeitablaufdiagramm gemäß Ausführungsformen der vorliegenden Offenbarung. Das Zeitdiagramm nach 6 beschreibt die Schaltbefehle S1, S2 und SG1...n während einer Standardumwandlung in Normalphase für einen gegebenen Einstellwert der analogen Verstärkung G für den ADC 203. Mit diesem Zeitdiagramm wird die an den Eingängen VIN+/- der VIN-Anschlüsse des ADC 203 gewandelte Spannung durch G in der Abtastschaltung 401 verstärkt, wenn sie durch die Kondensatorarrays 507 von Spannung in Ladung umgewandelt wird.
In 6 veranschaulicht das Zeitdiagramm einen Umwandlungszyklus, dessen Gesamtdauer TCONV ist. Eine Konvertierung kann in mehrere Samples aufgeteilt werden. Eine erforderliche Anzahl von Abtastwerten kann ein Oversampling-Verhältnis (OSR) sein. Jeder Abtastwert wird mit einer konstanten Abtastzeit getaktet, die bei der Abtastfrequenz fs genommen wird. Daher ist $TCONV = OSR / fs .$
Um die Verstärkung G zu realisieren, muss die Steuerschaltung 402 möglicherweise Steuersignale für die Schalter SG1...n erzeugen. Von den n Kondensatorpaaren in den Kondensatorarrays 507 sollte nur eine Zahl G ausgewählt werden, um die Verstärkung G zu realisieren. Die spezifischen Kondensatoren der n Kondensatoren können willkürlich gewählt werden, aber da der Verstärkungsfehler stark von der Kondensatorfehlanpassung abhängt, sollte Steuerschaltung 402 immer die gleichen Kondensatorpaare auswählen, um bei jeder Umwandlung einen wiederholbaren Verstärkungsfehler zu ergeben, so dass dieser Verstärkungsfehler berücksichtigt werden kann. Da die Reihenfolge der Auswahl der Kondensatoren nicht wichtig ist, hat das in 6 gezeigte Beispiel die ersten SG1...G-Kondensatorpaare ausgewählt. Diese Kondensatorpaare werden ausgewählt, indem die jeweiligen Schalter 505, 506 aktiviert werden. In 6 zeigen die SG1...G-Zeitdiagramme, dass das logische Signal während der gesamten Wandlungsperiode hoch ist (wobei logisch hoch die Schalter in der gewählten Konvention von 6 aktiviert). Die anderen Schalter SGG+1...n sind deaktiviert (logisch-niedrig während der gesamten Wandlungsperiode), so dass während der Wandlung keine Ladung an diesen Kondensatoren abgetastet wird.
Während jeder Abtastung repräsentieren die Signale S1 und S2, die die Steuerschalter 501, 502, 503 steuern, zwei Phasen des gleichen Takts, der mit der Frequenz fs läuft. Diese Signale sind nicht gleichzeitig logisch hoch, um Kurzschlüsse zu vermeiden. Während der S1-Phase (wenn S2 logisch niedrig und S1 logisch hoch ist) werden die Schalter 501, 503 aktiviert, und daher werden die Eingangsspannungen VI+ und VI- an den Kondensatoren CIN1...G+I- abgetastet. Während dieser Zeit wird die Eingangsspannung in eine in den Kondensatorarrays 507 gespeicherte Ladung umgewandelt. Wenn alle Kondensatoren angepasst wären und ihr Wert gleich C wäre, dann wäre die Summe der auf den CIN1...G+-Kondensatoren gespeicherten Ladungen gleich G*C*(VI+ - VCM). In ähnlicher Weise wäre die Summe der auf den CIN1...G-Kondensatoren gespeicherten Ladungen gleich G*C*(VI- - VCM). Somit wäre die Gesamtladungsdifferenz zwischen den Kondensatoren $Q = G * C * (VI + - VI -) .$
Wenn jeder Kondensator gleich CINk und damit gleich C*ek wäre (unter Berücksichtigung eines Fehlerfaktors ek für jeden Kondensator), dann wäre diese Summe $Q = C * L {(ek) * (VI + - VI -)} .$
Hier wurden die Kondensatoren der Einfachheit halber als gleich zwischen CINk+ und CINkdefiniert, da ihre Fehlanpassung zwischen positiv und negativ zu einer Gleichtaktänderung führen würde, die durch die vollständig differentielle Natur des Wandlers gefiltert würde. Der Verstärkungsfehler wäre $GERR = L {(ek) / G - 1} .$
Dieser Verstärkungsfehler ist auf eine Fehlanpassung der Kondensatoren zurückzuführen und beinhaltet die parasitären Effekte jedes Kondensators in den Schaltern 505, 506. Dieser Verstärkungsfehler ist der ADC-Verstärkungsfehler, der auf die Abtastschaltung 401 zurückzuführen ist. Der ADC 203 kann andere Quellen von Verstärkungsfehlern aufweisen, diese sind jedoch möglicherweise nicht von der Verstärkungsauswahl abhängig und sind anderen Teilen des Systems 200 inhärent. Somit sollten diese anderen Quellen von Verstärkungsfehlern konstant bleiben, wenn die Verstärkungsauswahl variiert, und können daher für die Zwecke der Verstärkungsfehlermessung ignoriert werden, weil sie darauf keine Wirkung haben.
In der S2-Phase (wenn S2 logisch hoch und S 1 logisch niedrig ist) sind die Anschlüsse VO+ und VO- typischerweise mit einer virtuellen Masse verbunden (z. B. Eingänge eines Operationsverstärkers), damit die in den Kondensatoren gespeicherte Ladung an den Rest der in die Delta-Sigma-Analogschleifenschaltung 403 zu integrierenden Schaltung übertragen werden kann. In diesem Beispiel werden die Schalter 502 aktiviert und die Schalter 501, 503 deaktiviert. Durch Verbinden der Schalter 502 mit den gegenüberliegenden Eingängen (im Vergleich zu den Schaltern 501) wird eine weitere Abtastung der Eingänge VI+/- synchron mit der in der S2-Phase realisierten Ladungsübertragung durchgeführt. Diese zusätzliche Abtastung ändert den Verstärkungsfehler nicht, hat jedoch die Wirkung, die Verstärkung der Abtastschaltung mit zwei zu multiplizieren, und verbessert daher das Signal-RauschVerhältnis des Abtast- und Übertragungsereignisses für jede Abtastzeit. Die Gesamtladung während der S1-, S2-Phasen ist dann gegeben als $Qtot = 2 * C * L (ek) * (VI + - VI -) .$
In einer Ausführungsform kann die Abtastschaltung 401 in einer Konfiguration verwendet werden, bei der die Verstärkung 1 anstelle von G wäre, bei der jedoch der Verstärkungsfehler im Wesentlichen gleich dem geschätzten Verstärkungsfehler wäre, wenn die Verstärkung G beträgt, wie in 6 dargestellt. In einer Ausführungsform ist möglicherweise keine Modifikation der Abtastschaltung 401 erforderlich, um ein Szenario zu erreichen, bei dem die Verstärkung 1 ist, bei dem jedoch der Verstärkungsfehler im Wesentlichen gleich dem geschätzten Verstärkungsfehler ist, wobei die Verstärkung G ist. Anstelle dessen kann eine Modifikation der Steuerungen der Schalter 505, 506 verwendet werden, wie unten erörtert.
7 beschreibt ein weiteres Zeitdiagramm, das gemäß Ausführungsformen der vorliegenden Offenbarung auf die Abtastschaltung 401 angewendet werden soll. Das Zeitdiagramm nach 7 kann denselben Verstärkungsfehler realisieren, wie er durch das Zeitdiagramm nach 6 realisiert wird, aber das Zeitdiagramm von 7 kann denselben Verstärkungsfehler stattdessen mit einer Verstärkung von 1 definieren, wenn es auf die Abtastschaltung 401 angewendet wird.
In 7 sind die Signale S1 und S2 identisch mit den Signalen S1 und S2 in 6. Die Abtastereignisse werden gleichzeitig getaktet. Die Signale SGG+1 ... n ähneln auch 6 darin, dass die Kondensatorpaare CING+1 ... n während der Umwandlungsperiode nicht ausgewählt bleiben. Da diese Signale gleich sind, werden sie in 7 nicht gezeigt.
Das Zeitdiagramm von 7 kann den Verstärkungsfehler für verschiedene Verstärkungseinstellungen realisieren, während nur eine Verstärkung von eins durch Verwendung der Signale SG1...G verwendet wird. In 7 wird bei jedem Abtastwert nur eines aus SG1...G gleichzeitig aktiviert. Wenn alle Kondensatoren angepasst wären, dann wäre die von der Abtastschaltung auf jeder Phase gespeicherte Ladung gleich Q = C*(VI+-VI-), was zu einer Verstärkung von eins führt. Dies steht im Gegensatz zu dem Zeitdiagramm von 6, in dem die gespeicherte Ladung Q = G*C*(VI+ - VI-) war. Wenn die Kondensatoren eine durch CINk=C*ek definierte Fehlanpassung aufweisen, dann wäre die auf dem Kondensatorpaar CINk+/- bei jedem Abtastwert abgetastete Ladung $Qk = 2 * ek * C * (VI + - VI -) .$
Der Faktor 2 ergibt sich aus der mit den Phasen S1 und S2 realisierten Doppelabtastung.
Jedes der Signale SG1...G wird während einer Menge von OSR/G-Abtastwerten aktiviert. Dies erlegt G und OSR eine Bedingung auf, wobei OSR ein Vielfaches von G sein sollte. Die Steuerschaltung 402 kann ausgebildet sein, um ein OSR so zu definieren, dass OSR ein Vielfaches von G ist. Darüber hinaus kann das digitale Filter 206 ausgebildet sein, um die gewünschte Dezimierung mit OSR-Abtastungen zu erzeugen, bei denen OSR ein Vielfaches von G ist.
Die analoge Delta-Sigma-Schleifenschaltung 403 kann ausgebildet sein, um eine Integration durchzuführen, die zu einer Mittelwertbildung jedes Abtastwerts führt. Als Ergebnis ist der Umwandlungsausgangscode proportional zur Gesamtsumme der während der Umwandlungsperiode abgetasteten Ladungen. Diese durchschnittliche Ladung kann bewertet werden, wenn jeder CINk während OSR/G-Abtastungen ausgewählt wird und wenn ein gegebener CINk ausgewählt wird, kein anderer Kondensator ausgewählt wird. Dies wird in den Taktsignalen von SG1...G in 7 erreicht. Eine solche durchschnittliche Ladung kann als Q = L {(Gesamtladung während jeder Abtastung)/OSR} angegeben werden. Wenn die an den Eingangskondensatoren abgetastete Gesamtladung (Qktot = 2*C*ek*(VI+ - VI-)) durch OSR/G-Abtastwerte ersetzt wird, kann das Ergebnis sein: $Q = 2 * C * (VI + - VI -) * L {(ek) / G} .$
Angesichts dieser resultierenden Ladung wäre der Verstärkungsfehler, der unter Verwendung des Zeitdiagramms von 7 im Vergleich zu einer idealen Verstärkung von 1 gemacht wurde, gleich $GERR = L {(ek) / G - 1},$
was gleich dem Verstärkungsfehler ist, der berechnet wurde unter Anwendung des Zeitdiagramms von 6 auf Abtastschaltung 401, wobei jedoch das Zeitdiagramm von 7 eine Verstärkung von Eins anstelle einer Verstärkung von G verwendet, die von dem Zeitdiagramm von 6 verwendet wird.
Das Zeitdiagramm von 7 kann somit mit Signalen an den Differenzeingängen verwendet werden, die so groß wie VREF sind. Dies kann ohne große Ungenauigkeiten aufgrund der Sättigung des ADC 203 wegen einer für den definierten Eingangsspannungsbereich zu großen Spannung durchgeführt werden. Wenn die effektive Verstärkung 1 ist, beträgt der Bereich des Wandlers [-VREF, +VREF]. Wenn daher +VREF an den VIN-Eingang des ADC 203 angelegt wird und wenn die Steuersignale des Zeitdiagramms von 7 an der Abtastschaltung 401 über den Steuerblock 402 verwendet werden, ist der Verstärkungsfehler im Wesentlichen der gleiche, als wenn die Steuersignale des Zeitdiagramms von 6 angewendet werden. Die sich aus dem Zeitdiagramm von 7 ergebende Wandlercodeausgabe entspricht der Wandlercodeausgabe, wenn die ADC-Verstärkung G ist, mit einer Eingabe von +FS, die als +VREF/G definiert werden kann. Eine Verstärkungsfehlerkalibrierung kann dann für die Verstärkung G mit dem Zeitdiagramm von 7 ohne Anlegen unterschiedlicher Eingangsspannungen durchgeführt werden, solange die Umwandlung OSR-Abtastwerte aufweist und OSR ein Vielfaches von G ist.
Da VREF für jede gegebene Verstärkung G (solange G ein Teiler von OSR ist) an den Eingängen von ADC 203 angelegt werden kann und da das Zeitdiagramm von 7 zu einem Verstärkungsfehler des ADC 203 führt, während eine effektive Verstärkung von 1 realisiert wird, können Verstärkungskalibrierungen sequentiell für jede gegebene Folge von Verstärkungen G1...Gm durchgeführt werden, ohne die Notwendigkeit zusätzlicher Einschwingzeiten an den Eingängen des ADC 203. Somit kann der Kalibrierungsprozess aller ausgewählten Verstärkungen G1...Gm schneller sein. Die Steuerlogik 207 kann so ausgebildet sein, dass sie alle verfügbaren wählbaren Verstärkungseinstellungen G1...Gm des ADC 203 durchläuft, um den Verstärkungsfehler für jede solche Verstärkungseinstellung zu bewerten.
Im Zeitdiagramm von 7 können die Signale SG1...G in beliebiger Reihenfolge aktiviert werden. Dies kann aus der von der Abtastschaltung 401 durchgeführten Mittelung der gespeicherten Ladung resultieren. Jede solche Reihenfolge kann verwendet werden, solange für jede gegebene Abtastung nur eines der Signale SG1...G die Schalter für die jeweiligen Kondensatoren aktiviert, während alle Signale Schalter für die anderen Kondensatoren deaktivieren. Darüber hinaus kann jede derartige Reihenfolge verwendet werden, solange jedes der Signale SG1...G Schalter für die jeweiligen Kondensatoren für die gleiche Anzahl von Abtastwerten (gleich OSR/G) aktiviert. Die Reihenfolge der Abtastung ändert nichts an der effektiven Verstärkung der Wandlung, die gleich 1 bleibt.
Ausführungsformen der vorliegenden Offenbarung erfordern möglicherweise keine zusätzliche Spannungsquelle über VREF hinaus, um eine Verstärkungsfehlerkalibrierung für verschiedene Verstärkungswerte durchzuführen. Ausführungsformen der vorliegenden Offenbarung erfordern möglicherweise nicht, dass VREF präzise erzeugt wird. VREF wird an beide Eingänge der analogen Delta-Sigma-Schleifenschaltung 403 angelegt, und somit kann die Lösung zur Bestimmung des Verstärkungsfehlers als ratiometrisch bezeichnet werden. Darüber hinaus erfordern Ausführungsformen der vorliegenden Offenbarung möglicherweise keine Präzisionsspannungsquelle oder -ausrüstung zum Messen des Verstärkungsfehlers. Ausführungsformen der vorliegenden Offenbarung können jede verfügbare Gleichstromspannung mit ausreichend geringem Rauschen als VREF verwenden. Die Erzeugung eines genauen Wertes von VREF/G, wie sie in anderen Lösungen zum Testen von Verstärkungsfehlern durchgeführt wird, kann unnötig sein. Da außerdem VREF als VIN-Eingang während der Kalibrierung verwendet wird, kann jegliches Rauschen oder andere Nichtidealität, die aus der Erzeugung von VREF entsteht, durch die ratiometrische Messung beseitigt werden. Außerdem kann die Kalibrierung durchgeführt werden, ohne auf die Einschwingzeit der Eingänge zwischen den Umwandlungen zu warten.
Sobald ein Verstärkungsfehler für einen gegebenen Verstärkungswert bestimmt wurde, kann der ADC 203 ausgebildet sein, um jede geeignete Korrekturmaßnahme zu ergreifen. Zum Beispiel kann der ADC 203 ausgebildet sein, um selektiv ein Kompensationssignal auf zukünftige Messungen in der normalen Betriebsphase anzuwenden, die mit dem gegebenen Verstärkungswert durchgeführt werden.
8 ist ein beispielhaftes Verfahren 800 zum Bestimmen des ratiometrischen Verstärkungsfehlers für ADCs mit Eingangsstufen mit kapazitiver Verstärkung gemäß Ausführungsformen der vorliegenden Offenbarung. Das Verfahren 800 kann mehr oder weniger Schritte als die in 8 gezeigten aufweisen. Darüber hinaus können verschiedene Schritte des Verfahrens 800 weggelassen, wiederholt, parallel ausgeführt, in einer anderen Reihenfolge ausgeführt oder rekursiv ausgeführt werden. Das Verfahren 800 kann durch Elemente aus 2-5 unter Verwendung der in 7 gezeigten Zeitdiagramme implementiert werden. Insbesondere kann das Verfahren 800 direkt oder indirekt durch die Steuerlogik 207 ausgeführt werden.
Bei Schritt 805 kann bestimmt werden, ob der ADC in einer normalen Phase oder in einer Kalibrierungsphase betrieben werden soll. Wenn der ADC in einer normalen Phase betrieben werden soll, kann das Verfahren 800 mit Schritt 810 fortfahren. Andernfalls kann das Verfahren 800 mit Schritt 815 fortfahren.
Bei Schritt 810 kann eine im ADC zu verwendende Verstärkung bestimmt werden. Die Verstärkung kann auf eine Eingangsspannung angewendet werden, die in einen digitalen Wert umgewandelt werden soll. Nach dem Anwenden der Verstärkung kann die Eingangsspannung in einen Bereich gewandelt werden, der durch einen Referenzspannungsbereich des ADC definiert ist. Ein digitaler Code, der auf der Eingangsspannung basiert, kann von dem ADC ausgegeben werden. Das Verfahren 800 kann mit Schritt 850 fortfahren.
Bei Schritt 815 können die verschiedenen möglichen Verstärkungseinstellungen des ADC bestimmt werden. Außerdem kann die Referenzspannung des ADC an den ADC-Spannungseingang angelegt werden.
Bei Schritt 820 kann eine ungetestete ADC-Verstärkungseinstellung zum Testen ausgewählt werden. Ein Satz von Kondensatorpaaren, die für die ausgewählte ADC-Verstärkungseinstellung zu verwenden sind, kann bestimmt werden.
Bei Schritt 825 kann eine Teilmenge der Kondensatorpaare, wie beispielsweise ein einzelnes Kondensatorpaar, aktiviert werden. Das Kondensatorpaar kann für eine ausreichende Zeitdauer aktiviert werden, um eine Menge von Abtastwerten zu erfassen, die durch die Abtastperiode dividiert durch die Verstärkung definiert ist. Während das Kondensatorpaar aktiviert ist, können die anderen Kondensatoren deaktiviert sein. Am Ende des Abtastzeitraums können die Ergebnisse integriert werden.
Bei Schritt 830 kann bestimmt werden, ob es zusätzliche nicht abgetastete Kondensatorpaare aus dem bestimmten Satz von Kondensatorpaaren aus Schritt 820 gibt. Wenn ja, kann das Verfahren 800 beispielsweise bei Schritt 825 wiederholt werden. Andernfalls kann das Verfahren 800 zu Schritt 835' weitergehen .
Bei Schritt 835 kann der Verstärkungsfehler aus den integrierten Ergebnissen für die ausgewählte Verstärkungseinstellung bestimmt werden. Bei Schritt 840 kann ein Korrekturwert für den Verstärkungsfehler für die Verstärkung für den zukünftigen Betrieb in der Normalphase eingestellt werden.
Bei Schritt 845 kann bestimmt werden, ob es zusätzliche Verstärkungseinstellungen gibt, die nicht getestet wurden. Wenn dies der Fall ist, kann das Verfahren 800 beispielsweise bei Schritt 820 wiederholt werden. Andernfalls kann das Verfahren 800 zu Schritt 850 fortschreiten.
Bei Schritt 850 kann bestimmt werden, ob das Verfahren 800 wiederholt werden soll. Das Verfahren 800 kann basierend auf beliebigen geeigneten Kriterien wiederholt werden, beispielsweise ob eine größere Vorrichtung oder System, in denen der ADC implementiert ist, dem ADC befohlen hat, den Betrieb fortzusetzen oder anzuhalten. Wenn das Verfahren 800 wiederholt werden soll, kann das Verfahren 800 beispielsweise zu Schritt 805 zurückkehren. Andernfalls kann das Verfahren 800 bei Schritt 855 enden.
Die vorliegende Offenbarung wurde in Bezug auf eine oder mehrere Ausführungsformen beschrieben, und es sollte erkannt werden, dass viele Äquivalente, Alternativen, Variationen und Modifikationen, abgesehen von den ausdrücklich genannten, möglich sind und im Schutzumfang der Offenbarung liegen. Während die vorliegende Offenbarung verschiedenen Modifikationen und alternativen Formen zugänglich ist, wurden spezifische beispielhafte Ausführungsformen davon in den Zeichnungen gezeigt und hierin im Detail beschrieben. Es versteht sich jedoch, dass die hierin beschriebene Beschreibung spezifischer beispielhafter Ausführungsformen die Offenbarung nicht auf die hierin offenbarten besonderen Formen beschränken soll.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62/852544 [0001]

Claims

Analog-Digital-Wandler- (ADC-) Schaltung, die aufweist: einen ADC-Spannungseingangsanschluss, einen ADC-Referenzeingangsanschluss; eine Abtastschaltung, die aufweist: einen Abtastspannungseingangsanschluss; einen Abtastspannungsausgangsanschluss; und eine Vielzahl von parallel geschaltete Kondensatoren, die ausgebildet sind, um selektiv aktiviert oder deaktiviert zu werden, wobei die Vielzahl von Kondensatoren zwischen dem Abtastspannungseingangsanschluss und dem Abtastspannungsausgangsanschluss angeordnet sind; einen Multiplexer, der zwischen dem ADC-Spannungseingangsanschluss und dem Abtastspannungseingangsanschluss und zwischen dem ADC-Referenzeingangsanschluss und dem Abtastspannungseingangsanschluss verbunden ist; und Steuerlogik, die ausgebildet ist, um in einer Kalibrierungsphase des Betriebs: den Multiplexer zu veranlassen, den ADC-Referenzeingangsanschluss auf den Abtastspannungseingangsanschluss zu leiten; einen gegebenen Verstärkungswert der ADC-Schaltung zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist; einen Satz der Vielzahl von Kondensatoren in der Abtastschaltung zu bestimmen, der verwendet werden soll, um den gegebenen Verstärkungswert zu erreichen; sukzessive Kondensatorteilmengen des Satzes der Vielzahl von Kondensatoren zu aktivieren, um die Spannung des ADC-Referenzeingangsanschlusses am Abtastspannungseingangsanschluss abzutasten, während ein Rest der Kondensatoren des Satzes der Vielzahl von Kondensatoren deaktiviert ist, bis alle Kondensatoren des Satzes der Vielzahl von Kondensatoren aktiviert wurden; einen Ausgangscode zu bestimmen, der sich nach dem Aktivieren aller Kondensatoren des Satzes der Vielzahl von Kondensatoren ergibt; und aus dem Ausgangscode einen Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung zu bestimmen; wobei die Steuerlogik weiterhin ausgebildet ist, um Korrekturmaßnahmen basierend auf dem Verstärkungsfehler des gegebenen Verstärkungswerts der ADC-Schaltung zu ergreifen.
ADC-Schaltung nach Anspruch 1, wobei das Aktivieren jeder Teilmenge des Satzes der Vielzahl von Kondensatoren ausgebildet ist, um die ADC-Schaltung so einzustellen, dass sie eine Verstärkung von eins durchführt.
ADC-Schaltung nach einem der Ansprüche 1 bis 2, wobei jede Teilmenge des Satzes der Vielzahl von Kondensatoren für eine gleiche Anzahl von Abtastwerten aktiviert wird.
ADC-Schaltung nach einem der Ansprüche 1 bis 3, wobei die Steuerlogik weiterhin ausgebildet ist, um in der Kalibrierungsphase des Betriebs: einen anderen Verstärkungswert der ADC-Schaltung zu bestimmen, für den der Verstärkungsfehler zu kalibrieren ist; einen anderen Satz der Vielzahl von Kondensatoren in der Abtastschaltung zu bestimmen, der verwendet werden soll, um den anderen Verstärkungswert zu erreichen; sukzessive Kondensatorteilmengen des anderen Satzes der Vielzahl von Kondensatoren zu aktivieren, um die Spannung des ADC-Referenzeingangsanschlusses am Abtastspannungseingangsanschluss abzutasten, während ein Rest der Kondensatoren des anderen Satzes der Vielzahl von Kondensatoren deaktiviert wird, bis alle Kondensatoren des anderen Satzes der Vielzahl von Kondensatoren aktiviert wurde, einen anderen Ausgangscode zu bestimmen, der sich nach dem Aktivieren aller Kondensatoren des anderen Satzes der Vielzahl von Kondensatoren ergibt; und aus dem anderen Ausgangscode einen Verstärkungsfehler des anderen Verstärkungswerts der ADC-Schaltung zu bestimmen.
ADC-Schaltung nach einem der Ansprüche 1 bis 4, wobei die Steuerlogik weiterhin ausgebildet ist, um: das Abtasten der Spannung des ADC-Referenzeingangsanschlusses an dem Abtastspannungseingangsanschluss für eine gegebene Anzahl von Abtastwerten zu bewirken; und das Abtasten jeder Teilmenge des Satzes der Vielzahl von Kondensatoren für eine Teilmenge der gegebenen Anzahl von Abtastwerten zu bewirken, wobei die Teilmenge der gegebenen Anzahl von Abtastwerten gleich der gegebenen Anzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert ist.
ADC-Schaltung nach Anspruch 5, wobei ein Quotient der gegebenen Anzahl von Abtastwerten dividiert durch den gegebenen Verstärkungswert keinen Rest aufweist.
System, das aufweist: eine der ADC-Schaltungen der Ansprüche 1 bis 6; eine Eingangsspannung, die mit dem ADC-Spannungseingangsanschluss der ADC-Schaltung verbunden ist, wobei die ADC-Schaltung ausgebildet ist, um die Eingangsspannung in den Ausgangscode umzuwandeln; und eine Referenzspannungsquelle, die mit dem ADC-Referenzeingangsanschluss der ADC-Schaltung verbunden ist, wobei die ADC-Schaltung ausgebildet ist, um die Eingangsspannung gemäß einem durch die Referenzspannungsquelle definierten Bereich umzuwandeln.
Verfahren, das den Betrieb eines Systems oder einer ADC-Schaltung gemäß den Konfigurationen nach einem der Ansprüche 1 bis 7 aufweist.