DE102017206177B9 - Betriebsverfahren für einen Überabtastung-Datenwandler - Google Patents

Abstract

Verfahren (1000) zum Betreiben eines Überabtastung-Datenwandlers, der einen Integrator mit geschalteten Kapazitäten aufweist, das Verfahren umfassend:Betreiben des Überabtastung-Datenwandlers in einem Verstärkungskalibrierungsmodus, umfassendAnlegen (1002) einer ersten Spannung an einen Eingangsanschluss des Integrators mit geschalteten Kapazitäten;Anlegen (1002) der ersten Spannung an einen Rückkopplungsanschluss des Integrators mit geschalteten Kapazitäten zum Bilden einer Rückkopplungsspannung;während einer ersten TaktphaseAnlegen (1004) der ersten Spannung an einen ersten Reihenkondensator über den Eingangsanschluss, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist,Anlegen (1004) einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, undAnlegen (1004) der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; undwährend einer zweiten TaktphaseIntegrieren (1006) von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators.

Description

• Technisches Gebiet
• Die vorliegende Erfindung betrifft allgemein einen Delta-Sigma-Analog-zu-Digital-Wandler (analog to digital converter, ADC) und ein Verfahren zu seiner Steuerung und insbesondere Ausführungsformen für ein Betriebsverfahren für einen Überabtastung-Datenwandler.
• Hintergrund
• Analog-zu-Digital-Wandler werden gewöhnlich in vielen elektronischen Anwendungen verwendet, um Analogsignale in Digitalsignale umzuwandeln. In der wirklichen Welt sind die meisten Daten oder Signale durch Analogsignale charakterisiert, zum Beispiel Temperatur, Stimme, Licht, Druck und so weiter. Diese Analogsignale, die in Zeit und Amplitude kontinuierlich sind, werden durch einen ADC in Digitalsignale, die in Bezug auf Zeit diskret sind und in Bezug auf Amplitude quantisiert werden, umgewandelt. Die ADC-Architekturen variieren basierend auf den Endanwendungen, den Kosten, der Geschwindigkeit und der Auflösung. Verschiedene ADC-Typen enthalten zum Beispiel Flash-ADC, Delta-Sigma-ADC, ADC mit schrittweiser Annäherung und Zweiflanken-ADC.
• Moderne Temperatursensoren verwenden Hochleistung-ACDs, um eine analoge Messung der Temperatur präzise in digitale Daten umzuwandeln, die für weitere Verarbeitung verwendet werden können. Beim Entwerfen eines Hochleistung-ADC enthalten verschiedene Attribute, die berücksichtigt werden können, zum Beispiel Auflösung, Geschwindigkeit, Siliziumbereich, Rauschen und Betriebsfrequenz. Verschiedene Fehler können bei der Analog-zu-Digital-Umwandlung eines Temperatursignals eingeführt werden. Die Fehler können zum Beispiel einen Verstärkungsfehler des ADC, Rauschkopplung und Nichtübereinstimmung zwischen verschiedenen Komponenten in dem ADC enthalten. Kalibrierung des ADC ist eine von verschiedenen Weisen zum Minimieren derartiger Fehler.
• Kurzfassung
• Gemäß einer Ausführungsform enthält ein Betriebsverfahren eines Überabtastung-Datenwandlers, der einen Integrator mit geschalteten Kapazitäten (switched capacitor, SC) aufweist, Betreiben des Überabtastung-Datenwandlers in einem Verstärkungskalibrierungsmodus; Anlegen einer ersten Spannung an einen Rückkopplungsanschluss des SC-Integrators, um eine Rückkopplungsspannung zu bilden, und während einer ersten Taktphase enthält das Verfahren ferner Anlegen der ersten Spannung an einen ersten Reihenkondensator über den Eingangsanschluss, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist; Anlegen einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität, und während einer zweiten Taktphase enthält das Verfahren Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators.
• Die US 7,551,109 B1 betrifft ein Verfahren, ein System und eine Vorrichtung für einen Dual-Modus-Betrieb eines Wandlers.
• Die US 2008/0238743 A1 bezieht sich auf eine Dither-Schaltung und einen Analog-Digital-Wandler mit einer Dither-Schaltung.
• Die US 2013/0099955 A1 bezieht sich auf ein Signalquantisierungsverfahren und eine Vorrichtung und einen Sensor basierend auf dem Verfahren.
• Die US 2014/0022102 A1 bezieht sich auf eine Vorrichtung und ein Verfahren zum Kalibrieren einer Offset-Spannung und auf eine zeitkontinuierliche Delta-Sigma-Modulation-Vorrichtung mit denselben.
• Figurenliste
• Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug genommen auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen, von denen:
• 1 einen beispielhaften Delta-Sigma-Analog-zu-Digital-Wandler ADC zeigt;
• 2A einen vollständig differenziellen Integrator mit geschalteten Kapazitäten eines Delta-Sigma-Modulators zeigt, konfiguriert zum Verwenden eines Verstärkungskalibrierungsverfahrens der Ausführungsform durch Verwendung eines Multiplexers;
• 2B einen vollständig differenziellen Integrator mit geschalteten Kapazitäten eines Delta-Sigma-Modulators zeigt, konfiguriert zum Verwenden eines Verstärkungskalibrierungsverfahrens der Ausführungsform;
• 3 einen unsymmetrischen Integrator mit geschalteten Kapazitäten eines Delta-Sigma-Modulators der Ausführungsform zeigt, konfiguriert zum Verwenden eines Verstärkungskalibrierungsverfahrens der Ausführungsform;
• 4 einen Delta-Sigma-ADC der Ausführungsform mit einem Temperatursensor und einer Korrekturschaltung zum Korrigieren eines Ausgangsdatenwerts unter Verwendung eines Kalibrierungskoeffizienten zeigt;
• 5 einen Verstärkungskalibrierungsmodus der Ausführungsform zeigt, eingerichtet zum Messen und Berechnen eines Verstärkungskalibrierungskoeffizienten unter Verwendung einer Prüfvorrichtung;
• 6 einen herkömmlichen Vorwärtskopplung-Delta-Sigma-Modulator zweiter Ordnung zeigt;
• 7 ein Blockdiagramm einer Temperaturerfassungsschaltung zeigt;
• 8 einen Temperatursensor zeigt, der über Dioden verbundene Vorrichtungen verwendet;
• 9A eine Temperaturerfassung-Vorstufen- und Nachverarbeitungsschaltung der Ausführungsform zeigt, die ein Verstärkungskalibrierungsverfahren der Ausführungsform und eine Basis-Emitter-Spannung als eine Referenzspannung verwendet;
• 9B eine Temperaturerfassung-Vorstufen- und Nachverarbeitungsschaltung der Ausführungsform zeigt, die eine temperaturunabhängige Referenzspannung verwendet; und
• 10 ein Ablaufdiagramm eines ADC-Verstärkungskalibrierungsverfahrens der Ausführungsform zeigt.
• Ausführliche Beschreibung der veranschaulichenden Ausführungsformen
• Nachstehend werden die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen ausführlich diskutiert. Es sollte jedoch anerkannt werden, dass die vorliegende Erfindung viele anwendbare erfinderischen Konzepte bereitstellt, die in einer großen Vielfalt von spezifischen Kontexten ausgeführt werden können. Die diskutierten spezifischen Ausführungsformen sind lediglich für spezifische Weisen zur Herstellung und Verwendung der Erfindung veranschaulichend und schränken den Rahmen der Erfindung nicht ein.
• Die vorliegende Erfindung wird in Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext, ein System und Verfahren zum Messen und Kalibrieren von Verstärkung eines Analog-zu-Digital-Wandlers (ADC), der ein Ladungsausgleichschema in einer Eingangsstufe eines Delta-Sigma-Modulators verwendet, beschrieben. Ausführungsformen der vorliegenden Erfindung können auch auf verschiedene Systeme, die Verstärker mit geschalteten Kapazitäten nutzen, angewandt werden.
• Verschiedene analoge physikalische Phänomene können in elektrische Signale umgewandelt werden. Diese physikalischen Phänomene, zum Beispiel Temperatur, Schall und Druck, werden durch verschiedene Sensoren in Informationen in der elektrischen Domäne übersetzt. Das elektrische Signal kann für weitere Signalverarbeitung in die digitale Domäne umgewandelt werden. Die Verarbeitung kann über einen Mikroprozessor oder eine Mikrosteuerung in einer digitalen Domäne durchgeführt werden. Eine derartige Umwandlung eines Analogsignals in den digitalen Ausgang wird durch einen ADC durchgeführt, der inhärente Fehler aufgrund von Rauschen und andere Entwurfsvariationen aufweisen kann. Ein Delta-Sigma-ADC ist einer von verschiedenen ADC-Typen, die für Anwendungen verwendet werden, die industrielle Präzisionsmessungen beinhalten.
• Ein Delta-Sigma-Modulator wird weitverbreitet für Delta-Sigma-ADC-Wandler verwendet. Präzisionsmessungen von statischen Werten wie Temperatur, Druck und andere Analogsignale werden häufig durch Delta-Sigma-ADC-Wandler durchgeführt. Kenntnisse über die tatsächliche Verstärkung des Delta-Sigma-ADC vor einer Umwandlung ermöglichen genaue oder fehlerfreie Messungen verschiedener, vorstehend beschriebener analoger Eingangssignale. Eine Weise der Bestimmung der tatsächlichen Verstärkung in einem Delta-Sigma-ADC besteht in der Durchführung einer Verstärkungsmessung und/oder -kalibrierung. Sobald die Verstärkung des Delta-Sigma-ADC bekannt ist, kann der analoge Eingangswert in den ADC basierend auf Kenntnis der Verstärkung des Delta-Sigma-ADC präzise abgeleitet werden.
• Allgemein beinhaltet das Messen einer ADC-Verstärkung das Einführen eines bekannten analogen Eingangssignals mit einem bekannten Gleichstromwert. In vielen ADC-Architekturen wird außerdem eine bekannte Referenzspannung verwendet. (ADC-Ausgangswerte sind häufig ein Code, der ein Verhältnis des Eingangssignals zur Referenzspannung repräsentiert). In einigen herkömmlichen Schaltungen kann eine derartige Messung mit mehreren Präzisionsreferenzspannungen und mehreren Umwandlungen durchgeführt werden.
• In Ausführungsformen der vorliegenden Erfindungen wird die Verstärkung eines Delta-Sigma-Modulators unter Verwendung einer einzelnen Umwandlung und einer einzelnen Eingangsspannung, die an sowohl den Eingangsanschluss als auch den Referenz-/Rückkopplungsspannungsanschluss des Sigma-Delta-Modulators angelegt wird, gemessen. Durch Durchführen einer einzelnen Umwandlung mit einer einzelnen Eingangsspannung ist es möglich, die tatsächliche Verstärkung des ADC unter Verwendung einer internen Spannungsreferenz zu bestimmen, ohne die Referenz selbst zu kennen.
• Während einer Verstärkungsmessung der Ausführungsform tastet die erste Integrationsstufe des Sigma-Delta-Modulators die Eingangsspannung am Eingangsanschluss ab, wenn ein Rückkopplungswert des Sigma-Delta-Modulators in einem ersten Zustand ist, und umgeht den Eingangsanschluss, wenn der Rückkopplungswert in einem zweiten Zustand ist. Ein Bitstrom wird durch den Sigma-Delta-Modulator erzeugt, wenn er auf diese Weise arbeitet, und ein Ausgangswert V_ADCOUT wird durch Filtern aus dem Bitstrom erzeugt. Anschließend wird ein Verstärkungswert wie folgt von V_ADCOUT abgeleitet: $${\text{K}}_{\text{ADCreal}}=2\cdot \frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$$

  
• Dieser abgeleitete Wert der wirklichen ADC-Verstärkung kann während der Nachverarbeitung von Messungen, die durch den ADC während normaler Betriebsbedingungen vorgenommen werden, verwendet werden. In einigen Ausführungsformen kann der ADC zum Verarbeiten des elektrischen Ausgangs eines Temperatursensors verwendet werden.
• 1 zeigt einen beispielhaften Delta-Sigma-ADC 100, der einen Delta-Sigma-Modulator erster Ordnung 110 in Reihe mit einem Digitalfilter 120 und einem Dezimator 122 enthält. Der Delta-Sigma-Modulator erster Ordnung 110 tastet ein analoges Eingangssignal ab und wandelt das analoge Eingangssignal durch Vergleichen des Eingangs mit einer Referenzspannung in einen quantisierten Ausgang um. Der quantisierte Ausgang ist ein Strom digitaler Werte, die den Wert des analogen Eingangssignals repräsentieren. Der quantisierte Ausgang wird zu einem 1-Bit-Rückkopplung-DAC 118 rückgekoppelt. Der Delta-Sigma-Modulator 110 verwendet den Ausgang des 1-Bit-Rückkopplung-DAC 118 und vergleicht ihn mit dem analogen Eingangssignal. Die Differenz zwischen dem analogen Eingangssignal und dem Ausgang des 1-Bit-Rückkopplung-DAC wird durch einen Differenzverstärker 112 erzeugt und ein Ausgang des Differenzverstärkers 112 wird durch einen Integrator 114 integriert. Der Ausgang des Integrators 114 wird einem 1-Bit-ADC 116 bereitgestellt. Der 1-Bit-ADC 116 wandelt den Integratorausgang in einen Digitalausgang von eins oder null um, der dem 1-Bit-Rückkopplung-DAC 118 zugeführt wird. Andere Delta-Sigma-Modulatoren können einer höheren Ordnung entsprechen, zum Beispiel zweiter, dritter, vierter und fünfter.
• Der Strom digitaler Werte, die das analoge Eingangssignal am Ausgang des Delta-Sigma-Modulators 110 repräsentieren, wird dem Digitalfilter 120 zugeführt. Das Digitalfilter 120 wird gewöhnlich durch ein Tiefpass-Mittelwertbildungsfilter implementiert. In anderen Anwendungen können andere Typen von Tiefpassfiltern verwendet werden. Ein Dezimator 122 ist am Ausgang des Digitalfilters 120 angeschlossen. Der Dezimator 122 filtert die Ausgangsrate des Digitalsignals durch Abwärtsabtastung der Ausgangsdaten, um die Abtastrate des Digitalsignals zu reduzieren.
• Allgemein basiert die Verstärkung des Delta-Sigma-Modulators 110 auf der Größenordnung des DAC-Ausgangs. Wenn zum Beispiel das analoge Eingangssignal gleich dem voll ausgesteuerten DAC-Ausgang ist, wird der Bitstrom einen voll ausgesteuerten Wert repräsentieren (z. B. werden die meisten oder sämtliche der Impulse in dem Bitstrom hoch sein). Es sollte jedoch verstanden werden, dass viele Delta-Sigma-Modulatoren aus Stabilitätsgründen unterhalb der vollen Aussteuerung betrieben werden.
• In einem Delta-Sigma-Modulator, der eine Struktur mit geschalteten Kapazitäten nutzt, wird die Größenordnung des DAC-Ausgangs durch Eingangskondensatoren eines Integrators mit geschalteten Kapazitäten einer ersten Stufe skaliert. Somit basiert die Verstärkung des Delta-Sigma-Modulators auf einem Verhältnis von DAC-Eingangskondensator und einem Eingangssignal-Eingangskondensator. Dieser Verstärkungswert kann durch parasitäre Kapazitäten und Vorrichtungsfehlübereinstimmungen beeinflusst werden.
• 2A zeigt einen Integrator mit geschalteten Kapazitäten (SC) 200 der Ausführungsform, der in einem Delta-Sigma-ADC-Modulator verwendet wird. In einer Ausführungsform enthält Betreiben des SC-Integrators 200 die Verwendung verschiedener Schaltschemen während eines Verstärkungskalibrierungsmodus und während eines normalen Betriebsmodus. In einigen Ausführungsformen kann das Verstärkungskalibrierung-Schaltschema jedoch zum Durchführen von Umwandlungen während des normalen Betriebsmodus verwendet werden. Der SC-Integrator 200 stellt die Wahlmöglichkeit des normalen Betriebsmodus und des Kalibrierungsmodus durch Verwendung eines Multiplexers 292, eines Multiplexers 294 und eines Multiplexers 296 bereit. Der Multiplexer 292, der Multiplexer 294 und der Multiplexer 296 multiplexen Steuersignale der Schalter 212, 218, 214, 216, 272 und 274 basierend auf dem Betriebsmodus. Während des normalen Betriebsmodus werden die Schalter 212 und 218 durch ein Taktphasensignal ø1 gesteuert und die Schalter 214 und 216 werden durch das Phasensignal ø2 gesteuert. Während des normalen Modus bleiben die Schalter 272 und 274 geöffnet.
• Der Betrieb des Integrators mit geschalteten Kapazitäten 200 ist in zwei Taktphasen aufgeteilt. Während einer ersten Taktphase ø1 werden die Integrierkondensatoren 270 und 280 aus dem Rückkopplungsweg entfernt und wird ein Integrierverstärker 240 durch Schließen der Schalter 244 und 246 automatisch genullt. In verschiedenen Ausführungsformen wird der Verstärkerversatz gespeichert, wenn der Integrierverstärker 240 automatisch genullt wird, und während der Integration subtrahiert. Der Integrierverstärker 240 arbeitet in einem vollständigen Differenzmodus durch Verwendung von Differenzeingängen und Differenzausgängen. Abtasten von Differenzeingangsspannung und Differenzreferenzspannung werden während der ersten Taktphase ø1 basierend auf einem Quantisiererausgang Q_OUT durchgeführt. Der Eingangsversatz des Integrierverstärkers 240 wird über Abtastkondensatoren 260 und 262 während der Taktphase ø1 gespeichert.
• Im normalen Betriebsmodus tastet der Eingangsabtastkondensator 260 den Differenzeingang V_ADCIN+ über den Schalter 212 an einem ersten Anschluss ab. Gleichermaßen tastet der Eingangsabtastkondensator 262 V_ADCIN- über den Schalter 218 an einem ersten Anschluss ab. Wenn der Quantisiererausgang Q_OUT auf einem ersten Ausgangspegel ist (d. h. hoch), tastet ein Kondensator 264 die Differenzreferenzspannung V_ADCREF+ ab und ein Kondensator 266 tastet V_ADCREF- ab. Es ist zu beachten, dass während des normalen Betriebs das Ausschließen der Eingangsdifferenzspannung V_ADCIN in einigen Ausführungsformen nicht vorkommt. Gleichermaßen werden in der in 2A gezeigten Ausführungsform die Schalter 212, 214, 216 und 218 durch die Signale ø1 und ø2 und nicht durch die ausgetasteten Signale ø1*OUT und ø2*OUT gesteuert. Die Differenzreferenzspannungen V_ADCREF+ und V_ADCREF-, die über die Kondensatoren 264 und 266 abgetastet werden, werden geschaltet, wenn der Quantisiererausgang an einem zweiten Ausgangspegel (z. B. niedrig) ist.
• Während einer zweiten Taktphase ø2 des normalen Betriebsmodus tastet der Abtastkondensator 260 die Eingangsdifferenzspannung V_ADCIN- ab und tastet der Abtastkondensator 262 die Eingangsdifferenzspannung V_ADCIN+ an ihren ersten Anschlüssen ab. Gleichermaßen wird V_ADCREF- durch den Kondensator 264 abgetastet und wird V_ADCREF+ durch den Kondensator 266 abgetastet. Die zweite Taktphase ø2 ist eine Integrierphase, in der die Schalter 242 und 248 geschlossen sind, um die Differenzausgänge des Verstärkers 240 über die Integrierkondensatoren 270 und 280 mit den Differenzeingängen des Verstärkers 240 zu verbinden. Die über die Eingangsabtastkondensatoren 260 und 262 und die Kondensatoren 264 und 266 gespeicherten Ladungen werden während der zweiten Taktphase ø2 integriert.
• 2A enthält ferner eine erste Bank von Schaltern 210, die die Schalter 212, 214, 216 und 218 enthält, um die Differenzeingänge V_ADCIN+ und V_ADCIN- mit den Eingangsabtastkondensatoren 260 und 262 zu verbinden. Eine zweite Bank von Schaltern 220 enthält die Schalter 222, 224, 226 und 228, um die Differenzreferenzeingänge V_ADCREF+ und V_ADCREF- mit den Referenzabtastkondensatoren 264 und 266 zu verbinden. Eine dritte Bank von Schaltern 230 enthält die vier Schalter 232, 234, 236 und 238, um die Verbindungen der Referenzabtastkondensatoren 264 und 266 zu Nichtumkehr- und Umkehreingängen des Verstärkers 240 zu wechseln.
• Bezug nehmend auf 2A, wird die vollständig differenzielle Integratorschaltung mit geschätzten Kapazitäten 200 durch eine Steuerschaltung 250 gesteuert, die zwei nicht überlappende Taktsignale ø1 und ø2 erzeugt. Diese zwei nicht überlappende Taktsignale ø1 und ø2 steuern verschiedene Schalter, die an den Differenzeingängen der Integratorschaltung mit geschalteten Kapazitäten 200 verwendet werden. Die Steuerschaltung 250 erzeugt außerdem Logiksignale OUT und OUTZ in Abhängigkeit von dem Quantisierungsergebnis und zwei logisch ausgetastete Signale der Taktphase ø1 und ø2 mit dem Ausgang Q_OUT des Quantisierers (nicht dargestellt). Die Logiksignale OUT und OUTZ steuern die Schalter 230 und steuern die Schalter 272 und 274 über den Multiplexer 294. Die logisch ausgetasteten Signale werden mit ø1*OUT und ø2*OUT bezeichnet. Das Logiksignal OUTZ ist ein Umkehrsignal von OUT. Es versteht sich, dass während der Taktphase ø1 die mit ø1 assoziierten Schalter geschlossen sind und während der Taktphase ø2 die mit ø2 assoziierten Schalter geschlossen sind. Gleichermaßen sind die mit ø1*OUT assoziierten Schalter geschlossen, wenn sowohl ø1 als auch der Quantisiererausgang Q_OUT hoch sind. Eine Taktabfolge der nicht überlappenden Taktsignale ø1 und ø2 und OUT ist in 2A dargestellt. Die vertikalen gepunkteten Linien zur Zeit t0, t1 und t2 wurden gezogen, um die nicht überlappende Art der Taktungen ø1 und ø2 zu zeigen.
• In einer Ausführungsform wird die differenzielle ADC-Eingangsspannung V_ADCIN durch einen als K_ADC bekannten Verstärkungsfaktor skaliert und durch die Referenzspannung V_ADCREF im Pegel verlagert. Die ADC-Eingangsspannung V_ADCIN wird durch die Integrierkondensatoren 270 und 280 integriert. Die Ausgangsspannung des ADC ist durch die folgende Gleichung gegeben: $${\text{V}}_{\text{ADCOUT}}={\text{K}}_{\text{ADC}}\frac{{\text{V}}_{\text{ADCIN}}}{{\text{V}}_{\text{ADCREF}}}$$

  

  wobei K_ADC ein Verhältnis des Abtastkondensators 260, verwendet für ADC-Eingangsspannung, und des Referenzabtastkondensators 264, verwendet für ADC-Referenzspannung, ist. Demgemäß kann K_ADC, auch bekannt als ADC-Verstärkung, wie folgt ausgedrückt werden: $${\text{K}}_{\text{ADC}}=\frac{{\text{C}}_{260}}{{\text{C}}_{264}}$$

  

  Verschiedene Faktoren können zu den Fehlern in der ADC-Verstärkung K_ADC beitragen, zum Beispiel eine Fehlübereinstimmung zwischen den Abtastkondensatoren 260 und 264, eine Fehlübereinstimmung zwischen verschiedenen Komponenten in den Differenzwegen des vollständig differenziellen Verstärkers 240. Kleinere Kondensatoren werden jedoch durch die parasitären Kapazitäten über den Schaltern und die parasitären Kapazitäten über die Abtastkondensatoren beträchtlich beeinflusst. Des Weiteren können Ungenauigkeiten beim Erzeugen der ADC-Referenzspannung außerdem die Verstärkung sowie die Messung der ADC-Ausgangsspannung V_ADCOUT beeinflussen. Eine Vormessung der ADC-Verstärkung während eines Kalibrierungsmodus kann die Verwendung kleinerer Kondensatorwerte zum Entwerfen eines differenziellen Integrators mit geschalteten Kapazitäten gestatten. Der kleinere Wert des Abtastkondensators kann außerdem eine höhere Geschwindigkeit und eine kleinere Fläche gestatten. In einer Ausführungsform werden die Werte der Abtastkondensatoren 260 und 262 als 5 fF gewählt. Alternativ können andere Werte verwendet werden.
• In einem Verstärkungskalibrierungsverfahren der Ausführungsform wird eine tatsächliche ADC-Verstärkung durch Durchführen einer einzelnen Messung eines ADC-Ausgangs unter einer besonderen Bedingung, bei der eine ADC-Referenzspannung V_ADCREF als eine ADC-Eingangsspannung V_ADCIN verwendet wird, berechnet. Basierend auf der Gleichung (1) bewirkt diese besondere Bedingung der Bereitstellung von V_ADCREF als V_ADCIN, dass V_ADCOUT gleich der ADC-Verstärkung K_ADC wird. Durch Messen von V_ADCOUT kann die ADC-Verstärkung K_ADC berechnet werden. Wenn der ADC-Eingang V_ADCIN größer ist als die volle ADC-Aussteuerung, ist eine genaue Messung der ADC-Verstärkung K_ADC unter Umständen nicht möglich. Die volle ADC-Aussteuerungsspannung ist durch die folgende Gleichung gegeben: $${\text{V}}_{\text{ADC FULL SCALE}}=\frac{{\text{V}}_{\text{ADCREF}}}{{\text{K}}_{\text{ADC}}}$$

  
• Unter einer derartigen Bedingung wird die ADC-Verstärkung K_ADC durch Anlegen einer ADC-Eingangsspannung V_ADCIN, die gleich der ADC-Referenzspannung V_ADCREF ist, gemessen. 2B zeigt einen Integrator mit geschalteten Kapazitäten (SC) 202 der Ausführungsform, der einen Kalibrierungsmodus der Ausführungsform erleichtert. Der SC-Integrator 202 der Ausführungsform repräsentiert den in 2A dargestellten SC-Integrator, wenn die Multiplexer 292, 294 und 296 im Verstärkungskalibrierungsmodus konfiguriert sind. Der vollständig differenzielle Integrator mit geschalteten Kapazitäten 202 enthält die Schalter 272 und 274, die verwendet werden, wenn der Ausgang Q_OUT des Quantisierers auf dem niedrigen Pegel oder einem zweiten Ausgangspegel ist, um die ersten Anschlüsse der Abtastkondensatoren 260 und 262 zu verbinden. Gemäß einer Ausführungsform werden Abtastungen des ADC-Eingangssignals zu Zeitintervallen basierend auf einer Abtastrate über die erste Bank von Schaltern 210 genommen. Die Abtastung kann in zwei Schritten durchgeführt werden. Der erste Schritt deckt eine Zeitperiode ab, in der der Quantisiererausgang Q_OUT hoch ist. Während des ersten Schritts wird die ADC-Eingangsspannung V_ADCIN über die Abtastkondensatoren 260 und 262 abgetastet. Gleichermaßen wird die ADC-Referenzspannurig V_ADCREF über die Referenzabtastkondensatoren 264 und 266 abgetastet. Während der Phase ø2 wird der umgekehrte Eingang (-V_ADCIN) durch Abtasten der Kondensatoren 260 und 262 abgetastet. Gleichermaßen wird während der Phase ø2 die umgekehrte Referenz (-V_ADCREF) über die Referenzabtastkondensatoren 264 und 266 abgetastet. Der zweite Schritt der Taktphase ø1 enthält eine Zeitperiode, in der der Quantisiererausgang Q_OUT niedrig oder auf einem zweiten Ausgangspegel ist. Während des zweiten Schritts ist der Referenzabtastkondensator 264 mit,feinem Nichtumkehr-Eingangsknoten des Verstärkers 240 verbunden und ist der Referenzabtastkondensator 266 mit einem Umkehreingangsknoten des Verstärkers 240 verbunden.
• Während des normalen Betriebs des Integrators mit geschalteten Kapazitäten 200 kann eine Spannungsgleichung am Nichtumkehreingang-Summierungsknoten des Verstärkers 240 abgeleitet werden. Zwei Gleichungen werden basierend auf einem ersten oder Hochpegelausgang Q_OUT des Quantisiererausgangs während einer Taktphase ø2 erhalten. Die Gleichungen können wie folgt ausgedrückt werden: $$\begin{array}{l}{\text{K}}_{\text{ADC}}\ast {\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}\text{ wenn OUT}=\text{hoch}‶\text{oder }1‶\text{ oder }(\text{OUTZ}\\ =\text{niedrig}‶\text{ oder }0‶)\end{array}$$

  

  $$\begin{array}{l}{\text{K}}_{\text{ADC}}\ast {\text{V}}_{\text{ADCIN}}-{\text{V}}_{\text{ADCREF}}\text{ wenn OUT}=niedrig‶\text{ oder }0‶\text{oder}\\ \left(\text{OUTZ}=\text{hoch}‶\text{ oder }1‶\right)\end{array}$$

  

  wobei K_ADC die ADC-Verstärkung und proportional zu einem Verhältnis eines Eingangsabtastkondensators und eines Referenzabtastkondensators ist.
• Während der Verstärkungskalibrierung kann der Integrator mit geschalteten Kapazitäten eine neue ADC-Referenzspannung V'_ADCREF verwenden. Die neue ADC-Referenzspannung kann wie folgt ausgedrückt werden: $${\text{V'}}_{\text{ADCREF}}={\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}$$

  
• Unter Verwendung der neuen ADC-Referenzspannung V'_ADCREF kann die ADC-Ausgangsspannung V_ADCOUT in Gleichung (1) wie folgt umgeschrieben werden: $${\text{V}}_{\text{ADCOUT}}={\text{K}}_{\text{ADC}}*\frac{{\text{V}}_{\text{ADCIN}}}{\text{V}{\text{'}}_{\text{ADCREF}}}={\text{K}}_{\text{ADC}}*\frac{{\text{V}}_{\text{ADCIN}}}{{\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}}$$

  
• In einer Ausführungsform ist die Schaltabfolge während der Verstärkungskalibrierung basierend auf einem hohen oder einem ersten Ausgangspegel des Quantisiererausgangs Q_OUT und einer Taktphase ø1 konfiguriert. Als solche werden die Gleichungen abgeleitet, die die Summierungsspannung an einem Eingang des Integrierverstärkers 240 des Delta-Sigma-Modulators mit geschalteten Kapazitäten 300 repräsentieren. Die Gleichungen können wie folgt ausgedrückt werden: $${\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}=2{\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}$$

  

  wenn OUT = „hoch“ oder „1“ oder (OUTZ = „niedrig“ oder „0“) und $${\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}-\left({\text{K}}_{\text{ADC}}*{\text{V}}_{\text{ADCIN}}+{\text{V}}_{\text{ADCREF}}\right)=-{\text{V}}_{\text{ADCREF}}$$

  

  wenn OUT = „niedrig“ oder „0“ oder (OUTZ = „hoch“ oder „1“)
• Das Verhältnis zwischen dem ADC-Ausgang V_ADCOUT und der ADC-Verstärkung K_ADC ist in Gleichung (6) beschrieben und durch Auswählen von V_ADCREF = V_ADCIN erhalten wir $${\text{V}}_{\text{ADCOUT}}=\frac{\frac{{\text{K}}_{\text{ADC}}}{2}}{\frac{{\text{K}}_{\text{ADC}}}{2}+1}$$

  
• In verschiedenen Ausführungsformen kann die ADC-Verstärkung K_ADC berechnet werden, um eine wirkliche ADC-Verstärkung K_ADCreal zu erhalten, die eine Funktion einer ADC-Ausgangsspannung V_ADCOUT ist und nicht von der Referenzspannung V_ADCREF, die während der Messung angelegt wird, abhängig ist. Die wirkliche ADC-Verstärkung K_ADCreal kann durch Umformen der Gleichung (9) berechnet und wie folgt ausgedrückt werden: $${\text{K}}_{\text{ADCreal}}=2\cdot \frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$$

  
• In der vorliegenden Ausführungsform wird die Messung der wirklichen ADC-Verstärkung K_ADCreal durchgeführt, indem ein ADC-Eingang V_ADCIN gleich der ADC-Referenzspannung V_ADCREF gesetzt wird. In einer anderen Ausführungsform kann die ADC-Verstärkung K_ADC ein von Einheit verschiedener Wert sein und der Ausgang des ADC ist während des Kalibrierungsmodus nicht gesättigt, wie durch Gleichung (9) gezeigt. Gemäß einer Ausführungsform, in der die ADC-Verstärkung K_ADC ausgewählt wird, kleiner als ein Wert von 50 zu sein, kann der ADC-Ausgang V_ADCOUT keine Sättigung des ADC bewirken.
• Die wirkliche ADC-Verstärkung K_ADcreal kann durch eine einzelne oder mehrere Messungen des ADC-Ausgangs V_ADCOUT während eines Kalibrierungsmodus berechnet werden und der berechnete Wert K_ADCreal kann während des normalen Betriebs verwendet werden, um Fehler aufgrund von Fehlübereinstimmungen und parasitären Kondensatoren von nominell identischen Vorrichtungen, zum Beispiel Abtastkondensatoren, Abtastschaltern in dem Delta-Sigma-Modulator, zu eliminieren. In einer Ausführungsform kann die wirkliche ADC-Verstärkung K_ADCreal berechnet werden, indem die ADC-Referenzspannung V_ADCREF als ein ADC-Eingang V_ADCIN und der Wert der wirklichen ADC-Verstärkung verwendet wird. Der Wert von K_ADCreal kann in einem digitalen Speicher, zum Beispiel ein Direktzugriffspeicher eines ASIC, für weitere Nachverarbeitung gespeichert werden.
• Wie in 2A und 2B dargestellt, weist der SC-Integrator eine Differenzstruktur auf. Eine derartige Differenzstruktur nutzt einen Abtastkondensator in jedem Differenzeingangsweg des Verstärkers. Gleichermaßen wird ein Referenzabtastkondensator in jedem Differenzeingang der Referenzspannung verwendet. Die Auswirkungen von Ladungsinjektionen von der Leistungsversorgung über die mit den Abtastkondensatoren in Reihe verbundenen Schaltern kann durch Verwendung eines vollständig differenziellen Verstärkers mit geschalteten Kapazitäten reduziert werden. Die Symmetrie der Differenzeingangswege gestattet, dass die Ladungsinjektionen Gleichtaktsignale sind. Daher kann können Taktdurchführung, Ladungsinjektion durch Schalter und Leistungsversorgung-Sperrung stark verbessert werden. Des Weiteren gestattet die Verwendung einer vollständig differenziellen Struktur eine erhöhte Gleichtaktsperrung.
• 3 zeigt einen unsymmetrischen Integrator mit geschalteten Kapazitäten eines Delta-Sigma-Modulators 300 der Ausführungsform, der zum Implementieren eines Verstärkungskalibrierungsmodus der Ausführungsform konfiguriert ist. Der unsymmetrische Integrator mit geschalteten Kapazitäten 206 empfängt einen unsymmetrischen ADC-Eingang V_ADCIN und zwei Referenzeingangsspannungen V_ADCREFP und V_ADCREFN. Die Differenz zwischen den Referenzspannungen V_ADCREFP und V_ADCREFN setzt eine ADC-Referenzspannung V_ADCREF. Der Kalibrierungsmodus ist in zwei Phasen aufgeteilt: eine erste Taktphase ø1 und eine zweite Taktphase ø2. Die erste Taktphase ø1 enthält die Periode, in der der Takt ø1 hoch ist und ø2 niedrig ist. Alternativ enthält die zweite Taktphase ø2 die Periode, in der ø2 hoch ist und ø1 niedrig ist. Die erste Taktphase ø1 kann als die Abtastphase und die zweite Taktphase ø2 als eine Integrierphase bezeichnet werden.
• Die erste Taktphase ø1 ist ebenfalls in zwei Schritte aufgeteilt: ein erster Schritt und ein zweiter Schritt basierend auf einem Ausgang des Quantisierers Q_OUT. Der erste Schritt enthält die Periode, in der der Quantisiererausgang Q_OUT auf einem ersten Ausgangspegel ist. Während des ersten Schritts wird der Abtastkondensator 260 auf eine Eingangsspannung V_ADCIN geladen, indem ein Schalter 212 geschlossen wird. Der erste Schritt der ersten Taktphase ø1 enthält außerdem Abtasten einer ersten Referenzspannung V_ADCREFP durch den Abtastkondensator 264 über das Schließen des Schalters 222. Die Nichtabtastanschlüsse der Abtastkondensatoren 260 und 264 werden während der ersten Taktphase ø1 an eine Gleichstromvorspannung (d. h. eine Erdspannung) gekoppelt. In verschiedenen Ausführungsformen kann die Gleichstromvorspannung eine Erdspannung oder eine beliebige andere Spannung basierend auf den Entwurfsspezifikationen sein.
• Der zweite Schritt der ersten Taktphase ø1 enthält Laden des Referenzabtastkondensators 264 mit einer zweiten Referenzspannung V_ADCREFN durch Schließen des Schalters 224 und dadurch wird der Referenzabtastkondensator auf die ADC-Referenzspannung geladen, die gleich einer Differenz von V_ADCREFP und V_ADCREFN ist. Der Abtastkondensator 260 wird von der ADC-Eingangsspannung V_ADCIN umgangen, indem der Schalter 212 geöffnet wird. Ein Schalter 272 verbindet den Abtastanschluss des Abtastkondensators 260 während des zweiten Schritts mit der Gleichstromvorspannung. Ein Integrierschalter 284 bleibt während der Abtastphase geöffnet und gestattet keine Integration während der ersten Taktphase ø1.
• Während der Integrierphase wird ein erster Anschluss des Abtastkondensators 260 mit einer Gleichstromvorspannung (z. B. Erdspannung) durch den Schalter 272 verbunden. Zur gleichen Zeit wird ein erster Anschluss des Referenzabtastkondensators 264 mit der Gleichstromvorspannung (d. h. Erdspannung) über einen Schalter 310 verbunden. Die über den Abtastkondensator 260 und den Referenzabtastkondensator 264 gespeicherten Ladungen werden durch den Abtastkondensator 270 integriert, indem der Schalter 284 geschlossen wird. In der vorliegenden Ausführungsform wird die Integration durch einen Verstärker 240 durchgeführt.
• 4 zeigt ein Blockdiagramm eines Sigma-Delta-ADC 400 der Ausführungsform, der einen Temperatursensor 410 und einen SC-Integrator 200 mit einem Analogsignaleingang und einem Referenzsignaleingang enthält. Ein Ausgang eines Multiplexers 412 wird verwendet, zwischen einem Ausgang des Temperatursensors 410 und einem durch einen Referenzgenerator 422 erzeugten Referenzsignal ADCREF zu wählen. Gemäß verschiedenen Betriebsmodi, zum Beispiel während eines normalen Betriebsmodus, wählt der Multiplexer 412 den Ausgang eines Temperatursensors 410. Alternativ wählt der Multiplexer 412 während eines Kalibrierungsmodus das Referenzsignal ADCREF. In anderen Ausführungsformen kann der Ausgang des Multiplexers 412 mit dem Referenzsignaleingang des SC-Integrators 200 verbunden sein, so dass der Multiplexer 412 während des Kalibrierungsmodus den Temperatursensorausgang als das Referenzsignal, das zum SC-Integrator 200 geht, auswählt. In einer anderen Ausführungsform kann eine externe ADC-Referenzspannung während eines Kalibrierungsmodus, der eine Nachverarbeitung des Ausgangs der Korrekturschaltung 420 enthält, angelegt werden. Eine Steuerung 250 stellt dem SC-Integrator 200 ein Multiplexersteuersignal mux_control zum Steuern des Multiplexers 412 zusätzlich zu verschiedenen nicht überlappenden Taktphasensignalen basierend auf einem Bitstromausgang eines Komparators 414, der mit dem Ausgang des SC-Integrators 200 verbunden ist, bereit. Der digitale Bitstromausgang des Komparators 414 repräsentiert den Wert des analogen Eingangssignals zum SC-Integrator 200. Ein Block 418 einer seriellen Anschlussschnittstelle (SPI) kann verwendet werden, weitere Kommunikation und Programmierbarkeit mit der Steuerung 250 über serielle Anschlussbits und ein Taktsignal zu gestatten.
• Ein Dezimationsfilter 416 ist an den Ausgang des Komparators 414 gekoppelt, um die Ausgangsrate des Bitstroms durch Abwärtsabtastung herauszufiltern. Der Ausgang des Dezimationsfilters 416 repräsentiert einen digitalen Code, der das an dem Eingang des SC-Integrators 200 bereitgestellte Analogsignal repräsentiert. Der digitale Code wird durch eine Korrekturschaltung 420, in der der digitale Code durch Verwendung eines Kalibrierungskoeffizienten angepasst wird, weiter verarbeitet. Der Kalibrierungskoeffizient ist ein Wert, der verwendet wird, den aus dem Dezimationsfilter kommenden digitalen Code zu korrigieren, um etwaige Fehler aufgrund von Fehlübereinstimmung und anderen parasitären Effekten in der Vorrichtung zu eliminieren. Der Kalibrierungskoeffizient wird unter Verwendung des Kalibrierungsmodus berechnet und der berechnete Wert kann in einer Speicherschaltung 430 gespeichert werden. Die Speicherschaltung 430 kann verwendet werden, den Kalibrierungskoeffizienten über eine bidirektionale Schnittstelle zwischen der Speicherschaltung 430 und der Korrekturschaltung 420 abzurufen.
• In einigen Ausführungsformen können die Korrekturschaltung 420 und der Speicher 430 in einem einzelnen Block implementiert werden. Während des Betriebs kann die Korrekturschaltung den im Speicher gespeicherten Kalibrierungskoeffizienten auf den Ausgangswert des ADC anwenden. Der Ausgangswert kann zu einer PTAT-Zahl in Beziehung stehen, die typischerweise als µ bezeichnet wird. Eine digitale Temperaturauslesung DOUT kann durch lineare Skalierung der PTAT-Zahl µ erhalten werden, die wie folgt ausgedrückt wird: $$\text{Dout}=\text{A}*\mathrm{\mu +}\text{ B}.$$

  
• In einer Ausführungsform wird der Koeffizient A unter Verwendung der Ergebnisse einiger Kalibrierungsschritte, die die Messung der wirklichen ADC-Verstärkung enthalten, berechnet. Der andere Koeffizient B ist die Temperatur in Kelvin.
• 5 zeigt ein Blockdiagramm, das eine Prüfanordnungskonfiguration zum Messen des Kalibrierungskoeffizienten während des Kalibrierungsmodus der Ausführungsform des Delta-Sigma-ADC mit geschalteten Kapazitäten 510 repräsentiert. Eine Prüfanordnungseinheit 520 enthält eine Prüfvorrichtung 522, die imstande ist, über eine serielle Anschlussschnittstelle 418 mit dem Delta-Sigma-ADC 510 zu kommunizieren. Die Prüfvorrichtung kommuniziert über die serielle Anschlussschnittstelle (SPI) 418, um den ADC 510 in den Kalibrierungsmodus zu versetzen. Alternativ können andere Typen von digitalen Schnittstellen verwendet werden.
• Während des Kalibrierungsmodus steuert die SPI 418 den Multiplexer 412 zum Wählen einer Referenzspannung anstelle eines analogen Eingangssignals. Der Multiplexer 412 leitet eine Referenzspannung an einen Eingang des Delta-Sigma-Modulators und Dezimationsfilters 540 während des Kalibrierungsmodus. Ein Datenausgang des Delta-Sigma-Modulators und Dezimationsfilters 540 wird zurückgelesen und in einem Speicher eines Mikroprozessors 524 gespeichert. Der Datenausgang wird durch die Mikrosteuerung weiter verarbeitet, um einen Kalibrierungskoeffizienten zu berechnen, der zum Korrigieren des Datenausgangs während des normalen Betriebsmodus verwendet werden kann, wie in 4 beschrieben. Die vorstehend beschriebene Prüfanordnung und Konfiguration zum Berechnen und Messen eines Kalibrierungskoeffizienten und seine Speicherung in der Mikrosteuerung für zukünftige Verwendung ist eine von vielen Weisen zum Berechnen und Speichern der Kalibrierungskoeffizienten, die während der Nachverarbeitung der gemessenen Daten verwendet werden können. In einer alternativen Ausführungsform kann ein äquivalenter DATAOUT erhalten werden, wenn der Multiplexer 412 in den Referenzweg angeordnet und ADCIN als ADCREF während der Verstärkungskalibrierung verwendet wird. In einer anderen Ausführungsform können Multiplexer für sowohl ADCIN als auch ADCREF enthalten sein.
• In einer Ausführungsform kann die Prüfanordnungskonfiguration ein Teil einer eingebauten Eigenprüfung- bzw. BIST-Implementierung sein, in der die Prüfvorrichtung und die Mikrosteuerung in derselben integrierten Schaltung wie der Delta-Sigma-ADC mit geschalteten Kapazitäten gefertigt werden. In einer derartigen Ausführungsform kann der Kalibrierungsmodus über eine serielle Anschlussschnittstelle der integrierten Schaltung betrieben werden.
• 6 zeigt ein Blockdiagramm eines herkömmlichen Vorwärtskopplung-Delta-Sigma-Modulators 600 zweiter Ordnung, der eine erste Stufe 610, einen zweiten Integrator 620 und einen 1-Bit-ADC 630 enthält. Die erste Stufe 610 gestattet Integration einer Differenzspannung zwischen einem ADC-Eingang A1 und einem Ausgang B1 eines Rückkopplung-DAC 616. Die Differenzspannung wird durch den Summierer 612, der den Analogeingang A1 und den Ausgang B1 des Rückkopplung-DAC 616 als Eingänge verwendet, erzeugt. Ein erster Integrator 614 führt die Integration mit einem Verstärkungsfaktor C1 durch. Die erste Stufe 610 kann durch 2A und 2B implementiert werden.
• Der Delta-Sigma-Modulator 600 zweiter Ordnung führt eine zweite Integration des Ausgangs des ersten Integrators 614 durch einen zweiten Integrator 620 durch. Ein Vorwärtskopplungsweg 624 gestattet, dass der Ausgang des ersten Integrators 614 mit einem Faktor K1 skaliert und durch einen Summierer 628 summiert wird. Der Zweck der Vorwärtskopplung besteht in der Begrenzung von Signalausschlägen am Ausgang des zweiten Integrators und außerdem der Umgehung der Verzögerung am zweiten Integrator 620. Der Summierer 628 summiert den Vorwärtskopplungswert des ersten Integrators 614 und einen skalierten Ausgang des zweiten Integrators 620 und legt den Summierungswert an den 1-Bit-ADC 630 an, um in einen digitalen Ausgangsstrom umgewandelt zu werden. Der hier beschriebene Vorwärtskopplungsweg ist eine von vielen verschiedenen Weisen zum Implementieren der Vorwärtskopplungstechnik in einem Delta-Sigma-Modulator zweiter Ordnung. In einer Ausführungsform können andere Wege der Vorwärtskopplung verwendet werden. Alternativ können Schaltungen und Verstärkungskalibrierungsverfahren der Ausführungsform auf andere Delta-Sigma-Architekturen, die im Fachgebiet bekannt sind, angewandt werden.
• 7 zeigt einen Temperatursensor 700 der Ausführungsform, der ein Temperatursensorelement 710 enthält, gekoppelt an einen 1-Bit-Delta-Sigma-Modulator mit geschalteten Kapazitäten 730 zweiter Ordnung. Der Ausgang des 1-Bit-Delta-Sigma-Modulators 730 ist mit einem Digitalblock 740 verbunden, der digitale Funktionen enthält, zum Beispiel Dezimationsfilter, Kalibrierungssteuerung für Versatz und Verstärkung. Gemäß einer Ausführungsform erzeugt das Temperatursensorelement 710 eine Referenzspannung V_ADCREF und eine temperaturäquivalente Eingangsspannung, die wie in der Eingangsspannung V_ADCIN verwendet wird. Die als V_ADCIN verwendete temperaturäquivalente Spannung kann zu einer Absoluttemperatur- bzw. PTAT-Spannung, die als ein Eingang durch den Delta-Sigma-Modulator 730 verwendet wird, proportional sein. Die durch das Temperatursensorelement 710 erzeugte PTAT-Spannung wird in einen Hochfrequenzstrom von 1-Bit-Digitalausgang umgewandelt, der durch den Digitalblock 740 verwendet wird. Der Hochfrequenzstrom von 1-Bit-Digitalausgang ist eine digitale Repräsentation der eingegebenen analogen PTAT-Spannung, die eine Temperatur repräsentiert.
• Ein digitales Tiefpassfilter im Digitalblock 740 dämpft Quantisierungsrauschen, das durch den Delta-Sigma-Modulator bei hohen Frequenzen erzeugt wird. In einer Ausführungsform kann das Digitalfilter, unter anderen möglichen Verfahren der Implementierung, durch Verwendung eines gewichteten Mittels implementiert sein. Ein Dezimator wird am Ausgang des Digitalfilters verwendet, um die Ausgangsdatenrate zu vermindern und einen N-Bit-Code zu erzeugen. In einer anderen Ausführungsform kann das N-Bit-Wort am Ausgang des Dezimators für Verstärkungs- und/oder Versatzkorrektur weiter nachbearbeitet werden, um einen digitalen Code zu erzeugen, der die Temperatur repräsentiert.
• 8 zeigt eine Temperaturerfassungsschaltung 710 in einem Temperatursensor 700 der Ausführungsform. Die Temperaturerfassungsschaltung 710 verwendet zwei Dioden 812 und 814 zum Erzeugen einer Referenzspannung V_ADCREF, die gleich einer Summe einer CTAT-Spannung V_BE und einer PTAT-Spannung ΔV_BE ist. Die Summe von V_BE und ΔV_BE wird durch einen Datenwandler der Ausführungsform als eine Referenzspannung verwendet. V_BE ist eine Basis-Emitter-Spannung eines bipolaren PNP-Transistors, der vorwärtsvorgespannt und in einer aktiven Region betrieben wird. Die CTAT-Spannung (Basis-Emitter-Spannung) V_BE hat einen negativen Temperaturkoeffizienten und dieser negative Temperaturkoeffizient beträgt typischerweise um -2 mV/°C. Die PTAT-Spannung ΔV_BE ist eine Differenz der Basis-Emitter-Spannungen zwischen zwei bipolaren Transistoren, die mit zwei verschiedenen Vorspannungsströmen betrieben werden. In einigen Ausführungsformen könnten die Dioden 812 und 814 unter Verwendung von über Dioden verbundenen bipolaren Transistoren oder anderen Diodenstrukturen, die unter Verwendung eines CMOS-Massenprozesses implementiert werden können, implementiert werden.
• Der Temperatursensor 710 enthält außerdem die Schaltschaltungen 820 und 822. Die Schaltschaltungen 820 und 822 enthalten mehrere Schalter, die durch einen Takt mit einer Frequenz von F_S/2 gesteuert werden. Die Abtastfrequenz F_S/2 ist mit dem Takt des Delta-Sigma-Modulators synchronisiert. Die Schaltschaltung 820 gestattet eine Wahlmöglichkeit des Wechselns der Verbindungen der Stromquellen 816 und 818 zu den Dioden 814 bzw. 812. Die Schaltschaltung 820 gestattet ein dynamisches Austauschen von Stromspiegeln, die die Dioden 812 und 814 vorspannen, um den Effekt von Fehlübereinstimmung der Dioden zu lindern.
• Die Schaltschaltung 820 enthält vier Schalter und diese werden durch die Taktphase ø1 und ø2 gesteuert. Ein erstes Paar von Schaltern wird verwendet, den Strom 818 zwischen den Dioden 812 und 814 basierend auf der Taktphase ø1 und ø2 zu schalten. Gleichermaßen wird ein zweites Paar von Schaltern verwendet, den Strom 816 zwischen den Dioden 812 und 814 zu schalten. In der Taktphase ø1 wird der Strom 818 zum Vorspannen der Diode 812 verwendet und wird der Strom 816 zum Vorspannen der Diode 814 verwendet. Alternativ wird während der Taktphase ø2 der Strom 818 zum Vorspannen der Diode 814 verwendet und wird der Strom 816 zum Vorspannen der Diode 812 verwendet. Eine Differenzspannung ΔV_BE zwischen der vorwärtsvorgespannten Diode 814 und der Diode 812 wird durch die Schaltschaltung 822 ausgegeben. Die Schaltschaltung 822 enthält ein erstes Paar von Schaltern, gekoppelt an eine Anode der Diode 814, und ein zweites Paar von Schaltern, gekoppelt an die Anode von Diode 812. Die Schalter werden durch die Taktphase ø1 und ø2 gesteuert, um eine Spannung V_BE2 der vorwärtsvorgespannten Diode 814 an einem Anschluss und einer vorwärtsvorgespannten Diode V_BE1 an einem anderen Anschluss auszugeben. Die Differenzspannung ΔV_BE ist gleich (V_BE2 - V_BE1).
• Im vorliegenden Beispiel von 8 wird die Schaltschaltung 822 verwendet, die Verbindungen der Anoden der Dioden 812 und 814 dynamisch auszutauschen, um V_BE und ΔV_BE zu erzeugen, so dass die Spannungen V_BE1 und V_BE2 sich über eine Taktperiode nicht verändern und ΔV_BE und V_BE richtig abgetastet werden können.
• Die Auswirkung einer Fehlübereinstimmung der Stromquellen 816 und 818 kann auch durch Durchführen einer dynamischen Elementanpassung (DEM) zwischen den Stromquellen (hier nicht dargestellt) gelindert werden. Durch Verwendung von DEM werden die Spannungen V_BE und ΔV_BE über verschiedene Vorrichtungen gemittelt, so dass Fehler aufgrund von Fehlübereinstimmung reduziert werden können.
• In einigen Ausführungsformen können doppelte Abtastschaltkreise verwendet werden, um die ADC-Rauschleistung zu verbessern. Es ist zu beachten, dass die Schaltschaltungen 820 und 822 mit den Abtastschaltern in dem ADC kombiniert werden können, um die Implementierung einer doppelten Abtaststruktur durch Reduzieren der Anzahl von Schaltern, die im Signalweg verwendet werden, zu optimieren.
• 9A zeigt eine Temperaturerfassungsschaltung 900 der Ausführungsform, die eine Temperatursensor-Vorstufenschaltung 910 und eine Temperatursensor-Nachverarbeitungsschaltung 920 enthält. Die Temperatursensor-Vorstufenschaltung 910 verwendet das Temperatursensorelement 710 zum Erzeugen einer ADC-Referenzspannung V_ADCREF, die gleich einer Basis-Emitter-Spannung V_BE ist, und eine ADC-Eingangsspannung V_ADCIN, die ein Vielfaches einer ADC-Verstärkung K_ADC und eine Differenz von V_BE-Spannungen von zwei bipolaren Transistoren ΔV_BE ist. Die Multiplexer 912 und 914 werden verwendet, Eingangssignale zum Delta-Sigma-Modulator 730 zweiter Ordnung basierend darauf, ob das System in einem Verstärkungskalibrierungs- oder einem normalen Betriebsmodus ist, zu multiplexen. Der Delta-Sigma-Modulator 730 zweiter Ordnung verwendet V_BE als eine Referenzspannung und ΔV_BE als eine Eingangsspannung während des normalen Modus. Alternativ stellen die Multiplexer 912 und 914 dem Eingang des Delta-Sigma-Modulators 730 V_BE als die ADC-Eingangsspannung während eines Kalibrierungsmodus bereit. Die Multiplexer 912 und 914 können in dem Referenzweg angeordnet werden, um V_ADCIN als Referenz für den ADC zu multiplexen. Demgemäß wird ΔV_BE als sowohl die Eingangsspannung als auch die Referenzspannung während des Kalibrierungsmodus verwendet.
• Wie vorher erwähnt, ist der Ausgang des Delta-Sigma-Modulators 730 eine digitale Bitstrom-Repräsentation des Analogeingangs in den Delta-Sigma-Modulator 730. Der Strom des Digitalausgangs wird einem Dezimationsfilter 950 bereitgestellt, das einen Impulsdichte-Modulationsprozentanteil (PDM%) in der Form eines Digitalcodes von N Bit bereitstellt, der einen digitalen Wert des analogen ADC-Eingangs V_ADCIN repräsentiert. Der PDM% kann als ein Verhältnis des ADC-Eingangs und der ADC-Referenzspannung ausgedrückt werden. In diesem Beispiel ist der analoge ADC-Eingang eine Differenzspannung ΔV_BE von Basis-Emitter-Spannungen von zwei bei einem verschiedenen Stromverhältnis vorgespannten Dioden. Der analoge ADC-Eingang wird durch die folgende Gleichung repräsentiert: $${\text{V}}_{\text{ADCIN}}={\text{K}}_{\text{ADC}}*\Delta {\text{V}}_{\text{BE}}$$

  

  wobei K_ADC eine ADC-Verstärkung und in der vorliegenden Ausführungsform proportional zu einem Verhältnis eines Eingangsabtastkondensators und eines Referenzabtastkondensators in dem Delta-Sigma-Modulator 730 zweiter Ordnung ist. In anderen Ausführungsformen kann die Differenzspannung ΔV_BE durch zwei bipolare und mit verschiedenen Strömen vorgespannte Transistoren implementiert werden.
• In einer Ausführungsform werden die ADC-Referenzspannung V_BE und die ADC-Eingangsspannung K_ADC*ΔV_BE zum Erzeugen eines Impulsdichte-Modulationsprozentanteils (PDM %) verwendet. Der PDM% repräsentiert ein eingegebenes analoges abgetastetes Signal als einen Strom von 1-Bit-Datenimpulsen, wobei die Dichte der Impulse einen analogen Wert repräsentiert. Demgemäß kann der PDM% für die vorliegende Ausführungsform durch die folgende Gleichung ausgedrückt werden: $$\text{PDM}\%=\text{X}={\text{K}}_{\text{ADC}}\frac{\Delta {\text{V}}_{\text{BE}}}{{\text{V}}_{\text{BE}}}$$

  
• Eine Temperatursensor-Nachverarbeitungsschaltung 920 wird zum Verarbeiten des PDM%-Werts zu einem Temperatur-Auslesewert verwendet. Die Temperatursensor-Nachverarbeitungsschaltung 920 enthält eine Abbildungsschaltung 922 zum Abbilden des PDM% auf einen PTAT-Verhältniswert µ. Das PTAT-Verhältnis µ wird ferner durch die Abbildungsschaltung 924 auf einen digitalen Temperaturwert abgebildet. Die digitale Temperaturablesung kann mittels eines PTAT-Verhältnisses µ erhalten werden, das wie folgt ausgedrückt wird: $$\mathrm{\mu =}\text{X}/\left(1+\text{X}\right)=\mathrm{\alpha }*\Delta {\text{V}}_{\text{BE}}/\left({\text{V}}_{\text{BE}}+\mathrm{\alpha }*\Delta {\text{V}}_{\text{BE}}\right)=\mathrm{\alpha }*\Delta {\text{V}}_{\text{BE}}/{\text{V}}_{\text{BG}},$$

  

  wobei V_BG eine temperaturunabhängige Spannung oder gewöhnlich als eine Bandlückenspannung bekannt ist, ΔV_BE eine PTAT-Spannung ist und die ADC-Verstärkung K_ADC proportional zu einem Faktor α in dem Ausdruck ist. Die digitale Temperatur T in Celsius kann dann durch lineare Skalierung erhalten werden: $$\text{T}=\text{A}*\mathrm{\mu +}\text{B},$$

  

  wobei A = A0*(V_BG/α) ist und B die Kelvin-Temperatur ist, die gleich 273,15 °C ist.
• Gemäß einer Ausführungsform kann eine genaue Temperaturmessung nach Durchführen eines Kalibrierungsalgorithmus erhalten werden, wobei das PTAT-Verhältnis µ wie folgt skaliert wird: $$\mathrm{\mu =}\frac{\text{X}}{1+\text{X}\ast \text{á\_calib }}$$

  

  und der Koeffizient A wie folgt ausgedrückt wird: $$\text{A}=\frac{\text{A}0\ast {\text{V}}_{\text{BG}\_\text{calib}}}{\text{á}\_\text{calib}}.$$

  

  wobei $${\text{V}}_{\text{BG\_calib}}={\text{V}}_{\text{BE}}+\mathrm{\alpha }*\Delta {\text{V}}_{\text{BE}}$$

  
• In der vorliegenden Ausführungsform können V_{BG_calib} und ein Kalibrierungskoeffizient α__calib in drei Schritten gemessen werden. Der erste Schritt enthält das Messen der wirklichen K_ADC oder ADC-Verstärkung durch Verwendung des folgenden Verhältnisses: $${\mathrm{\alpha }}_{\_\text{calib}}=\mathrm{\alpha }/{\text{K}}_{\text{ADCreal}}.$$

  
• Der erste Schritt enthält im Wesentlichen das Messen einer wirklichen oder tatsächlichen ADC-Verstärkung K_ADCreal und kann die Verstärkungskalibrierungsverfahren der Ausführungsform, wie vorstehend beschrieben, verwenden, wenn der ADC-Eingang V_ADCIN und die ADC-Referenz V_ADCREF gleich gemacht werden. Der zweite Schritt beinhaltet Messen von ΔV_BE durch Verwendung einer bekannten V_{REF_calib} als eine ADC-Referenz. Der dritte oder letzte Schritt enthält Berechnen von V_BE aus der Messung des Verhältnisses im normalen Betrieb ΔV_BE/V_BE. (ΔV_BE wird als gleich wie im vorherigen Schritt angenommen.)
• 9B zeigt eine andere Temperaturerfassungsschaltung 910 der Ausführungsform, in der das Temperaturerfassungselement 710 zum Erzeugen einer Eingangsspannung ΔV_BE konfiguriert ist. Die verstärkte Version wird durch α ΔV_BE bezeichnet, wobei α der in der ersten Stufe des ADC erzeugte Verstärkungsfaktor und proportional zu einem Verhältnis eines Eingangsabtastkondensators und eines Referenzabtastkondensators in dem Delta-Sigma-Modulator 730 zweiter Ordnung ist. Des Weiteren ist Verwenden des ersten Integrators des ADC, konfiguriert wie im Verstärkungskalibrierungsmodus und mit einem Referenzeingang V_ADCREF = V_BE und einem ADC-Eingang V_ADCIN = ΔV_BE, äquivalent zu einem ADC mit einer Referenzspannung V_ADCREF: $${\text{V}}_{\text{ADCREF}}={\text{V}}_{\text{BE}}+\mathrm{\alpha }\Delta {\text{V}}_{\text{BE}}$$

  

  wobei α ein Verstärkungsfaktor ist, proportional zur ADC-Verstärkung K_ADC und durch die folgende Gleichung gegeben: $$\mathrm{\alpha =}\text{2}\ast \frac{{\text{C}}_{\text{SMP}}}{{\text{C}}_{\text{REF}}}$$

  

  wobei C_SMP die Kapazität eines Abtastkondensators für die ADC-Eingangsspannung ist und CREF die Kapazität eines Referenzabtastkondensators für die ADC-Referenzspannung ist. In verschiedenen Ausführungsformen wird die in Gleichung (20) beschriebene ADC-Referenzspannung V_ADCREF durch Auswählen eines geeigneten Werts für α temperaturunabhängig gemacht. Der resultierende PDM% am Ausgang des Dezimationsfilters 950 ist in diesem Fall: $$\text{PDM}\%=\mathrm{\alpha }\text{*}\Delta {\text{V}}_{\text{BE}}/\left({\text{V}}_{\text{BE}}+\mathrm{\alpha }\text{*}\Delta {\text{V}}_{\text{BE}}\right),$$

  

  der direkt das vorstehend beschriebene PTAT-Verhältnis µ erzeugt. In der Ausführungsform von 9B enthält die Temperatursensor-Nachverarbeitungsschaltung 930 die Skalierungsschaltung 922 nicht. In diesem Fall ist die digitale Nachverarbeitung in Bezug auf die Berechnung des PTAT-Verhältnisses µ nicht erforderlich. Die Skalierungsschaltung 924 stellt den Temperatur-Auslesewert basierend auf linearer Skalierung des PTAT-Verhältnisses µ bereit.
• In einer Ausführungsform kann der Verstärkungsfaktor α durch Messen einer wirklichen ADC-Verstärkung K_ADCreal unter Verwendung von vorstehend beschriebenen Verstärkungskalibrierungsverfahren der Ausführungsform berechnet werden. Die wirkliche ADC-Verstärkung enthält Fehler aufgrund von Fehlübereinstimmungen und anderen Nichtidealitäten von Komponenten, die in dem ADC verwendet werden, die nominell identisch sind. Dabei kann der Verstärkungsfaktor α unter Verwendung der wirklichen ADC-Verstärkung kalibriert und genaue Temperaturmessungen können basierend auf Nachverarbeitung des PDM% durch die Temperatursensor-Nachverarbeitungsschaltung durchgeführt werden.
• Demgemäß kann ein genauer digitaler Wert der Temperatur durch Verwendung des PDM% während der Nachverarbeitung erhalten werden. Diese Nachverarbeitung beinhaltet Umwandeln des PDM% oder des N-Bit-Codes in einen digitalen Wert, der einen digitalen Wert der Temperatur repräsentiert. Der PDM% kann außerdem durch ein Verhältnis von proportionaler zu absoluter Temperatur (PTAT) µ repräsentiert werden, gegeben durch die folgende Gleichung: $$\text{PTAT}-\text{Verh}\ddot{\text{a}}\text{ltnis}=\mathrm{\mu =\alpha }\frac{\Delta {\text{V}}_{\text{BE}}}{{\text{V}}_{\text{BE}}+\mathrm{\alpha }\Delta {\text{V}}_{\text{BE}}}$$

  

  wobei der Ausdruck αΔV_BE im Zähler eine PTAT-Spannung repräsentiert und der Ausdruck (V_BE+ αΔV_BE) im Nenner eine temperaturunabhängige Referenzspannung oder in einigen Fällen eine Bandlückenspannung repräsentiert. In einer Ausführungsform kann der Verstärkungsfaktor α als ein Wert gewählt werden, der den Nenner zu einer temperaturunabhängigen Referenzspannung macht, die häufig als eine Bandlückenspannung bekannt ist. In verschiedenen Ausführungsformen kann der Verstärkungsfaktor α in einem Kalibrierungsmodus berechnet werden und kann der berechnete Verstärkungsfaktor α__calib während der Nachverarbeitung verwendet werden, um eine digitale Temperaturmessung zu erreichen, die frei von systematischen Fehlern hinsichtlich von Übereinstimmung und Nichtidealitäten von verschiedenen Komponenten ist, die in dem Delta-Sigma-Modulator 730 zweiter Ordnung verwendet werden.
• 10 zeigt ein Ablaufdiagramm eines Verfahrens 1000 für ein Verstärkungskalibrierungsverfahren der Ausführungsform eines Überabtastung-Datenwandlers. Das Verfahren 1000 beginnt bei Schritt 1002, der Anlegen einer ersten Spannung an einen Eingangsanschluss des Integrators mit geschalteten Kapazitäten und Anlegen der ersten Spannung an einen Rückkopplungsanschluss des Integrators mit geschalteten Kapazitäten enthält. Der Schritt 1002 enthält ferner Anlegen der ersten Spannung, um eine Rückkopplungsspannung zu bilden. Der Schritt 1004 beginnt während einer ersten Taktphase und enthält Anlegen der ersten Spannung an einen ersten Reihenkondensator, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist. Der Schritt 1004 enthält außerdem Anlegen einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer Polarität basierend auf dem Ausgang des Überabtastung-Datenwandlers. In Schritt 1006, der eine zweite Taktphase enthält, erfolgt Integration von Ladungen über den ersten Reihenkondensator und den zweiten Reihenkondensator.
• Ein System eines oder mehrerer Computer kann konfiguriert sein, besondere Betriebsvorgänge oder Aktionen dadurch durchzuführen, dass Software, Firmware, Hardware oder eine Kombination dieser in dem System installiert sind, die im Betrieb bewirkt oder bewirken, dass das System die Aktionen durchführt. Ein oder mehrere Computerprogramme können konfiguriert sein, besondere Betriebsvorgänge oder Aktionen dadurch durchzuführen, dass sie Anweisungen enthalten, die, wenn sie von einer Datenverarbeitungsvorrichtung ausgeführt werden, bewirken, dass die Vorrichtung die Aktionen durchführt. Ein allgemeiner Aspekt enthält ein Verfahren zum Betreiben eines Überabtastung-Datenwandlers, der einen Integrator mit geschalteten Kapazitäten (SC) aufweist, das Verfahren enthaltend: Betreiben des Überabtastung-Datenwandlers in einem Verstärkungskalibrierungsmodus, enthaltend Anlegen einer ersten Spannung an einen Eingangsanschluss des Integrators mit geschalteten Kapazitäten; Anlegen einer ersten Spannung an einen Rückkopplungsanschluss des Integrators mit geschalteten Kapazitäten, um eine Rückkopplungsspannung zu bilden; während einer ersten Taktphase Anlegen der ersten Spannung an einen ersten Reihenkondensator über den Eingangsanschluss, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist, Anlegen einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; und während einer zweiten Taktphase Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators. Das Verfahren enthält ferner Betreiben des Überabtastung-Datenwandlers in einem normalen Betriebsmodus, wobei Betreiben enthält, den Ausgang des Überabtastung-Datenwandlers gemäß einem Kalibrierungskoeffizienten anzupassen, wobei der Kalibrierungskoeffizient auf dem Ausgang des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus basiert. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme und Verfahren, konfiguriert zum Implementieren der verschiedenen Elemente.
• Implementierungen können eines oder mehrere der folgenden Merkmale enthalten. Das Verfahren kann außerdem Speichern des Kalibrierungskoeffizienten vor dem Betreiben des Überabtastung-Datenwandlers in dem normalen Betriebsmodus enthalten. Die anderen Implementierungen der Ausführungsformen enthalten das Verfahren des Betreibens des Überabtastung-Datenwandlers, wobei der Kalibrierungskoeffizient eine Funktion eines Verstärkungswerts K_ADCreal des Überabtastung-Datenwandlers ist, wobei ${\text{K}}_{\text{ADCreal}}=2\frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$

  

  gilt und V_ADCOUT der Ausgang des Überabtastung-Datenwandlers ist. Implementierungen der beschriebenen Techniken können Hardware, ein Verfahren oder einen Prozess oder Computersoftware in einem computerzugänglichen Medium enthalten.
• In einigen Ausführungsformen enthält der erste Reihenkondensator eine Vielzahl erster Kondensatoren und enthält die erste Spannung eine Differenzspannung. In einer anderen Ausführungsform enthält das Verfahren ferner: Betreiben des Überabtastung-Datenwandlers in einem normalen Betriebsmodus, enthaltend: Anlegen einer Eingangsspannung an den Eingangsanschluss des Integrators mit geschalteten Kapazitäten, während der ersten Taktphase Anlegen einer Umgehungsspannung an den ersten Reihenkondensator und Anlegen der Rückkopplungsspannung an den zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; und während der zweiten Taktphase Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators. Das Verfahren enthält ferner: Anlegen der Umgehungsspannung, was enthält: Abtrennen des Eingangsanschlusses von dem ersten Reihenkondensator; und Anlegen einer Erdspannung an den ersten Reihenkondensator. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• Ein weiterer allgemeiner Aspekt enthält einen Überabtastung-Datenwandler mit: einem Integrator mit geschalteten Kapazitäten, enthaltend einen Verstärker; einem ersten Reihenkondensator, gekoppelt zwischen einem Eingangsanschluss und dem Verstärker, einem ersten Schaltnetzwerk, gekoppelt an den ersten Reihenkondensator, einem zweiten Reihenkondensator, gekoppelt zwischen einem Rückkopplungsanschluss und dem Verstärker, und einem zweiten Schaltnetzwerk, gekoppelt an den zweiten Reihenkondensator; einer Steuerung, gekoppelt an das erste Schaltnetzwerk und das zweite Schaltnetzwerk, die Steuerung konfiguriert zum Betreiben des Überabtastung-Datenwandlers in einem Verstärkungskalibrierungsmodus, enthaltend, während einer ersten Taktphase, Anlegen einer ersten Spannung an den ersten Reihenkondensator über den Eingangsanschluss und das erste Schaltnetzwerk, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist, und Anlegen einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss und das zweite Schaltnetzwerk mit einer Polarität basierend auf dem Ausgang des Überabtastung-Datenwandlers; und während einer zweiten Taktphase Konfigurieren des Integrators mit geschalteten Kapazitäten zum Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• Der Überabtastung-Datenwandler enthält ferner eine Verstärkungskorrekturschaltung, gekoppelt an den Ausgang des Überabtastung-Datenwandlers, wobei die Verstärkungskorrekturschaltung konfiguriert ist, den Ausgang des Überabtastung-Datenwandlers gemäß einem Kalibrierungskoeffizienten anzupassen, wobei der Kalibrierungskoeffizient auf dem Ausgang des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus basiert. In einigen Ausführungsformen kann der Überabtastung-Datenwandler den Kalibrierungskoeffizienten enthalten, der eine Funktion eines Verstärkungswerts K_ADCreal des Überabtastung-Datenwandlers ist, wobei ${\text{K}}_{\text{ADCreal}}=2\frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$

  

  gilt und V_ADCOUT der Ausgang des Überabtastung-Datenwandlers ist. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• In einigen Ausführungsformen enthält der Überabtastung-Datenwandler ferner: eine Prüfmessungseinheit, gekoppelt an den Überabtastung-Datenwandler, wobei die Prüfmessungseinheit konfiguriert ist, den Überabtastung-Datenwandler in dem Verstärkungskalibrierungsmodus zu programmieren; und eine Mikrosteuerung, konfiguriert zum Zurücklesen eines Ausgangs des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus und zum Berechnen des Kalibrierungskoeffizienten basierend auf dem Ausgang des Überabtastung-Datenwandlers. In einer anderen Ausführungsform kann die Mikrosteuerung ferner konfiguriert sein, den Kalibrierungskoeffizienten in einer abrufbaren Speicherschaltung zu speichern. Implementierungen der beschriebenen Techniken können Hardware, ein Verfahren oder einen Prozess oder Computersoftware in einem computerzugänglichen Medium enthalten.
• Implementierungen können außerdem enthalten, dass die Prüfmessungseinheit und die Mikrosteuerung auf einem selben Siliziumsubstrat integriert sind. In einigen Ausführungsformen kann der Überabtastung-Datenwandler außerdem den ersten Reihenkondensator mit einer Vielzahl erster Kondensatoren und den zweiten Reihenkondensator mit einer Vielzahl zweiter Kondensatoren enthalten. Der Überabtastung-Datenwandler kann außerdem die Eingangsanschlüsse mit einem Differenzialeingangsanschluss und den Rückkopplungsanschluss mit einem Differenzialrückkopplungsanschluss enthalten. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• Ein allgemeiner Aspekt enthält eine Temperatursensorschaltung, enthaltend: einen Delta-Sigma-Modulator mit einem ersten Eingang und einem Referenzeingang; ein Temperatursensorelement, konfiguriert zum Erzeugen einer ersten Spannung und einer ersten Referenzspannung basierend auf einer gemessenen Temperatur; und einen ersten Multiplexer und einen zweiten Multiplexer, gekoppelt zwischen dem Temperatursensorelement und dem Delta-Sigma-Modulator, wobei der erste Multiplexer und der zweite Multiplexer konfiguriert sind, die erste Referenzspannung während eines ersten Modus und die erste Spannung während eines zweiten Modus auszugeben. Die Temperatursensorschaltung enthält ferner ein Dezimationsfilter mit einem Eingang, gekoppelt an einen Ausgang des Delta-Sigma-Modulators, und einem Ausgang, konfiguriert zum Erzeugen eines durch einen N-Bit-Code repräsentierten Impulsdichte-Modulationsprozentanteils (PDM%). Die Temperatursensorschaltung kann außerdem ein Temperatursensorelement enthalten, implementiert durch eine PTAT-Schaltung. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• In einigen Ausführungsformen kann die Temperatursensorschaltung außerdem die erste Spannung als einen Ausgang der PTAT-Schaltung enthalten. In anderen Ausführungsformen kann die Temperatursensorschaltung außerdem die erste Referenzspannung mit einer CTAT-Spannung enthalten. In weiteren Ausführungsformen kann die Temperatursensorschaltung außerdem die erste Referenzspannung des Temperatursensorelements mit einer Bandlückenspannung enthalten. Implementierungen der beschriebenen Techniken können Hardware, ein Verfahren oder einen Prozess oder Computersoftware in einem computerzugänglichen Medium enthalten.
• Die Implementierung kann außerdem die Temperatursensorschaltung mit dem Delta-Sigma-Modulator unter Verwendung einer Basis-Emitter-Spannung eines vorwärtsvorgespannten bipolaren Transistors als den ersten Eingang und den Referenzeingang während des ersten Modus enthalten. Eine andere Implementierung kann die Temperatursensorschaltung enthalten, wobei ein Kalibrierungskoeffizient basierend auf einem PDM% während des ersten Modus gemessen wird, wobei der Kalibrierungskoeffizient zum Anpassen einer Temperaturmessung während des zweiten Modus verwendet wird. In einer anderen Ausführungsform kann die Temperatursensorschaltung den ersten Modus als einen Kalibrierungsmodus und den zweiten Modus als einen normalen Betriebsmodus aufweisen. Andere Ausführungsformen dieses Aspekts enthalten korrespondierende Schaltungen und Systeme, konfiguriert zum Durchführen verschiedener Aktionen der Verfahren.
• Ausführungsformen der vorliegenden Erfindung können auf verschiedene Temperaturerfassungsschaltungen, in denen eine sehr hohe Messgenauigkeit erforderlich ist, angewandt werden. In einer anderen Ausführungsform kann eine Zweipunkt-Verstärkungsmessung unter Verwendung von zwei verschiedenen Referenzspannungen durch eine einzelne ADC-Referenzspannung V_ADCREF zum Messen einer genauen ADC-Verstärkung ersetzt werden. Das hier beschriebene Verstärkungskalibrierungsverfahren kann in einer Anzahl von Anwendungen verwendet werden.
• Gemäß einer Ausführungsform ist ein Delta-Sigma-Modulator-ADC mit geschalteten Kapazitäten konfiguriert, eine genaue Messung der ADC-Verstärkung K_ADC während eines Kalibrierungsmodus bereitzustellen, ohne den vollen ADC-Aussteuerungsausgangswert zu überschreiten, während die ADC-Referenz V_ADCREF als eine ADC-Eingangsspannung V_ADCIN verwendet wird. Alternativ kann die ADC-Eingangsspannung V_ADCIN als ADC-Referenzspannung V_ADCREF verwendet werden. Gemäß einer anderen Ausführungsform können zusätzliche Schalter in den Abtastweg des ADC-Eingangs V_ADCIN während eines Kalibrierungsmodus hinzugefügt werden. Die zusätzlichen Schalter werden während des Verstärkungskalibrierungsmodus verwendet und bleiben während des normalen Betriebsmodus geöffnet. Daher stören die zusätzlichen Schalter die normale Funktion des Delta-Sigma-Modulators mit geschalteten Kapazitäten nicht.
• In einem Beispiel enthält ein intelligenter Temperatursensor ein ADC-Verstärkungskalibrierungsverfahren der Ausführungsform zum Messen der Temperatur mit einem Genauigkeitsniveau zwischen 0,05 % und 0,1 %. Ein Vorteil der vorliegenden Ausführungsformen beinhaltet Messen der ADC-Verstärkung, ohne Sättigen des ADC zu einem vollen Aussteuerungswert. Einige Ausführungsformen können Messen einer tatsächlichen ADC-Verstärkung enthalten, die die tatsächlichen Fehlübereinstimmungen und Nichtidealitäten von nominell identischen Vorrichtungen aufgrund von statistischen Variationen in der Halbleiterverarbeitung enthält. In anderen Ausführungsformen enthält Messen der tatsächlichen ADC-Verstärkung Fehlübereinstimmungen von verschiedenen Komponenten aufgrund von parasitären Vorrichtungen, assoziiert mit einer Platzierung dieser Komponenten in der Anordnung, und mit Auswirkungen von nahegelegenen Vorrichtungen in der Anordnung.
• Während diese Erfindung unter Bezugnahme auf die veranschaulichenden Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem einschränkenden Sinn verstanden werden. Verschiedene Abwandlungen und Kombinationen der veranschaulichenden Ausführungsformen sowie anderer Ausführungsformen der Erfindung werden Fachleuten im Fachgebiet nach Bezugnahme auf die Beschreibung offensichtlich sein. Es wird daher beabsichtigt, dass die angefügten Ansprüche jegliche derartige Abwandlungen oder Ausführungsformen einschließen.

Claims (24)

1. Verfahren (1000) zum Betreiben eines Überabtastung-Datenwandlers, der einen Integrator mit geschalteten Kapazitäten aufweist, das Verfahren umfassend: Betreiben des Überabtastung-Datenwandlers in einem Verstärkungskalibrierungsmodus, umfassend Anlegen (1002) einer ersten Spannung an einen Eingangsanschluss des Integrators mit geschalteten Kapazitäten; Anlegen (1002) der ersten Spannung an einen Rückkopplungsanschluss des Integrators mit geschalteten Kapazitäten zum Bilden einer Rückkopplungsspannung; während einer ersten Taktphase Anlegen (1004) der ersten Spannung an einen ersten Reihenkondensator über den Eingangsanschluss, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist, Anlegen (1004) einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen (1004) der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; und während einer zweiten Taktphase Integrieren (1006) von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators.
2. Verfahren nach Anspruch 1, ferner umfassend Betreiben des Überabtastung-Datenwandlers in einem normalen Betriebsmodus, wobei Betreiben umfasst, den Ausgang des Überabtastung-Datenwandlers gemäß einem Kalibrierungskoeffizienten anzupassen, wobei der Kalibrierungskoeffizient auf dem Ausgang des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus basiert.
3. Verfahren nach Anspruch 2, ferner umfassend Speichern des Kalibrierungskoeffizienten vor dem Betreiben des Überabtastung-Datenwandlers in dem normalen Betriebsmodus.
4. Verfahren nach einem der Ansprüche 2 oder 3, wobei der Kalibrierungskoeffizient eine Funktion eines Verstärkungswerts (K_ADCreal) des Überabtastung-Datenwandlers ist, wobei ${\text{K}}_{\text{ADCreal}}=2\frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$

   

   gilt und V_ADCOUT der Ausgang des Überabtastung-Datenwandlers ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der erste Reihenkondensator eine Vielzahl von ersten Kondensatoren umfasst und die erste Spannung eine Differenzialspannung umfasst.
6. Verfahren nach einem der Ansprüche 1 bis 5, ferner umfassend: Betreiben des Überabtastung-Datenwandlers in einem normalen Betriebsmodus, umfassend Anlegen einer Eingangsspannung an den Eingangsanschluss des Integrators mit geschalteten Kapazitäten, während der ersten Taktphase Anlegen einer Umgehungsspannung an den ersten Reihenkondensator und Anlegen der Rückkopplungsspannung an den zweiten Reihenkondensator über den Rückkopplungsanschluss mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; und während der zweiten Taktphase Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei Anlegen der Umgehungsspannung umfasst: Abtrennen des Eingangsanschlusses von dem ersten Reihenkondensator; und Anlegen einer Erdungsspannung an den ersten Reihenkondensator.
8. Überabtastung-Datenwandler, umfassend: einen Integrator mit geschalteten Kapazitäten (200; 202), umfassend einen Verstärker; einen ersten Reihenkondensator, gekoppelt zwischen einem Eingangsanschluss und dem Verstärker, ein erstes Schaltnetzwerk, gekoppelt an den ersten Reihenkondensator, einen zweiten Reihenkondensator, gekoppelt zwischen einem Rückkopplungsanschluss und dem Verstärker, und ein zweites Schaltnetzwerk, gekoppelt an den zweiten Reihenkondensator; eine Steuerung, gekoppelt an das erste Schaltnetzwerk und das zweite Schaltnetzwerk, wobei die Steuerung konfiguriert ist, den Überabtastung-Datenwandler in einem Verstärkungskalibrierungsmodus zu betreiben, umfassend während einer ersten Taktphase Anlegen einer ersten Spannung an den ersten Reihenkondensator über den Eingangsanschluss und das erste Schaltnetzwerk, wenn ein Ausgang des Überabtastung-Datenwandlers in einem ersten Zustand ist, und Anlegen einer Umgehungsspannung an den ersten Reihenkondensator, wenn der Ausgang des Überabtastung-Datenwandlers in einem zweiten Zustand ist, und Anlegen der ersten Spannung an einen zweiten Reihenkondensator über den Rückkopplungsanschluss und das zweite Schaltnetzwerk mit einer auf dem Ausgang des Überabtastung-Datenwandlers basierenden Polarität; und während einer zweiten Taktphase Konfigurieren des Integrators mit geschalteten Kapazitäten (200; 202) zum Integrieren von Ladungen des ersten Reihenkondensators und des zweiten Reihenkondensators.
9. Überabtastung-Datenwandler nach Anspruch 8, ferner umfassend eine Verstärkungskorrekturschaltung (420), gekoppelt an den Ausgang des Überabtastung-Datenwandlers, wobei die Verstärkungskorrekturschaltung (420) konfiguriert ist, den Ausgang des Überabtastung-Datenwandlers gemäß einem Kalibrierungskoeffizienten anzupassen, wobei der Kalibrierungskoeffizient auf dem Ausgang des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus basiert.
10. Überabtastung-Datenwandler nach Anspruch 9, wobei der Kalibrierungskoeffizient eine Funktion eines Verstärkungswerts (K_ADCreal) des Überabtastung-Datenwandlers ist, wobei ${\text{K}}_{\text{ADCreal}}=2\frac{{\text{V}}_{\text{ADCOUT}}}{1-{\text{V}}_{\text{ADCOUT}}}$

    

    gilt und V_ADCOUT der Ausgang des Überabtastung-Datenwandlers ist.
11. Überabtastung-Datenwandler nach einem der Ansprüche 9 oder 10, ferner umfassend: eine Prüfmessungseinheit, gekoppelt an den Überabtastung-Datenwandler, wobei die Prüfmessungseinheit konfiguriert ist, den Überabtastung-Datenwandler in dem Verstärkungskalibrierungsmodus zu programmieren; und eine Mikrosteuerung, konfiguriert zum Zurücklesen eines Ausgangs des Überabtastung-Datenwandlers während des Verstärkungskalibrierungsmodus und zum Berechnen des Kalibrierungskoeffizienten basierend auf dem Ausgang des Überabtastung-Datenwandlers.
12. Überabtastung-Datenwandler nach Anspruch 11, wobei die Mikrosteuerung ferner konfiguriert ist, den Kalibrierungskoeffizienten in einer abrufbaren Speicherschaltung (430) zu speichern.
13. Überabtastung-Datenwandler nach einem der Ansprüche 11 oder 12, wobei der Überabtastung-Datenwandler, die Prüfmessungseinheit und die Mikrosteuerung auf einem selben Siliziumsubstrat integriert sind.
14. Überabtastung-Datenwandler nach einem der Ansprüche 8 bis 13, wobei der erste Reihenkondensator eine Vielzahl von ersten Kondensatoren umfasst und der zweite Reihenkondensator eine Vielzahl von zweiten Kondensatoren umfasst.
15. Überabtastung-Datenwandler nach Anspruch 14, wobei der Eingangsanschluss einen Differenzialeingangsanschluss umfasst und der Rückkopplungsanschluss einen Differenzialrückkopplungsanschluss umfasst.
16. Temperatursensorschaltung (700, 900), umfassend: einen Delta-Sigma-Modulator (730) mit einem ersten Eingang und einem Referenzeingang; ein Temperatursensorelement (710), konfiguriert zum Erzeugen einer ersten Spannung (V_ADCIN) und einer ersten Referenzspannung (V_ADCREF) basierend auf einer gemessenen Temperatur, wobei die erste Referenzspannung mit dem Referenzeingang des Delta-Sigma-Modulators (730) gekoppelt ist; und einen ersten Multiplexer (912) und einen zweiten Multiplexer (914), gekoppelt zwischen dem Temperatursensorelement (710) und dem Delta-Sigma-Modulator (730), wobei der erste Multiplexer (912) und der zweite Multiplexer (914) konfiguriert sind, die erste Referenzspannung während eines ersten Modus dem ersten Eingang bereitzustellen und die erste Spannung während eines zweiten Modus dem ersten Eingang bereitzustellen, wobei während des ersten Modus die erste Referenzspannung (V_ADCREF) sowohl an den ersten Eingang als auch an den Referenzeingang bereitgestellt wird und wobei während des zweiten Modus die erste Spannung (V_ADCIN) an den ersten Eingang und die erste Referenzspannung (V_ADCREF) an den Referenzeingang bereitgestellt wird.
17. Temperatursensorschaltung (700, 900) nach Anspruch 16, ferner umfassend ein Dezimationsfilter (950) mit einem Eingang, gekoppelt an einen Ausgang des Delta-Sigma-Modulators (730), und einem Ausgang, konfiguriert zum Erzeugen eines durch einen N-Bit-Code repräsentierten Impulsdichte-Modulationsprozentanteils (PDM%).
18. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 oder 17, wobei das Temperatursensorelement (710) eine PTAT-Schaltung umfasst.
19. Temperatursensorschaltung (700, 900) nach Anspruch 18, wobei die erste Spannung ein Ausgang der PTAT-Schaltung ist.
20. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 bis 19, wobei die erste Referenzspannung eine CTAT-Spannung ist.
21. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 bis 19, wobei die erste Referenzspannung des Temperatursensorelements (710) eine Bandlückenspannung ist.
22. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 bis 21, wobei der Delta-Sigma-Modulator (730) eine Basis-Emitter-Spannung eines vorwärtsvorgespannten bipolaren Transistors als den ersten Eingang und den Referenzeingang während des ersten Modus verwendet.
23. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 bis 22, wobei ein Kalibrierungskoeffizient basierend auf einem Impulsdichte-Modulationsprozentanteils (PDM%) während des ersten Modus gemessen wird, wobei der Kalibrierungskoeffizient verwendet wird, eine Temperaturmessung während des zweiten Modus anzupassen.
24. Temperatursensorschaltung (700, 900) nach einem der Ansprüche 16 bis 23, wobei der erste Modus ein Kalibrierungsmodus ist und der zweite Modus ein normaler Betriebsmodus ist.

Images