DE102016110558B4 - Hintergrundschätzung von Komparator-Offset eines Analog-Digital-Wandlers - Google Patents

Abstract

Verfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC), wobei das Verfahren umfasst:Bestimmen von Datenabtastwerten (1) eines Restsignals, das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC (102) und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Eingangssignals in den Sub-ADC (102), wobei Datenabtastwerte zwei benachbarten Codes entsprechen, welche mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird;Verfolgen von Zustandsinformation der benachbarten Codes basierend auf den Datenabtastwerten, im Zeitablauf; undBestimmen eines erwarteten Werts, welcher einen Offset des Komparators schätzt, basierend auf den Zustandsinformationen.

Description

• TECHNISCHES GEBIET DER OFFENBARUNG
• Die vorliegende Erfindung betrifft das Gebiet der integrierten Schaltungen, insbesondere die Hintergrundschätzung von Komparator-Offset eines Analog-Digital-Wandlers auf eine Weise, die gegenüber Bandbreitenfehlanpassung und/oder Eingangsverteilung unempfindlich ist.
• HINTERGRUND
• In vielen elektronischen Anwendungen wird ein analoges Eingangssignal unter Verwendung eines Analog-Digital-Wandlers (ADC für engl. analog-to-digital converter) in ein digitales Ausgangssignal umgewandelt (z. B. zur Weiterverarbeitung des digitalen Signals). Allgemein gesprochen sind ADCs elektronische Geräte, die eine kontinuierliche physikalische Größe, die von einem analogen Signal übertragen wird, in eine digitale Zahl, welche die Amplitude der Größe darstellt, (oder in ein digitales Signal, das die digitale Zahl überträgt) umwandeln. ADCs sind an vielen Orten zu finden, wie beispielsweise Breitband-Kommunikationssystemen, Audiosystemen, Empfängersystemen usw. Bei Präzisionsmesssystemen zum Beispiel sind Elektroniken mit einem oder mehreren Sensoren zum Durchführen von Messungen versehen, und diese Sensoren können ein analoges Signal erzeugen. Das analoge Signal wird dann als für einen ADC Eingang bereitgestellt, um ein digitales Ausgangssignal zur Weiterverarbeitung zu erzeugen. In einem anderen Beispiel erzeugt eine Antenne ein analoges Signal basierend auf den elektromagnetischen Wellen, welche Informationen/Signale in der Luft übertragen. Das analoge Signal, das von der Antenne erzeugt wird, wird dann für einen ADC als Eingang bereitgestellt, um ein digitales Ausgangssignal zur Weiterverarbeitung zu erzeugen.
• Ein ADC besteht typischerweise aus vielen elektronischen Komponenten, die eine integrierte Schaltung oder einen Chip bilden, und der ADC kann durch die folgenden Anwendungsanforderungen definiert werden: seine Geschwindigkeit, seine Bandbreite (der Bereich von Frequenzen von analogen Signalen, die er korrekt in ein digitales Signal umwandeln kann), seine Auflösung (die Anzahl von diskreten Stufen, in die ein analoges Maximalsignal geteilt werden kann und die im digitalen Signal dargestellt werden können), und sein Signal-Rausch-Verhältnis (wie genau der ADC das Signal in Bezug auf Rauschen, das der ADC einführt, messen kann) und so weiter. ADCs werden in einer großen Auswahl von Anwendungen verwendet, darunter Kommunikation, Energie, Gesundheitswesen, Messgeräte und Messung, Motor- und Leistungssteuerung, industrielle Automatisierung und Luft- und Raumfahrt/Verteidigung. ADCs weisen viele verschiedene Designs auf, die auf der Basis der Anwendungsanforderungen gewählt werden können. ADCs stellen eine essenzielle Funktionalität für Elektroniken bereit, und das Entwickeln eines ADCs ist eine nicht ganz einfache Aufgabe, da jede Anwendung einen unterschiedlichen Satz von Anforderungen aufweisen kann.
• US 2009 / 0 135 037 A1 zeigt eine Offset-Korrekturschaltung prüft ein Residualsignal einer Stufe eines Pipeline-Analog-Digital-Wandlers (ADC), um festzustellen, ob ein Parameter, der einen Offset-Fehler verursachen könnte, angepasst werden muss.
• Aufgabe der vorliegenden Erfindung ist es, dem im Stand der Technik bekannten Nachteilen wenigstens teilweise zu begegnen und eine Hintergrundschätzung eines Komparator-Offset eines Analog-Digital-Wandlers derart bereitzustellen, die gegenüber Bandbreitenfehlanpassung und/oder Eingangsverteilung unempfindlich ist.
• ÜBERBLICK
• Ein Pipeline-Analog-Digital-Wandler (ADC) wandelt ein analoges Eingangssignal über mehrere Stufen um, wobei eine Stufe einen Rest zum Digitalisieren für die nachfolgende Stufe erzeugt. Der Rest wird durch grobes Quantisieren des analogen Eingangssignals erzeugt, um einen digitalen Code zu erzeugen, der zum Wiederherstellen des analogen Eingangssignals verwendet wird, und der Rest ist die Differenz zwischen dem analogen Eingangssignal und der wiederhergestellten Version des analogen Eingangssignals. Die grobe Quantisierung kann Fehler aufweisen, die Komparator-Offsets und Bandbreitenfehlanpassung zugeschrieben werden. Zum Schätzen der Komparator-Offsets bei gleichzeitiger Unempfindlichkeit gegenüber der Eingangsverteilung und/oder Bandbreitenfehlanpassung werden Spitzenwert- und Talwertdetektoren zum Verfolgen von Maximal- und Minimalwerten des Rests oder des Ausgangs des ADCs im Zeitablauf verwendet, und ein erwarteter Wert, der den Komparator-Offset schätzt, kann basierend auf den Maximal- und Minimalwerten berechnet werden.
• Figurenliste
• Für ein besseres Verständnis der vorliegenden Offenbarung und ihrer Merkmale und Vorteile wird auf die folgende Beschreibung in Verbindung mit den beiliegenden Figuren verwiesen, wobei gleiche Bezugszeichen gleiche Teile darstellen und wobei:
• 1 einen beispielhaften Pipeline-ADC gemäß einigen Ausführungsformen der Offenbarung darstellt;
• 2 die Auswirkung von Komparator-Offset auf den verstärkten Rest veranschaulicht;
• 3 die Auswirkung von Komparator-Offset und Bandbreitenfehlanpassung auf den verstärkten Rest gemäß einigen Ausführungsformen der Offenbarung veranschaulicht;
• 4 ein Flussdiagramm darstellt, das ein Hintergrundverfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC) bei gleichzeitiger Unempfindlichkeit gegenüber Eingangsverteilung und/oder Bandbreitenfehlanpassung des Sub-ADCs gemäß einigen Ausführungsformen der Offenbarung veranschaulicht;
• 5 einen verlustbehafteten Talwertdetektor mit langsamem Ansprechen und langsamem Verlust gemäß einigen Ausführungsformen der Offenbarung darstellt;
• 6 einen verlustbehafteten Talwertdetektor mit schnellem Ansprechen und langsamem Verlust gemäß einigen Ausführungsformen der Offenbarung darstellt;
• 7 einen beispielhaften Datenverarbeitungsfluss für das in 4 dargestellte Hintergrundverfahren gemäß einigen Ausführungsformen der Offenbarung veranschaulicht;
• 8 ein Systemdiagramm eines Pipeline-ADCs mit Schaltungsanordnung zum Schätzen von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC) bei gleichzeitiger Unempfindlichkeit gegenüber Eingangsverteilung und/oder Bandbreitenfehlanpassung des Sub-ADCs gemäß einigen Ausführungsformen der Offenbarung darstellt;
• 9 ein Flussdiagramm darstellt, das ein Hintergrundverfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC) gemäß einigen Ausführungsformen der Offenbarung veranschaulicht;
• 10 ein Flussdiagramm darstellt, das ein Schnellkompensationsverfahren zur Korrektur von Unter- oder Überschreitungen des Rests einer Stufe in einem Pipeline-Analog-Digital-Wandler (ADC) gemäß einigen Ausführungsformen der Offenbarung veranschaulicht.
• BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN DER OFFENBARUNG
• Funktionsweise von Analog-Digital-Wandlern (ADCs)
• ADCs gibt es in vielen Varianten, wobei jede ihre eigenen Vor- und Nachteile hat. Varianten umfassen Delta-Sigma-ADCs, Subranging-ADCs, Pipeline-ADCs usw. In Abhängigkeit von der Anwendung kann eine bestimmte Variante gewählt werden, um einen Satz von Anforderungen zu erfüllen. Zum Beispiel werden Pipeline-ADCs typischerweise als Hochgeschwindigkeits-ADCs (z. B. mit Abtastraten von über 1 Million Abtastwerte pro Sekunde (MSPS für engl. million samples per second) oder sogar über 10 MSPS) eingestuft. Demgemäß werden Pipeline-ADCs häufig bei Breitband, Kommunikation, Video, Software-Funkanwendungen, Messgeräten (digitalen Oszilloskope, digitalen Spektrumanalysatoren) usw. verwendet.
• 1 stellt einen beispielhaften Pipeline-ADC gemäß einigen Ausführungsformen der Offenbarung dar. Pipeline-ADCs wandeln ein analoges Signal in Stufen um. Ein Sub-ADC 102 wandelt das analoge Eingangssignal, das bei IN bereitgestellt wird, grob um und erzeugt einen digitalen Ausgangscode. Beispiele des Sub-ADCs umfassen einen Flash-ADC, 2-Bit-ADC, 3-Bit-ADC, 4-Bit-ADC und jeden ADC mit einer geeigneten niedrigen Auflösung. Der Sub-ADC 102 kann eine Mehrzahl von Komparatoren umfassen, welche den Eingang IN mit einer Mehrzahl von verschiedenen Referenzspannungen vergleichen und demgemäß einen digitalen Ausgang (z. B. einen Ausgangscode) erzeugen, der für den Eingang IN repräsentativ ist. Der digitale Ausgangscode, der eine grobe Umwandlung des analogen Eingangssignal ist, wird nach analog zurück umgewandelt, um eine wiederhergestellte Version des analogen Eingangssignals durch einen Sub-DAC 104 zu erzeugen. Die wiederhergestellte Version des analogen Eingangssignals wird durch den Summier (oder Differenz)-Knoten 106 vom (gehaltenen) analogen Eingangssignal subtrahiert. Die Differenz zwischen dem analogen Eingangssignal und der wiederhergestellten Version des analogen Eingangssignals wird dann durch einen Restverstärker 108 verstärkt, um ein Restsignal VR zu erzeugen. Das Restsignal VR wird dann zur Digitalisierung an weitere Stufe(n) im Backend 110 übermittelt. Die digitalen Ausgangscodes von der Mehrzahl von Stufen werden kombiniert, um den digitale End- oder Gesamtausgang des Pipeline-ADCs bereitzustellen.
• Um eine hohe Abtastgeschwindigkeit (d. h. Hochgeschwindigkeitsumwandlung) zu bieten, verarbeitet jede der zwei Stufen die Daten für eine Hälfte des Umwandlungszyklus und gibt dann ihren Restausgang vor der nächsten Phase des Abtasttakts an die nächste Stufe in der „Pipeline“ weiter. Der Begriff „Pipeline“ bei Pipeline-ADCs bezieht sich auf die Fähigkeit einer Stufe, Daten von der vorherigen Stufe während eines bestimmten Taktzyklus zu verarbeiten. Am Ende jeder Phase eines bestimmten Taktzyklus wird der Ausgang einer bestimmten Stufe unter Verwendung der Nachlauf-/Haltefunktionen an die nächste Stufe weitergegeben, und es werden neue Daten in die Stufe verschoben. Die digitalen Ausgänge aller außer der letzten Stufe in der Pipeline können in der geeigneten Anzahl von Schieberegistern gespeichert werden, so dass die digitalen Daten, die an der Korrekturlogik ankommen, dem gleichen Abtastwert entsprechen. Üblicherweise wird ein Multiplikations-DAC (MDAC) 112 (der eine Abtast- und Halteschaltungsanordnung (nicht dargestellt), den Sub-DAC 104, den Summier-/Differenzknoten 106 und den Restverstärker 108 umfassen kann) verwendet, um die geeignete Menge von Zwischenstufenverstärkung sowie die Subtraktionsfunktion bereitzustellen.
• Fachleute wissen, dass es viele verschiedene Implementierungen oder Designs für einen Pipeline-ADC gibt. Zum Beispiel verwenden einige Pipeline-ADCs Flash-Wandler als Bausteine, wobei Flash-Wandler von parallelen Komparatoren Gebrauch machen, die jeweils mit einer leicht unterschiedlichen Referenzspannung(sschwelle) funktionieren, die von einem Widerstandskettenleiternetz bestimmt wird. In einigen anderen Beispielen verwenden einige ADCs andere Architekturen für die einzelnen ADCs.
• Fehler des Sub-ADCs in einem Pipeline-ADC und Probleme beim Messen der Fehler
• Idealerweise sollte der Rest VR ein regelmäßiges Sägezahnmuster in Bezug auf das analoge Eingangssignal, z. B mit Werten im Bereich von -FS/4 bis FS/4 (FS steht für „Full Scale“ (Vollbereich), z. B. den Bereich, der sich von Vref/2 bis -Vref/2 erstrecken kann), aufweisen. Der Sub-ADC in der Pipeline-Stufe (z. B. der Sub-ADC 102 von 1) ist jedoch nicht ideal, und der Rest VR kann unvollkommene Stufen im Sägezahnmuster aufweisen. Wenn zum Beispiel ein Komparator des Sub-ADCs einen Offset aufweist (d. h. eine Schwelle, die vom Komparator verwendet wird, nicht mehr auf dem idealen/beabsichtigten Wert ist), kann der Rest VR die ADC-Schwellen über- oder unterschreiten. Das Über- oder Unterschreiten des Rests VR kann ein Problem werden, da eine korrekte Umwandlung im Allgemeinen erfordert, dass das Restsignal VR, das für die nächste Stufe bereitgestellt wird, auf einen Bereich von annehmbaren Spannungen beschränkt ist. Das Bereitstellen eines Rests VR, der außerhalb des Bereichs von annehmbaren Spannungen für die nächste Stufe („Bereichsüberschreitung“) liegt, würde zu (katastrophalen) Umwandlungsfehlern führen.
• 2 veranschaulicht die Auswirkung von Komparator-Offset auf den verstärkten Rest. Aufgrund eines Komparator-Offsets des Komparators, der für Code 0001 und 0010 verantwortlich ist, reicht der verstärkte Rest VR des MDAC-Ausgangs in den Bereich von -FS/4 und -FS/2 hinein. Komparator-Offsets werden in Pipeline-ADCs aufgrund der Stufenredundanzen, die zu einem „Korrekturbereich“ oder „Fehlerkorrekturbudget“ im Ausgang jeder Stufe führen, im Allgemeinen gut toleriert. Anders ausgedrückt, funktioniert der Pipeline-ADC weiterhin korrekt, wenn der Rest den Bereich von annehmbaren Spannungen für die nächste Stufe nicht überschreitet. In diesem Beispiel ermöglicht das Fehlerkorrekturbudget einen Bereich von Spannungen von -FS/2 bis FS/2 (z. B. Vref bis -Vref). Solange der Rest VR innerhalb des Korrekturbereichs ist, kann er durch die folgenden Stufen ohne Bereichsüberschreitung korrigiert werden.
• Allgemein gesprochen kann Trimmen im Versuch (z. B. unter Einbeziehung von Sicherungen) den Komparator-Offset verringern. Solch eine Technik ist jedoch auf das Korrigieren eines festen Komparator-Offsets beschränkt, der im Versuch gemessen wird, und eignet sich nicht zum Korrigieren von veränderlichen Offsets, z. B. Komparator-Offsets, die im Zeitablauf während der Verwendung zunehmen. Wenn zum Beispiel Pipeline-ADCs unter Verwendung von Prozessen feinerer Geometrie implementiert sind, können Alterungseffekte infolge von Negative Bias Temperature Instability (NBTI) und Positive Bias Temperature Instability (PBTI) zu einem Offset führen, der mit der Zeit zunimmt und einen erheblichen Teil des (kleinen) Korrekturbereichs verbraucht. Solch ein zunehmender Offset ist z. B. bei von 65-nm- und 28-nm-Feingeometrieprozessen ein Problem, und es kann immer noch Bereichsüberschreitung stattfinden. Obwohl daher die Komparator-Offsets an einem Prüfgerät getrimmt werden können, ist es wünschenswert, über einen Mechanismus zum Korrigieren ihrer Offsets im Hintergrund zu verfügen, um umgebungs- und alterungsbedingte Änderungen zu verfolgen. Das Problem hinsichtlich Bereichsüberschreitung infolge von Alterung ist noch bedeutender bei Knoten kleinerer Technologie, wobei der Bereich von geeigneten Spannungen für den Rest VR deutlich kleiner ist (da Vref oder FS dazu neigen, kleiner zu sein).
• Außerdem beruhen einige Techniken darauf, einen Komparator offline zu nehmen, um ihn zu kalibrieren oder den Offset in der Abtastphase zu speichern und ihn zur Aufhebung in der Vergleichsphase zu verwenden. Diese Techniken führen u. a. aufgrund der Notwendigkeit, zusätzliche Schalter in die Ausbreitungs- der Abtastwege einzufügen, stets zu einer Zunahme der Ausbreitungsverzögerung und/oder Abtastverzögerung des Komparators. Für Pipeline-ADCs, bei welchen die Geschwindigkeit auf das vom Prozess zugelassene Maximum erhöht wird, kann diese Geschwindigkeitsherabsetzung unannehmbar sein.
• Abgesehen von statistischen und veränderlichen Komparator-Offsets kann Bereichsüberschreitung aufgrund einer Fehlanpassung von Bandbreiten (BW für engl. bandwidth) eintreten. Der Bedarf an Hochfrequenz(HF)-Abtastung erhöht die Eingangsfrequenz, was aufgrund der BW-Fehlanpassung zwischen den Flash- und MDAC-Wegen in SHA-losen Architekturen (Architekturen ohne Abtast- und Halteverstärker (SHA für engl. sample-and-hold amplifier)) zu einer verstärkten Nutzung des Korrekturbereichs führen kann. 3 veranschaulicht die Auswirkung von Komparator-Offset und Bandbreitenfehlanpassung auf den verstärkten Rest gemäß einigen Ausführungsformen der Offenbarung. Es ist zu erkennen, dass der verstärkte Rest VR des MDAC-Ausgangs eine Region variablen Offsets aufweist. Die Region variablen Offsets ist auf die Auswirkung der BW-Fehlanpassung zurückzuführen, die von der Polarität der Flanke des Eingangssignals abhängen kann. Wenn zum Beispiel eine Bandbreiten(Takt)-Fehlanpassung beim Takt der Abtastung einer Sinuswelle vorliegt, und der Abtastzeitpunkt am ansteigenden Teil der Sinuswelle spät ist, dann ist die abgetastete Spannung größer als sie sein sollte. Wenn der Abtastzeitpunkt am abfallenden Teil der Sinuswelle spät ist, dann ist die abgetastete Spannung kleiner als sie sein sollte. Zu einem Abtastzeitpunkt erscheint der Offset als ein positiver Offset; zum anderen Abtastzeitpunkt scheint der Offset ein negativer Offset zu sein. Demnach scheint die Auswirkung der Bandbreitenfehlanpassung manchmal positiv und manchmal negativ zu sein. Wenn die Bandbreitenfehlanpassung zusammen mit einem Komparator-Offset vorliegt, erscheint ein Bereich variablen Offsets um den tatsächlichen Komparator-Offset im Rest VR. Der Bereich kann symmetrisch um den tatsächlichen Komparator-Offset sein oder nicht, da das Eingangssignal möglicherweise keine gleichmäßige/symmetrische Verteilung der Polarität des Signals aufweist. Ein Extrahieren des Komparator-Offsets bei Vorhandensein eines variablen Offsets aufgrund von Bandbreitenfehlanpassung ist nicht ganz einfach.
• Abgesehen von Problemen zunehmender Komparator-Offsets, Bandbreitenfehlanpassung und Beschränkungen von Prozessen feinerer Geometrie können andere Faktoren, wie beispielsweise die Injektion eines Kalibriersignals, die Zunahme der Eingangsspanne und eine Reduktion der Versorgungsspannung weiter dazu beitragen, aus dem Korrekturbereich ein wertvolles Gut zu machen. Es wäre daher vorteilhaft, die Offsets in den Komparatoren zu extrahieren und zu korrigieren, damit all diese Fehlerquellen in ihrer Gesamtheit in das begrenzte Korrekturbudget passen können.
• Gegenüber Bandbreitenfehlanpassung und Eingangsverteilung unempfindliches Hintergrundverfahren zur Schätzung von Komparator-Offset
• Da Bereichsüberschreitung Komponenten aufweisen kann, die sowohl durch Komparator-Offset als auch durch BW-Fehlanpassung verursacht werden, kann es schwierig sein, den Stufenrest oder den Gesamt-ADC-Ausgang zu beobachten, um den Offset zu extrahieren, ohne von der BW-Fehlanpassungskomponente beeinflusst zu werden. Um eines oder mehrere der zuvor erwähnten Probleme zu lösen, schätzt oder extrahiert ein hierin beschriebenes Hintergrundverfahren den Komparator-Offset basierend auf dem Rest VR oder dem Gesamt-ADC-Ausgang (selbst bei Vorliegen von BW-Fehlanpassungswirkung auf den Rest und den Gesamt-ADC-Ausgang). Insbesondere ist das Hintergrundverfahren in der Lage, die Offsets infolge von BW-Fehlanpassung herauszumitteln und nur die Offsets infolge anderer Ursachen, wie beispielsweise Komparator-Offsets, zu extrahieren. Das Hintergrundverfahren beobachtet Paare von Informationen von benachbarten Teilbereichen über viele Abtastwerte, um den tatsächlichen Komparator-Offset zu schätzen, und die Technik ist auf eine Art und Weise ausgelegt, welche die Auswirkung der BW-Fehlanpassung (d. h. der Region variablen Offsets) herausmittelt und unempfindlich gegenüber der Eingangsverteilung ist. Außerdem ist das Hintergrundverfahren in der Lage, veränderliche Komparator-Offsets zu schätzen und zu korrigieren.
• 4 stellt ein Flussdiagramm dar, das ein Hintergrundverfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC) bei gleichzeitiger Unempfindlichkeit gegenüber Eingangsverteilung und/oder Bandbreitenfehlanpassung des Sub-ADCs gemäß einigen Ausführungsformen der Offenbarung veranschaulicht. Das Hintergrundverfahren wird ausgeführt, wenn der ADC ein analoges Eingangssignal in einen digitalen Ausgang umwandelt, der das analoge Eingangssignal darstellt. Eine Veranschaulichung dessen, wie das Hintergrundverfahren funktioniert, wird in Bezug auf zwei beispielhafte benachbarte Codes 0001 und 0010 von 3 erläutert. Das in 4 veranschaulichte Verfahren kann verwendet werden, um den Offset des Komparators zu messen, der für die zwei benachbarten Codes verantwortlich ist. Das gleiche Verfahren kann auf andere Paare von benachbarten Codes angewendet werden, um den Offset eines oder mehrerer anderer der Komparatoren des Sub-ADCs zu schätzen.
• Bei Aufgabe 402 bestimmt eine erste Logik oder Schaltungsanordnung Datenabtastwerte (1) eines Restsignals (VR), das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Ausgangssignals des ADCs, wobei Datenabtastwerte entweder einem ersten Code oder einem benachbarten Code entsprechen, und der erste Code und der benachbarte Code mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird. In einigen Ausführungsformen kann der Sub-ADC ein Flash-ADC oder Größenwandler einer ersten Stufe eines Pipeline-Analog-Digital-Wandlers sein. Im Allgemeinen hat der Komparator-Offset der ersten Stufe die größte Auswirkung auf die Gesamtleistung des Pipeline-ADCs. Datenabtastwerte des Restsignals können leicht als ein digitales Signal DR erhalten werden, das von einem Sub-ADC der nachfolgenden Stufe (der das Restsignal VR verarbeitet) erzeugt wird. Datenabtastwerte des Ausgangs des Gesamt-ADCs sind ebenfalls leicht als ein digitales Signal Dout erhältlich, wobei es sich um den digitalen Ausgang des Gesamt-ADCs handelt, der die digitalen Ausgangscodes jeder Stufe kombiniert. Hierin verwenden Passagen VR und DR sowie Vout und Dout austauschbar.
• Unter neuerlicher Bezugnahme auf 3 bestimmt die erste Logik/Schaltungsanordnung Datenabtastwerte des Restsignals (VR), die Code 0001 (VR1 | Code = 0001) und 0010 (VR1 | Code = 0010) auf der y-Achse entsprechen, oder Datenabtastwerte des Ausgangssignals des ADCs, die Code 0001 (Vout|Code = 0001) und 0010 (Vout| Code = 0001) auf der x-Achse entsprechen. Für einen Pipeline-ADC kann der beobachtete Rest VR der Rest einer jeden der Stufen, z. B. der ersten Stufe oder Frontend-Stufe des Pipeline-ADCs, sein. Der Gesamt-ADC-Ausgang, der beobachtet wird, ist der digitale Ausgang, der basierend auf dem digitalen Ausgangscode erzeugt wird, der von allen Stufen des Pipeline-ADCs erzeugt wird. Die Datenabtastwerte dienen als Messungen, die diese Informationen können, aus welchen der Komparator-Offset geschätzt werden kann.
• Das Extrahieren des Komparator-Offsets aus den Datenabtastwerten ist nicht ganz einfach. Eine einfache Durchschnittsbestimmung der Datenabtastwerte selbst funktioniert nicht immer gut, da die Region variablen Offsets nicht unbedingt symmetrisch ist. Solch ein Durchschnittsbestimmungsschema ist gegenüber der Eingangsverteilung empfindlich (d. h. obwohl die Durchschnittsbestimmung immer noch einige BW-Fehlanpassungen „herausmitteln“ kann, kann das Durchschnittsbestimmungsschema nicht in der Lage sein, die BW-Fehlanpassung vollständig herauszumitteln, wenn die Eingangsverteilung die Region variablen Offsets verschiebt). Wenn der Eingang nicht einheitlich/gleichmäßig/symmetrisch verteilt wird, wird die Region variablen Offsets, die aus den Datenabtastwerten beobachtet wird, durch die Eingangsverteilung verschoben. Das Korrektionsschema korrigiert letztendlich etwas, das wie ein Offset aussieht, aber tatsächlich ein BW-Fehlanpassungsbeitrag dazu aufweist. Ein technisches Ziel ist die Bereitstellung eines Verfahrens, das auf den Komparator-Offset reagieren kann und durch die Eingangsverteilung nicht stark beeinflusst wird. Um gegenüber der Eingangsverteilung unempfindlich und dennoch zum Herausmitteln der BW-Fehlanpassungskomponente in der Lage zu sein, verfolgt die Technik den tatsächlichen Komparator-Offset basierend auf Datenabtastwerten, die im Zeitablauf erfasst werden, durch Bewahren von Zustandsinformationen über zwei benachbarte Teilbereiche (z. B. Spitzen- und Talwerte, die zwei benachbarten Codes entsprechen). Dann werden die Zustandsinformationen (aber nicht die Datenabtastwerte selbst) gemittelt.
• Bei Aufgabe 404 verfolgen eine zweite Logik oder Schaltungsanordnung und ein nicht-transitorisches Speichermedium (1) Maximalwerte der Datenabtastwerte, die dem ersten Code entsprechen, und/oder (2) Minimalwerte von Datenabtastwerten, die dem benachbarten Code entsprechen. Die Maximal- und Minimalwerte dienen als die Zustandsinformationen der benachbarten Teilbereiche oder, anders ausgedrückt, das Verfolgen der Maximal- und Minimalwerte bewahrt den größten und den kleinsten Wert, die für viele Zeitpunkte bislang beobachtet wurden. Die Zustandsinformationen der benachbarten Teilbereiche stellen einen verbesserten Indikator für den tatsächlichen Komparator-Offset bereit, da diese Zustandsinformationen gegenüber der Eingangsverteilung unempfindlich sind. Hierin werden Maximalwerte auch als Spitzenwerte bezeichnet, und Minimalwerte werden auch als Talwerte bezeichnet. Das Verfolgen der Maximalwerte erfolgt durch einen geeigneten Spitzenwertdetektor. Das Verfolgen der Minimalwerte erfolgt durch einen geeigneten Talwertdetektor.
• Zurück zu 3 kann das Verfolgen die Maximalwerte des Rests von Code k (z. B. k = 0001) durch Beobachten vieler Datenabtastwerte des Rests auf der y-Achse über eine Zeitdauer bewahren. Ein Maximalwert der Datenabtastwerte, die bislang beobachtet wurden, kann in Anbetracht jeder neuen Beobachtung (d. h. jedes aktuellen Datenabtastwerts) und des letzten Maximalwerts berechnet werden, und die über viele Datenabtastwerte berechneten Maximalwerte können gespeichert/bewahrt werden. Das Verfolgen kann auch die Minimalwerte des Rests des benachbarten Codes k + 1 (z. B. k + 1 = 0010) durch Beobachten vieler Datenabtastwerte des Rests auf der y-Achse über die gleiche Zeitdauer bewahren. Ein Minimalwert der Datenabtastwerte, die bislang beobachtet wurden, kann in Anbetracht jeder neuen Beobachtung (d. h. jedes aktuellen Datenabtastwerts) und des letzten Minimalwerts berechnet werden, und die über viele Datenabtastwerte berechneten Minimalwerte können gespeichert/bewahrt werden.
• Alternativ oder zusätzlich kann das Verfolgen den Maximalwert des Ausgangs des ADCs von Code k (z. B. k = 0001) durch Beobachten vieler Datenabtastwerte des Ausgangs auf der x-Achse über eine Zeitdauer bewahren. Ein Maximalwert der Datenabtastwerte, die bislang beobachtet wurden, kann in Anbetracht jeder neuen Beobachtung (d. h. jedes aktuellen Datenabtastwerts) und des letzten Maximalwerts berechnet werden, und die über viele Datenabtastwerte berechneten Maximalwerte können gespeichert/bewahrt werden. Das Verfolgen kann auch die Minimalwerte des Ausgangswerts des ADCs des benachbarten Codes k + 1 (z. B. k + 1 = 0010) durch Beobachten vieler Datenabtastwerte des Ausgangs des ADCs auf der y-Achse über die gleiche Zeitdauer bewahren. Ein Minimalwert der Datenabtastwerte, die bislang beobachtet wurden, kann in Anbetracht jeder neuen Beobachtung (d. h. jedes aktuellen Datenabtastwerts) und des letzten Minimalwerts berechnet werden, und die über viele Datenabtastwerte berechneten Minimalwerte können gespeichert/bewahrt werden.
• Sowohl der Rest als auch der Ausgang des ADCs können eine genaue Schätzung des tatsächlichen Komparator-Offsets bereitstellen, weshalb einer oder beide zur Schätzung des tatsächlichen Komparator-Offsets verwendet werden können. Die Zustandsinformationen, d. h. die Maximal- und Minimalwerte, können als eine Reihe von Werten zur Weiterverarbeitung gespeichert (oder in einer geeigneten Form komprimiert) werden. Das Verfolgen von Maximal- und Minimalwerten kann als Spitzenwert- und Talwertdetektion angesehen werden. Durch Verwenden von Spitzenwert- und Talwertdetektoren sind die Zustandsinformationen von zwei benachbarten Teilbereichen nicht mehr empfindlich gegenüber der Eingangsverteilung. Die Zustandsinformationen werden nicht dadurch beeinflusst, ob die Region variablen Offsets symmetrisch ist oder nicht. Insbesondere stellen die Maximal- und Minimalwerte von jeweiligen benachbarten Codes Zustandsinformationen über benachbarte Teilbereiche bereit, ohne von der Eingangsverteilung stark beeinflusst zu werden.
• Bei Aufgabe 406 bestimmt eine dritte Logik oder Schaltungsanordnung einen erwarteten Wert, der einen Offset des Komparators schätzt, basierend auf den Maximalwerten und/oder Minimalwerten. Das Bestimmen eines erwarteten Werts basierend auf den Maximalwerten und/oder Minimalwerten, d. h. das Mitteln der Zustandsinformationen (z. B. einer Reihe von Maximal- und Minimalwerten), kann die BW-Fehlanpassungskomponente herausmitteln und den tatsächlichen Komparator-Offset ergeben. Wie hierin verwendet, stellt der erwartete Wert eine Durchschnittsbestimmungsfunktion für die Maximalwerte und Minimalwerte bereit, die über eine Zeitdauer verfolgt werden. Der erwartete Wert kann durch Mitteln von Werten einer Funktion berechnet werden, welche die Maximalwerte und/oder Minimalwerte einbezieht.
• Die Schätzung des Komparator-Offsets unter Verwendung des in Bezug auf 3 und 4 beschriebenen Verfahrens kann im Hintergrund (während des normalen Betriebs des ADCs) durchgeführt werden. Tatsächlich kann die Technik Komparator-Offsets infolge von statistischen Fehlanpassungen, Einschwingfehlern, Alterung usw. korrigieren. Da das Verfahren im Hintergrund funktioniert, sind die Techniken zum Verfolgen von Änderungen von Temperatur, Versorgung und Gerätealterungseffekten aufgrund von NBTI und PBTI in der Lage.
• Das Hintergrundverfahren kann für eine begrenzte Zeitdauer oder kontinuierlich während des Betriebs des ADCs ausgeführt werden. Wenn das Hintergrundverfahren für eine begrenzte Zeitdauer ausgeführt wird, kann das Verfahren periodisch oder in Reaktion auf ein Signal ausgelöst werden, das die Ausführung des Hintergrundverfahrens auslöst.
• Das Hintergrundverfahren ist äußerst wünschenswert, da die Auswirkung von BW-Fehlanpassung dazu neigt, von der Eingangsfrequenz und/oder Eingangsverteilung abzuhängen, und infolgedessen zu irreführenden Ergebnissen führen kann, wenn das Messverfahren nicht korrekt ausgelegt ist. Außerdem neigt die Richtung der Offsets infolge von BW-Fehlanpassungen dazu, von der Richtung der Eingangsflanke abzuhängen, wobei der Versuch, solch einen Offset ohne die Flankeninformationen zu korrigieren, ebenfalls zu falschen Ergebnissen führen würde. Aus diesen Gründen und aufgrund der Tatsache, dass BW-Fehlanpassung das Offset-Budget in vielen Fällen nicht dominiert, ist es vorteilhaft, eine Technik zur Schätzung des Komparator-Offsets bereitzustellen, die unempfindlich gegenüber der BW-Fehlanpassung und/oder Eingangsverteilung und in der Lage ist, den Offset ohne den Einfluss der Auswirkung von BW-Fehlanpassung zu extrahieren.
• Berechnen des erwarteten Werts basierend auf den Maximal- und/oder Minimalwerten
• Der erwartete Wert kann als ein Maß des tatsächlichen Komparator-Offsets verwendet werden, und der erwartete Wert kann unter Verwendung von Mechanismen, die dem Fachmann bekannt sind (z. B. Trimmen, digitale Korrektur), zum Kalibrieren oder Korrigieren des Offsets basierend auf dem erwarteten Wert verwendet werden. In einigen Ausführungsformen ermittelt der erwartete Wert einen Durchschnitt basierend auf Maximalwerten (z. B. Maximum, verlustbehaftetem Maximum) eines Rests oder Ausgangs, der einem bestimmten Code entspricht, und Minimalwerten (z. B. Minimum, verlustbehaftetem Minimum) des Rests oder Ausgangs, der einem benachbarten Code entspricht. In einigen Ausführungsformen ermittelt der erwartete Wert einen Durchschnitt von Werten, wobei jeder Wert basierend auf einem Maximalwert (z. B. Maximum, verlustbehaftetem Maximum) eines Rests oder Ausgangs, der einem bestimmten Code entspricht, und einem Minimalwert (z. B. Minimum, verlustbehaftetem Minimum) des Rests oder Ausgangs, der einem benachbarten Code entspricht, berechnet wird.
• Die Erwartung oder der Durchschnitt, der/die auf den Maximal- und Minimalwerten basiert, extrahiert den Komparator-Offset bei gleichzeitiger Unempfindlichkeit gegenüber der BW-Fehlanpassung (d. h. der erwartete Wert oder der Durchschnitt mittelt die BW-Fehlanpassung heraus). Außerdem sind die Maximal- und Minimalwerte, die verfolgt werden, unempfindlich gegenüber der Eingangsverteilung. Je mehr Daten bei den Maximal- und Minimalwerten gesammelt werden, desto genauer kann der Algorithmus den Komparator-Offset extrahieren. Demgemäß wird der erwartete Wert basierend auf Daten berechnet, die über eine Zeitdauer gesammelt werden. Dies ist der Fall, da der variable Offset infolge von BW-Fehlanpassung die Über- oder Unterschreitung vor- und zurückbewegen kann. Durch Akkumulieren von Maximal- und Minimalwerten (oder davon abgeleiteten Werten) über eine bestimmte Zeitdauer kann der „wahre“ Wert, der für den Komparator-Offset repräsentativ ist, durch Ermitteln eines erwarteten Werts, der auf den akkumulierten Werten basiert, bestimmt werden.
• In einigen Ausführungsformen können eine oder mehrere der folgenden beispielhaften Funktionen bei den Maximal- und Minimalwerten des digitalen Rests VR zum Berechnen einer Schätzung „e“ verwendet werden, die den Komparator-Offset darstellt. $$\text{e}=\text{E}\left\{(\left[\text{maxl}\left(\text{VR}\right)|\text{Code}=\text{x}\right]+\left[\text{minl}\left(\text{VR}\right)|\text{Code}=\left(\text{x}+1\right))\text{/}2\right]\right\}$$

  

  $$\text{e}=\text{E}\left\{(\left[\text{maxl}\left(\text{VR}\right)|\text{Code}=\text{x}\right]+\left[\text{minl}\left(\text{VR}\right)|\text{Code}=\left(\text{x}+1\right))\right]\right\}$$

  

  $$\text{e}=\text{E}\left\{(\left[\text{maxl}\left(\text{VR}\right)|\text{Code}=\text{x}\right]+\left[\text{minl}\left(\text{VR}\right)|\text{Code}=\left(\text{x}+1\right))\text{/}2\right]\right\}-\text{ideal}\_\text{threshold}$$

  

  $$\text{e}=\text{E}\left\{(\left[\text{maxl}\left(\text{VR}\right)|\text{Code}=\text{x}\right]+\left[\text{minl}\left(\text{VR}\right)|\text{Code}=\left(\text{x}+1\right))\right]\right\}-\text{ideal}\_\text{threshold}$$

  
• Die Funktionen maxl() und minl() stellen einen Spitzenwertdetektor zum Verfolgen von Maximalwerten bzw. einen Talwertdetektor zum Verfolgen von Minimalwerten dar. Einzelheiten zu den Spitzenwert- und Talwertdetektoren werden in einem späteren Abschnitt beschrieben. Der erwartete Wert „e“ wird basierend auf vielen Maximalwerten und Minimalwerten berechnet, die über eine Zeitdauer verfolgt werden.
• Die für das Hintergrundverfahren verwendeten Datenabtastwerte basieren auf dem Restsignal VR, das Code x und Code x + 1 entspricht. Zu einem bestimmten Zeitpunkt ergibt ein Berechnen von [maxl(VR) | Code = x] + [minl(VR) | Code = (x + 1)/2] einen Mittelwert zwischen einem Maximalwert des Rests eines ersten Codes x (maxl(VR) | Code = x) und einem Minimalwert des Rest eines benachbarten Codes x + 1 (minl(VR) | Code = x + 1). Es ist Logik vorgesehen, um den erwarteten Wert basierend auf den Maximalwerten und/oder Minimalwerten durch (1) Akkumulieren von Werten im Zeitablauf, die einen Mittelwert zwischen einem aktuellen Maximalwert und einem aktuellen Minimalwert darstellen, und (2) Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten zu bestimmen. Die Teilung durch 2 kann aufgrund der Tatsache, dass es sich um einen konstanten Multiplikationsfaktor handelt, weggelassen werden. Die ideal_threshold (ideale Schwelle) kann ebenfalls weggelassen werden, wenn kein DC-Offset im Rest VR zu berücksichtigen ist.
• Die resultierende Schätzung „e“, d. h. der erwartete Wert, ist ein Durchschnitt, der auf Spitzenwerten (vielen Maximalwerten, die durch maxl(VR) | Code = x dargestellt werden) und Talwerten (vielen Minimalwerten, die durch minl(VR) | Code = x dargestellt werden) basiert. Der erwartete Wert, der auf den Spitzen- und Talwerten basiert, ist gegenüber der Eingangsverteilung unempfindlich und mittelt den variablen Offset, der durch BW-Fehlanpassung verursacht wird, heraus.
• In einigen Ausführungsformen können eine oder mehrere der folgenden beispielhaften Funktionen bei den Maximal- und Minimalwerten des digitalen Ausgangs Vout des ADCs zum Berechnen einer Schätzung „e“ verwendet werden, die den Komparator-Offset darstellt. $$\text{e}=\text{E}\left\{\left[\text{maxl}\left(\text{Vout}\right)|\text{Code}=\text{x}\right],\left[\text{minl}\left(\text{Vout}\right)|\text{Code}=\left(\text{x}+1\right)\right]\right\}$$

  

  $$\text{e}=\text{E}\left\{\left[\text{maxl}\left(\text{Vout}\right)|\text{Code}=\text{x}\right],\left[\text{minl}\left(\text{Vout}\right)|\text{Code}=\left(\text{x}+1\right)\right]\right\}-\text{ideal}\_\text{threshold}$$

  
• Wie bereits erwähnt, stellen die Funktionen maxl() und minl() einen Spitzenwertdetektor zum Verfolgen von Maximalwerten bzw. einen Talwertdetektor zum Verfolgen von Minimalwerten dar. Einzelheiten zu den Spitzenwert- und Talwertdetektoren werden in einem späteren Abschnitt beschrieben. Der erwartete Wert „e“ wird basierend auf vielen Maximalwerten und Minimalwerten berechnet, die über eine Zeitdauer verfolgt werden.
• Die für das Hintergrundverfahren verwendeten Datenabtastwerte basieren auf dem digitalen Ausgangssignal Vout des Gesamt-ADCs, das Code x und Code x + 1 entspricht. Zu einem bestimmten Zeitpunkt ergibt ein Berechnen von [maxl(Vout)|Code = x] und/oder [minl(Vout) |Code = (x + 1)] ein Paar von Werten für die zwei benachbarten Teilbereiche, die Code x und Code (x + 1) entsprechen. Es ist Logik vorgesehen, um den erwarteten Wert basierend auf den Maximalwerten und/oder Minimalwerten durch (1) Akkumulieren von Maximalwerten und/oder Minimalwerten im Zeitablauf und (2) Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten zu bestimmen. Die ideal_threshold (ideale Schwelle) kann auch weggelassen werden, wenn die Logik oder Schaltungsanordnung zum Kalibrieren/Korrigieren des Komparator-Offsets die ideale Schwelle berücksichtigt, wenn der erwartete Wert oder die Schätzung „e“ als Eingang empfangen wird.
• Die resultierende Schätzung „e“, d. h. der erwartete Wert, ist ein Durchschnitt der Spitzenwerte (vieler Maximalwerte, die durch maxl(Vout) | Code = x dargestellt werden) und Talwerte (vieler Minimalwerte, die durch minl(Vout)|Code = x dargestellt werden). Der erwartete Wert der Spitzen- und Talwerte ist gegenüber der Eingangsverteilung unempfindlich und mittelt den variablen Offset, der durch BW-Fehlanpassung verursacht wird, heraus. Der erwartete Wert kann basierend (1) nur auf den Maximalwerten maxl(Vout)|Code = x, (2) nur auf den Minimalwerten minl(Vout)|Code = x + 1, (3) sowohl auf den Maximalwerten maxl(Vout)|Code = x als auch den Minimalwerten minl(Vout)|Code = x + 1 berechnet werden. Jedes der drei Szenarios stellt Werte bereit, die für Berechnung des erwarteten Werts verwendet werden können. Durch Akkumulieren der Werte kann der erwartete Wert die tatsächliche Komparatorschwelle bei gleichzeitiger Unempfindlichkeit gegenüber der Eingangsverteilung extrahieren.
• Allgemein gesprochen können die Funktionen auf Datenabtastwerte von zwei benachbarten Codes x und x + 1 angewendet werden, um eine Schätzung „e“ zu bestimmen, die für den Komparator-Offset repräsentativ ist. Die Schätzung „e“ kann dann zum Kalibrieren oder digitalen Korrigieren des ADCs verwendet werden. Durch Anwenden der gleichen oder einer ähnlichen Funktion auf andere Paare von benachbarten Codes können Schätzungen für verschiedene Komparatorschwellen bestimmt werden. Viele Beispiele der Maximal- und Minimalwerte (d. h. Zustandsinformationen über die zwei benachbarten Bereiche) werden bewahrt. In einigen Fällen werden Werte, die basierend auf den Maximal- und Minimalwerten berechnet werden, oder die Maximal- und/oder Minimalwerte selbst akkumuliert, damit ein erwarteter Wert berechnet werden kann.
• Verlustbehaftete Spitzenwert- und Talwertdetektoren
• Statt die absoluten Maximalwerte und Minimalwerte zu beobachten, können die Spitzenwert- und Talwertdetektoren verlustbehaftet sein. Der Grund für die Verwendung von verlustbehafteten Spitzenwert- und Talwertdetektoren ist, eine Erholung aus möglichen fehlerhaften oder falschen Abtastwerten zu ermöglichen, welche die Detektoren veranlassen können, den Maximal- oder Minimalwert zu überschätzen. Wenn die Spitzenwert- und Talwertdetektoren verlustbehaftet sind, können die Detektoren immer noch die Spitzen- und Talwerte detektieren, aber es kann sich auch langsam verzögern, so dass sich die Spitzen- und Talwerte mit der Zeit erholen können, wenn ein falscher Abtastwert verursacht, dass ein fehlerhafter Spitzen- oder Talwert detektiert wird. Das Erholen aus einem falschen Maximum (oder Minimum) ist wichtig, damit die Schätzung genau ist. Die Implementierung der verlustbehaften Spitzenwert- und Talwertdetektoren kann unter Verwendung einer Kombination eines verlustbehafteten Integrators und einer Spitzenwert-/Talwertdetektionsfunktion effizient und digital erfolgen. Außerdem können diese Detektoren verschiedene Zeitkonstanten für die Spitzenwert-/Talwertdetektion (einigermaßen schnell) und den Verlust/Abfall (langsam) aufweisen. Beide Zeitkonstanten können programmierbar sein.
• Für den verlustbehafteten Spitzenwertdetektor maxl(D[n]) kann die folgende beispielhafte Funktion verwendet werden. $$\text{Dp}\left[\text{n}+1\right]=\text{Dp}\left[\text{n}\right]+\mathrm{\alpha }\left(\text{D}\left[\text{n}\right]-\text{Dp}\left[\text{n}\right]\right)$$

  
• wobei Dp[n + 1] der neue Spitzenwert ist, Dp[n] der aktuelle Spitzenwert ist, D[n] der aktuelle Datenabtastwert (z. B. das Restsignal oder der Gesamtausgang des ADCs) ist. Die Konstante α bestimmt die Zeitkonstante, und sie kann derart festgelegt werden, dass: $$\alpha =\{\begin{array}{cc}\text{großer Wert}& wennD\left[n\right]-Dp\left[n\right]positivist\\ \text{kleiner Wert}& wennD\left[n\right]-Dp\left[n\right]negativist\end{array}$$

  
• Allgemein gesprochen ist α ein Wert zwischen 0 und 1, und α kann steuern, wie schnell Datenabtastwerte, die größer als der aktuelle Spitzenwert sind, die neuen Spitzenwerte beeinflussen, die berechnet werden, und wie schnell die Datenabtastwerte, die kleiner als der aktuelle Spitzenwert sind, die neuen Spitzenwerte beeinflussen, die berechnet werden. Wenn α groß ist, und der aktuelle Datenabtastwert größer als der aktuelle Spitzenwert ist, ist die „Ansprechzeit“ schnell. Wenn α klein ist, und der aktuelle Datenabtastwert größer als der aktuelle Spitzenwert ist, ist die „Ansprechzeit“ langsam. Wenn α klein ist, und der aktuelle Datenabtastwert kleiner als der aktuelle Spitzenwert ist, ist die „Abfallzeit“ langsam. Wenn α groß ist, und der aktuelle Datenabtastwert kleiner als der aktuelle Spitzenwert ist, ist die „Abfallzeit“ schnell. Allgemein gesprochen stellt die „Abfallzeit“ die Erholungsfunktion bereit, so dass die Spitzenwerte im Zeitablauf „Verluste haben“, wenn Datenabtastwerte kleiner als der aktuelle Spitzenwert sind.
• Unter Verwendung der Funktion kann die Logik oder Schaltungsanordnung die Maximalwerte der Datenabtastwerte durch Erzeugen eines neuen Maximalwerts (Dp[n + 1]) basierend auf einem aktuellen Maximalwert (Dp[n]) und einer ersten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Maximalwert (D[n] - Dp[n]) verfolgen. Die Differenz wird durch einen ersten Koeffizienten α (der programmierbar ist) skaliert und mit dem aktuellen Maximalwert kombiniert. Der Wert des ersten Koeffizienten α hängt davon ab, ob die erste Differenz positiv oder negativ ist.
• Für den verlustbehafteten Talwertdetektor minl(D[n]) kann die folgende beispielhafte Funktion verwendet werden. $$\text{Dt}\left[\text{n}+1\right]=\text{Dt}\left[\text{n}\right]+\mathrm{\alpha }\left(\text{D}\left[\text{n}\right]-\text{Dt}\left[\text{n}\right]\right)$$

  
• wobei Dt[n + 1] der neue Talwert ist, Dt[n] der aktuelle Talwert ist, D[n] der aktuelle Datenabtastwert (z. B. das Restsignal oder der Gesamtausgang des ADCs) ist. Die Konstante α bestimmt die Zeitkonstante, und sie kann derart festgelegt werden, dass: $$\alpha =\{\begin{array}{cc}\text{großer Wert}& wennD\left[n\right]-Dp\left[n\right]negativist\\ \text{kleiner Wert}& wennD\left[n\right]-Dp\left[n\right]positivist\end{array}$$

  
• Allgemein gesprochen ist α ein Wert zwischen 0 und 1, und α kann steuern, wie schnell Datenabtastwerte, die kleiner als der aktuelle Talwert sind, die neuen Talwerte beeinflussen, die berechnet werden, und wie schnell die Datenabtastwerte, die größer als der aktuelle Talwert sind, die neuen Talwerte beeinflussen, die berechnet werden. Wenn α groß ist, und der aktuelle Datenabtastwert kleiner als der aktuelle Talwert ist, ist die „Ansprechzeit“ schnell. Wenn α klein ist, und der aktuelle Datenabtastwert kleiner als der aktuelle Talwert ist, ist die „Ansprechzeit“ langsam. Wenn α klein ist, und der aktuelle Datenabtastwert größer als der aktuelle Talwert ist, ist die „Abfallzeit“ langsam. Wenn α groß ist, und der aktuelle Datenabtastwert größer als der aktuelle Talwert ist, ist die „Abfallzeit“ schnell. Allgemein gesprochen stellt die „Abfallzeit“ die Erholungsfunktion bereit, so dass die Talwerte im Zeitablauf „Verluste haben“, wenn Datenabtastwerte größer als der aktuelle Talwert sind.
• Unter Verwendung der Funktion kann die Logik oder Schaltungsanordnung die Minimalwerte der Datenabtastwerte durch Erzeugen eines neuen Minimalwerts (Dt[n + 1]) basierend auf einem aktuellen Minimalwert (Dt[n]) und einer ersten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Minimalwert (D[n] - Dt[n]) verfolgen. Die Differenz wird durch einen zweiten Koeffizienten α (der programmierbar ist) skaliert und mit dem aktuellen Minimalwert kombiniert. Der Wert des zweiten Koeffizienten α hängt davon ab, ob die zweite Differenz positiv oder negativ ist.
• 5 stellt einen verlustbehafteten Talwertdetektor mit langsamem Ansprechen und langsamem Verlust gemäß einigen Ausführungsformen der Offenbarung dar, und 6 stellt einen verlustbehafteten Talwertdetektor mit schnellem Ansprechen und langsamem Verlust gemäß einigen Ausführungsformen der Offenbarung dar. Bei einem Vergleich der beiden FIGUREN ist zu erkennen, dass, wenn die „Ansprechzeit“ schnell ist ( 6), die Talwerte minl(D[n]) die Datenabtastwerte schneller erreichen, die größer als der aktuelle Talwert sind, als wenn die Ansprechzeit langsam ist (in 5). In beiden FIGUREN ermöglicht die „Abfallzeit“, dass die Talwerte langsam abfallen (in diesem Fall zunehmen), falls der Talwertdetektor fehlerhafte Datenabtastwerte verarbeitete. Im Allgemeinen wird bevorzugt, dass die Ansprechzeit schnell ist, während die Abfallzeit langsam ist.
• Beispielhafte Implementierung und Datenverarbeitungsfluss
• 7 veranschaulicht einen beispielhaften Datenverarbeitungsfluss für das in 4 dargestellte Hintergrundverfahren gemäß einigen Ausführungsformen der Offenbarung. Der Datenverarbeitungsfluss zeigt, wie der Komparator-Offset für einen der Komparatoren in einem Sub-ADC geschätzt werden kann. Zwei benachbarte Codes k und k + 1 sind mit diesem Komparator assoziiert. Bei Aufgabe 702 kann der digitale Ausgangscode D1 vom Sub-ADC (z. B. einer ersten Stufe des Pipeline-ADC) verwendet werden, um die Datenabtastwerte des Rests DR oder des Gesamt-ADC-Ausgangs Dout so zu steuern, dass die Spitzenwert-/Talwertdetektion auf die Datenabtastwerte beschränkt wird, die zu diesem spezifischen Komparator gehören (d. h. mit den benachbarten Codes D1 = k und D1 = k + 1 assoziiert sind).
• Bei Aufgabe 704 gehen alle Datenabtastwerte des Rests DR (oder des Ausgangs Dout), die dem Code k entsprechen, durch einen verlustbehafteten Spitzenwertdetektor durch, um den Maximalwert des Rests DR (oder Ausgangs Dout) zu detektieren, der dem Code k entspricht. Dies entspricht der Funktion „maxl“ in vorstehender Gleichung (3). Bei Aufgabe 706 gehen alle Datenabtastwerte des Rests DR (oder des Ausgangs Dout), die dem Code k + 1 entsprechen, durch den verlustbehafteten Talwertdetektor durch, um den Minimalwert des Rests DR (oder Ausgangs Dout) für den Code k + 1 zu detektieren, was der Funktion „minl“ in vorstehender Gleichung (4) entspricht. Für jeden Datenabtastwert, der dem Code k entspricht, kann ein Maximalwert berechnet werden; für jeden Abtastwert, der dem Code k + 1 entspricht, kann ein Minimalwert berechnet werden.
• Bei Aufgabe 708 und 710 werden diese Maximal- und Minimalwerte akkumuliert. Bei Entscheidungspunkt 712 wird (z. B. basierend darauf, ob die Anzahl von akkumulierten Werten einen Schwellenwert überschreitet) bestimmt, ob genügend Werte akkumuliert sind. Dies erfolgt durch Sicherstellen einer entsprechenden Paarbildung zwischen den beiden benachbarten Bereichen (z. B. den beiden Seiten oder den beiden benachbarten Codes), um eine einigermaßen genaue Beseitigung des BW-Fehlanpassungsbeitrags zu ermöglichen.
• Bei Aufgabe 714 wird der erwartete Wert „e“ basierend auf den akkumulierten Maximal- und Minimalwerten dementsprechend berechnet. Die Berechnung basiert auf den beispielhaften Funktionen, die in einem früheren Abschnitt beschrieben sind.
• Aktualisieren von Komparator-Offset
• Sobald genügend Abtastwerte (Paare) akkumuliert wurden und ein erwarteter Wert „e“ berechnet wird, kann der Komparator, der bei einer Spannungsschwelle Vth funktioniert, bei Aufgabe 716 aktualisiert werden. Die Aktualisierung kann durch die Funktion Vth = Vtho + µ.e durchgeführt werden, wobei Vtho ein aktueller Spannungsschwellenwert ist, Vth ein neuer (aktualisierter) Spannungsschwellenwert ist und µ ein Gewichtungsfaktor ist, der die Zeitkonstante des Komparatoraktualisierungsalgorithmus steuert. Demgemäß ist Logik oder Schaltungsanordnung zum Kalibrieren oder Korrigieren des Offsets basierend auf dem erwarteten Wert „e“ und einem Gewichtungsfaktor µ vorgesehen, der eine Zeitkonstante der Kalibrierung oder Korrektur des Komparator-Offsets steuert. Durch Steuern des geeigneten Gewichtungsfaktors µ kann der Kalibrierungs- oder Korrekturalgorithmus so abgestimmt werden, dass er auf veränderliche Komparator-Offsets schnell oder langsam reagiert oder anspricht. In einigen Ausführungsformen kann der erwartete Wert „e“ direkt zugeführt werden, um den Komparator zu aktualisieren (d. h. µ = 1), und die Schätzung e und die Detektoren können jedes Mal, wenn die Aktualisierung stattfindet, zurückgesetzt werden. Die Komparator-Spannungsschwelle Vth kann zum Komparator rückgeführt werden, um den Komparator zu kalibrieren, oder es kann irgendein anderer geeigneter Parameter basierend auf dem erwarteten Wert „e“ berechnet werden, um den Komparator-Offset digital zu korrigieren. Die Akkumulatoren von Aufgabe 708 und 710 können in Vorbereitung für den nächsten Zyklus zurückgesetzt werden. Die Akkumulatoren von Aufgabe 708 und 710 können einen First-in-firstout-Mechanismus implementieren, so dass der erwartete Wert „e“ basierend auf einem „gleitenden Durchschnitt“ berechnet werden, statt die akkumulierten Werte vollständig zu löschen.
• Schnellkompensation
• Allgemein gesprochen spricht der Algorithmus beim Kalibrieren oder Korrigieren des Komparator-Offsets langsam an. Aus diesem Grund kann der bislang beschriebene „langsam ansprechende“ Algorithmus auf katastrophale Änderungen des Eingangs nicht schnell genug reagieren. Um dieses Problem zu lösen, ist ein separater Schnellkompensationsweg 718 parallel zum langsamen Algorithmus vorgesehen. Dieser separate Schnellkompensationsweg 718 wird angewendet, wenn ein großer Fehler detektiert wird (z. B. wenn der Rest den Großteil des Korrekturbereichs verbraucht). Ein großer Fehler wird zum Beispiel detektiert, wenn der Korrekturbereich vollständig verbraucht ist (90 bis 95 % verbraucht sind). Es kann Logik oder Schaltungsanordnung vorgesehen sein, um zu detektieren, dass ein oder mehrere Datenabtastwerte eine vorbestimmte Schwelle überschreiten (z. B. Datenwert(e) größer als die Schwelle oder kleiner als die Schwelle sind), und es kann Logik oder Schaltungsanordnung vorgesehen sein, um in Reaktion auf ein Detektieren, dass ein oder mehrere Datenabtastwerte die vorbestimmte Schwelle überschreiten, ungeachtet des erwarteten Werts eine Korrektur auf den Komparator angewendet wird. Der Schnellkompensationsweg 718 verschiebt den Komparator-Offset schnell grob in eine gewünschte Richtung, um den Verbrauch von Korrekturbereich zu reduzieren.
• In einem Beispiel kann eine sehr schnelle Ansprechtechnik (dargestellt durch den separaten Schnellkompensationsweg 718) eingesetzt werden, wobei, wenn der Rest oder der Ausgang eine bestimmte Schwelle (z. B. 90 bis 100 % des Korrekturbereichs) überschreitet, der Algorithmus unverzüglich anspricht, indem er eine verhältnismäßig große (aber nicht zu große) Korrektur auf den Offset anwendet, um den Rest so schnell als möglich wieder in einen kontrollierbaren Bereich zurückzubringen. Die Größe dieser Offsetkorrektur kann im Voraus z. B. auf 25 % des Korrekturbereichs festgelegt werden. Dies kann ohne jegliche Durchschnittsbestimmung oder Paarbildung von Eingängen von benachbarten Teilbereichen erfolgen, wie zuvor beim langsam ansprechenden Algorithmus erläutert. Diese Schnellansprechmaßnahme ist durchführbar, da der BW-Fehlanpassungsbeitrag üblicherweise klein ist, das heißt, nicht dazu führt, dass der Offset an sich so groß ist. Daher kann der separate Schnellkompensationsweg 718 als eine Überbrückungsmaßnahme verwendet werden, um Bereichsüberschreitung und fehlende Codes zu verhindern, bis der langsam ansprechende Algorithmus den Offset genauer berechnet. Diese Maßnahme des separaten Schnellkompensationswegs 718 verhindert große Verzögerungen beim Bereitstellen von Komparator-Offsetkorrektur, wenn das Signal nach extrem langem Verschwinden plötzlich auftaucht. Der vollständige Algorithmus, wie in 7 veranschaulicht (einschließlich des separaten Schnellkompensationswegs 718), gewährleistet schnelle Erholung, wenn das Signal wieder auftaucht (in einem Bruchteil einer Mikrosekunde).
• Der separate Schnellkompensationsweg 718 ist insbesondere wünschenswert, da er den langsam ansprechenden Algorithmus ergänzt, der auf einem Akkumulieren vieler Maximal- und Minimalwerte basiert. Wenn es für längere Zeit keine Datenabtastwerte gibt, also leider keine Daten für den langsam ansprechenden Algorithmus zum Arbeiten vorhanden sind, friert die Schätzung des Komparator-Offsets ein. Unglücklicherweise altern die Komparatoren während dieser Zeit des Fehlens von Datenabtastwerten trotzdem. Sobald wieder Datenabtastwerte auftauchen, kann sich der Komparator ohne entsprechende Korrektur wesentlich verändert haben. Demgemäß kann der separate Weg 718 eine kurzfristige Korrektur des Komparator-Offsets bereitstellen, bis der langsam ansprechende Algorithmus den Komparator-Offset schätzen kann.
• Dieser Prozess gewährleistet eine genaue Schätzung des Komparator-Offsets im Hintergrund. Außerdem kann es wünschenswert sein (wie bereits erwähnt), über einen separaten Schnellkompensationsweg 718 zu verfügen, der diesen Akkumulationsprozess zur schnellen Korrektur von schweren (katastrophalen) Fehlern überbrückt, wie bereits erwähnt. Zum Detektieren des katastrophalen Fehlers können Datenabtastwerte des Rests und/oder des Ausgangs des Gesamt-ADCs verwendet werden.
• Dithering und Mischen
• Wie bereits erwähnt, beobachtet das Hintergrundverfahren Datenabtastwerte, wenn ein Eingangssignal vorhanden ist, um den Offset zu bestimmen. Wenn das Eingangssignal für eine lange Zeit fehlt oder das Eingangssignal zwar vorhanden ist, aber keine der Komparatoren gebraucht, kann die Offsetschätzung der inaktiven Komparatoren während dieser Zeit einfrieren. Es kann weder Alterung noch Änderung des Offsets detektiert werden, bis das Eingangssignal wieder auftaucht. Um dieses Problem zu lösen, ermöglichen die verlustbehafteten Spitzenwert- und Talwertdetektoren, dass die Optimierung der „Ansprech“-Zeitkonstanten verhältnismäßig schnell und unabhängig von der Erholungszeitkonstanten ist, derart, dass die Technik verhältnismäßig schnell auf das Signal anspricht, sobald es auftaucht. Alternativ kann das „e“-Signal direkt zum Komparator rückgeführt werden (d. h. µ = 1), wobei die Schätzung e und die Detektoren jedes Mal, wenn die Aktualisierung stattfindet, zurückgesetzt werden.
• Wenn dies jedoch nicht akzeptabel ist, kann kontinuierliche Signalaktivität leicht gewährleistet werden (und wird demnach eine ausreichende Anzahl von Datenabtastwerten für die Komparatoren erzeugt), indem ein großes Dithersignal in den Flash injiziert wird und/oder die Komparatoren willkürlich gemischt werden, um zu gewährleisten, das alle der das injizierte Signal „sehen“. Wenn Mischen verwendet wird, kann zusätzliche Schaltungsanordnung im Auge behalten, welcher Komparator für die Datenabtastwerte verantwortlich war, so dass der gemessene Offset basierend auf den Datenabtastwerten verwendet werden kann, um den Offset für den zuständigen Komparator zu korrigieren. Ein Dithersignal kann zum Beispiel am Eingang des Sub-ADCs injiziert werden. Außerdem können Komparatoren des Sub-ADCs gemischt werden, um zu gewährleisten, dass alle Komparatoren des Sub-ADCs zum Umwandeln des Dithersignals im Zeitablauf verwendet werden. Allgemein gesprochen hilft das Dithering, zu ermöglichen, dass die Kalibrierungsalgorithmen vom Vorhandensein oder den Charakteristiken des Eingangssignals unabhängiger sind. Wenn das Eingangssignal sehr klein ist, werden im Vergleich zu einem sehr großen Eingangssignal nur wenige der Komparatoren verwendet (demnach akkumuliert der Algorithmus möglicherweise nicht unbedingt genügend Werte zum Berechnen des erwarteten Werts). Dithering kann helfen, sicherzustellen, dass mehr Komparatoren (sowie gleichmäßiger) verwendet werden, selbst wenn das Eingangssignal klein ist.
• Systembeschreibung
• 8 stellt ein Systemdiagramm eines Pipeline-ADCs mit Schaltungsanordnung zum Schätzen von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC) bei gleichzeitiger Unempfindlichkeit gegenüber Bandbreitenfehlanpassung des Sub-ADCs und/oder Eingangsverteilung gemäß einigen Ausführungsformen der Offenbarung dar. In diesem Beispiel sind acht Komparatoren für den 3-Bit-Flash-ADC1 802 (Sub-ADC des Frontends oder der ersten Stufe des Pipeline-ADCs) vorhanden. Demgemäß kann der Offsetschätzblock 804 des ADC-1 (Flash) 8 Komparator-Offsetschätzblöcke (dargestellt als „Offsetschätzung von Komparator-1 von ADC1“, „Offsetschätzung von Komparator-2 von ADC1“ ... „Offsetschätzung von Komparator-8 von ADC1“) umfassen. Der Offsetschätzblock 804 des ADC-1 (Flash) kann Datenabtastwerte des Rests DR und/oder Datenabtastwerte des Ausgangs Dout des Gesamt-ADCs als Eingang zur Komparator-Offsetschätzung nehmen. Es ist möglich, dass weniger Komparator-Offsetschätzblöcke im Offsetschätzblock 804 des ADC-1 (Flash) vorgesehen sind, wenn ein Komparator-Offsetschätzblock zum Schätzen der Komparator-Offsets von mehreren Komparatoren, einen nach dem anderen, verwendet wird (z. B. von mehreren Komparatoren gemeinsam genutzt und über die mehreren Komparatoren abgewechselt wird). Die Komparator-Offsetschätzung kann dem ADC1 802 über die acht Trimmbusse zugeführt werden. Optionales Dithering und/oder Mischen sind ebenfalls dargestellt, falls kontinuierliche Komparator-Aktivität gewünscht wird. Im Hinblick auf die Komparator-Offsetanpassung kann jede Schaltungsoffsetkorrekturtechnik verwendet werden. Dieser Ansatz weiß nicht, wie die Offsetkalibrierung oder -korrektur im Sub-ADC selbst erfolgt.
• Vorteile des Hintergrundverfahrens
• Das hierin beschriebene Hintergrundverfahren extrahiert die Komparator-Offsets aus dem Rest oder dem ADC-Ausgang mit Genauigkeit, während es den BW (und Takt)-Fehlanpassungsbeitrag herausnimmt. Die genaue Schätzung des Komparator-Offsets kann vorteilhafterweise im Hintergrund während des Betriebs des ADCs unter Verwendung von verlustbehafteten Spitzenwert- und Talwertdetektoren erfolgen. Durch Detektieren von Spitzen- und Talwerten sind die Informationen über die zwei benachbarten Teilbereiche unempfindlich gegenüber der Eingangsverteilung. Die Ansprechzeit der Spitzenwert- und Talwertdetektoren kann so ausgewählt und/oder angepasst werden, dass eine verhältnismäßig schnelle Schätzung gewährleistet wird, und die Abfallzeit kann so ausgewählt und/oder angepasst werden, dass Erholung aus Rauschfehlern (falschen Schätzungen) bereitgestellt wird. In einigen Fällen wird ein separater Schnellkompensationsweg bereitgestellt, um schwere/katastrophale Fehler schnell zu korrigieren. In einigen Fällen werden die Komparatoren bei Fehlen eines Eingangssignals unter Verwendung von Dithering und/oder Mischen „beschäftigt“ gehalten. Die Komparator-Offsetschätzung kann vorteilhafterweise alle Quellen von Offsets und Verstärkungsfehlern in den Komparatoren, darunter Latch, Vorverstärker, Abtastnetzwerk, Referenzfehler usw., erfassen. Außerdem benötigt das Hintergrundverfahren keine analogen Schaltungen in den Eingangs- oder Ausgangswegen der Komparatoren. Daher verschlechtert es weder die Ausbreitungsverzögerung noch das Abtasten der BW des Komparators.
• Alternatives Verfahren zur Messung von Komparator-Offset: Mitteln von Rest
• Die vorliegende Offenbarung beschreibt ein Verfahren zur Messung von Komparator-Offset bei gleichzeitigem Herausmitteln der BW-Fehlanpassungskomponente und gleichzeitiger Unempfindlichkeit gegenüber der Verteilung des Eingangssignals. Dies bedeutet, dass das Verfahren selbst dann, wenn die Region variablen Offsets durch BW-Fehlanpassung um den „tatsächlichen“ Komparator-Offset asymmetrisch ist, immer noch die BW-Fehlanpassung herausmitteln und den „tatsächlichen“ Komparator-Offset extrahieren kann. In einigen Ausführungsformen weist das Eingangssignal eine „gleichmäßige“ oder „symmetrische Verteilung“ bezüglich seines Anstiegs und Abfalls auf, so dass jeglicher Beitrag zu den Messungen, der durch eine asymmetrische Region variablen Offsets verursacht wird, die den „tatsächlichen“ Komparator-Offset umgibt, minimal ist. In einigen Ausführungsformen kann das System annehmen, dass die BW-Fehlanpassung klein ist, oder achtet nicht darauf, ob der gemessene Offset eine BW-Fehlanpassungskomponente darin aufweist. In solchen Ausführungsformen ist es möglich, ein alternatives Verfahren zur Messung des Komparator-Offsets bereitzustellen, das immer noch einen Teil oder die Gesamtheit der BW-Fehlanpassung herausmitteln kann, aber gegenüber der Verteilung des Eingangssignals empfindlich ist.
• 9 stellt ein Flussdiagramm dar, das ein Hintergrundverfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC), das gegenüber der BW-Fehlanpassungskomponente empfindlich sein kann, gemäß einigen Ausführungsformen der Offenbarung veranschaulicht. Bei Aufgabe 902 bestimmt eine erste Logik oder Schaltungsanordnung Datenabtastwerte (1) eines Restsignals (VR), das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC und einer wiederhergestellten Version des Eingangssignals erzeugt, oder (2) eines Ausgangssignals des ADCs, wobei Datenabtastwerte entweder einem ersten Code oder einem benachbarten Code entsprechen, und der erste Code und der benachbarte Code mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird. In einigen Ausführungsformen kann der Sub-ADC ein Flash-ADC oder Größenwandler einer ersten Stufe eines Pipeline-Analog-Digital-Wandlers sein. Im Allgemeinen hat der Komparator-Offset der ersten Stufe die größte Auswirkung auf die Gesamtleistung des Pipeline-ADCs. Datenabtastwerte des Restsignals können leicht als ein digitales Signal DR erhalten werden, das von einem Sub-ADC der nachfolgenden Stufe (der das Restsignal VR verarbeitet) erzeugt wird. Datenabtastwerte des Ausgangs des Gesamt-ADCs sind ebenfalls leicht als ein digitales Signal Dout erhältlich, wobei es sich um den digitalen Ausgang des Gesamt-ADCs handelt, der die digitalen Ausgangscodes jeder Stufe kombiniert. Hierin verwenden Passagen VR und DR sowie Vout und Dout austauschbar.
• Unter neuerlicher Bezugnahme auf 3 bestimmt die erste Logik/Schaltungsanordnung Datenabtastwerte des Restsignals (VR), die Code 0001 (VR1 | Code = 0001) und 0010 (VR1 | Code = 0010) auf der y-Achse entsprechen, oder Datenabtastwerte des Ausgangssignals des ADCs, die Code 0001 (Vout|Code = 0001) und 0010 (Vout| Code = 0001) auf der x-Achse entsprechen. Für einen Pipeline-ADC kann der beobachtete Rest VR der Rest einer jeden der Stufen, z. B. der ersten Stufe oder Frontend-Stufe des Pipeline-ADCs, sein. Der Gesamt-ADC-Ausgang, der beobachtet wird, ist der digitale Ausgang, der basierend auf dem digitalen Ausgangscode erzeugt wird, der von allen Stufen des Pipeline-ADCs erzeugt wird. Die Datenabtastwerte dienen als Messungen, die diese Informationen können, aus welchen der Komparator-Offset geschätzt werden kann.
• Bei 904 mitteln eine zweite Logik oder Schaltungsanordnung und ein nichttransitorischer Speicher Datenabtastwerte des Rests und/oder des Ausgangscodes, die im Zeitablauf gesammelt/akkumuliert wurden. Durch Mitteln der Datenabtastwerte aus den beiden benachbarten Bereichen ist es möglich, die Grenze zwischen den beiden benachbarten Bereichen mathematisch zu schätzen oder einen erwarteten Wert zu berechnen, der nahe oder in der Mitte der Region variablen Offsets ist (siehe 3). Solch ein Durchschnittsbestimmungsschema ist gegenüber der Eingangsverteilung empfindlich, da der Durchschnitt der Abtastdatenwerte einen Mittelwert in der Region variablen Offsets ermittelt, und die Eingangsverteilung manchmal bedeuten kann, dass die Region variablen Offsets um den „tatsächlichen“ Komparator-Offset asymmetrisch ist. Demnach kann der Mittelwert (etwas) vom „tatsächlichen“ Komparator-Offset versetzt sein, wenn eine ungleichmäßige Eingangsverteilung und BW-Fehlanpassung zu einer asymmetrischen Region variablen Offsets führen.
• Dennoch ist das Durchschnittsbestimmungsschema beim Mitteln wenigstens eines Teils des BW-Fehlanpassungsbeitrags im Zeitablauf wirksam. Dies kann insbesondere vorteilhaft sein, wenn erwartet wird, dass die BW-Fehlanpassung klein oder vernachlässigbar ist (oder eine symmetrische Eingangsverteilung erwartet wird), in welchem Fall dieses Durchschnittsbestimmungsverfahren eine wirksame Lösung zum Schätzen des Komparator-Offsets bereitstellen kann.
• Bei Aufgabe 906 kann eine dritte Logik oder Schaltungsanordnung den Offset basierend auf dem Durchschnitt (Wert) der Datenabtastwerte bestimmen. Zum Beispiel kann eine Differenz zwischen einem idealen Komparatorschwellenwert und dem Durchschnitt der Datenabtastwerte als eine Schätzung des Komparator-Offsets verwendet werden. Die Schätzung des Komparator-Offsets kann dann zum Anpassen der Komparatorschwelle (z. B. durch Trimmen) verwendet werden.
• Das in 9 veranschaulichte Durchschnittsbestimmungsverfahren kann außerdem ein Akkumulieren von genügend Abtastwerten aus beiden benachbarten Teilbereichen vor dem Bestimmen des Durchschnitts basierend auf Datenabtastwerten der beiden benachbarten Teilbereiche umfassen. Wenn es genügend Datenabtastwerte gibt, kann der Durchschnitt berechnet werden, und infolgedessen kann der Komparator-Offset geschätzt werden.
• Das in 9 veranschaulichte Durchschnittsbestimmungsverfahren, das langsam reagierend sein kann, kann außerdem in Kombination mit einem separaten Schnellkompensationsweg (z. B. dem separaten Schnellkompensationsweg 718 von 7) zum schnellen Anpassen des Komparator-Offsets verwendet werden, wenn Datenabtastwert(e) eine vorbestimmte Schwelle überschreiten (z. B. darüber oder darunter sind).
• Schnellkompensationsverfahren zur Korrektur von Über- und Unterschreitungen des Rests
• 10 stellt ein Flussdiagramm dar, das ein Schnellkompensationsverfahren zur Korrektur von Unter- oder Überschreitungen des Rests einer Stufe in einem Pipeline-Analog-Digital-Wandler (ADC) gemäß einigen Ausführungsformen der Offenbarung veranschaulicht. Unabhängig von einem langsamen Mess- und Korrekturverfahren zur Schätzung der Komparatorschwelle kann das in 10 veranschaulichte Schnellkompensationsverfahren implementiert werden, um zu verhindern, dass der Rest den Korrekturbereich überschreitet. Bei Aufgabe 1002 bestimmt eine erste Logik oder Schaltungsanordnung Datenabtastwerte (1) eines Restsignals (VR), das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Ausgangssignals des ADCs, wobei Datenabtastwerte entweder einem ersten Code oder einem benachbarten Code entsprechen, und der erste Code und der benachbarte Code mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird.
• Bei Prüfung 1004 kann eine zweite Logik oder Schaltungsanordnung bestimmen, ob der Datenabtastwert eine vorbestimmte Schwelle überschreitet (z. B. bestimmen, ob Datenabtastwert(e) größer als die Schwelle oder kleiner als die Schwelle sind). Diese Prüfung stellt eine Möglichkeit bereit, zu bestimmen, ob der Großteil des Korrekturbereichs (z. B. 90 % des Korrekturbereichs) verbraucht wurde.
• Bei Aufgabe 1006 kann eine dritte Logik oder Schaltungsanordnung in Reaktion auf ein Detektieren, dass ein oder mehrere Datenabtastwerte die vorbestimmte Schwelle überschreiten, ungeachtet des erwarteten Werts der Spitzen- und Talwerte und ungeachtet des Durchschnitts der Datenabtastwerte eine Korrektur auf den Komparator anwenden. Vorteilhafterweise verschiebt das Schnellkompensationsverfahren (das z. B. dem Schnellkompensationsweg 718 von 7 entspricht) den Komparator-Offset schnell grob in eine gewünschte Richtung, um den Verbrauch von Korrekturbereich zu reduzieren.
• Varianten und Implementierungen
• Es ist zu erwähnen, dass das Hintergrundverfahren verwendet werden kann, um Komparator-Offsets für die Sub-ADCs eines Pipeline-ADCs zu schätzen, der in medizinischen Systemen, wissenschaftlichen Geräten und Instrumenten, drahtlosen und drahtgebundenen Kommunikationen, Radar, industrieller Prozesssteuerung, Audio- und Videoeinrichtungen, Unterhaltungselektronik, Luft- und Raumfahrt- oder militärischen Systemen, Kraftfahrzeugsystemen, Messtechnik und anderen Systemen auf der Basis von digitaler Verarbeitung, bei welchen die Umwandlung eines analogen Eingangssignals in ein digitales Signal benötigt wird, verwendet werden kann.
• In den Erörterungen der vorstehenden Ausführungsformen können die Kondensatoren, Taktgeber, DFFs, Teiler, Induktoren, Widerstände, Verstärker, Schalter, digitalen Kerne, Transistoren und/oder andere Komponenten leicht ausgetauscht, ersetzt oder anderweitig modifiziert werden, um bestimmten Schaltungsanordnungsbedürfnissen Rechnung zu tragen. Außerdem ist zu erwähnen, dass die Verwendung von komplementären elektronischen Geräten, komplementärer Hardware, Software usw. eine ebenfalls durchführbare Option zum Implementieren der Lehren der vorliegenden Offenbarung bietet.
• Teile von verschiedenen Vorrichtungen zum Schätzen von Komparator-Offset können elektronische Schaltungsanordnung oder Logik zum Ausführen der hierin beschriebenen Funktionen umfassen. In einigen Fällen können eine oder mehrere Funktionen von einem (On-Chip-) Prozessor oder einer digitalen Verarbeitungsschaltungsanordnung ausgeführt werden, der/die speziell zum Ausführen der hierin beschriebenen Funktionen (z. B. Berechnen von Maximal- und Minimalwerten, Berechnen von erwarteten Werten usw.) konfiguriert ist. Zum Beispiel kann der Prozessor eine oder mehrere anwendungsspezifische Komponenten umfassen, oder er kann programmierbare Logikgatter umfassen, die zum Ausführen der hierin beschriebenen Funktionen konfiguriert sind. Die Schaltungsanordnung kann im analogen Bereich, digitalen Bereich oder in einem Mischsignalbereich funktionieren. In einigen Beispielen kann der Prozessor so konfiguriert sein, dass er die hierin beschriebenen Funktionen durch Ausführen einer oder mehrerer Anweisungen ausführt, die auf einem nicht-transitorischen Computermedium gespeichert sind.
• In einer beispielhaften Ausführungsform kann der ADC auf einer Platine eines assoziierten elektronischen Geräts implementiert sein. Die Platine kann eine allgemeine Leiterplatte sein, die verschiedene Komponenten des internen elektronischen Systems des elektronischen Geräts aufnimmt und ferner Steckverbindungen für andere Peripheriegeräte bereitstellt. Genauer gesagt, kann die Platine die elektrischen Verbindungen bereitstellen, durch welche die anderen Komponenten des Systems elektrisch mit dem ADC kommunizieren können. Alle geeigneten Prozessoren (einschließlich Digitalsignalprozessoren, Mikroprozessoren, unterstützender Chipsätze usw.), computerlesbaren nicht-transitorischen Speicherelemente usw. können basierend auf entsprechenden Konfigurationsbedürfnissen, Verarbeitungserfordernissen, Computerdesigns usw. in geeigneter Weise mit der Platine gekoppelt werden. Andere Komponenten, wie beispielsweise externe Speicher, zusätzliche Sensoren, Steuerungen zur Audio/Video-Anzeige und Peripheriegeräte können als Steckkarten oder über Kabel an die Platine angeschlossen werden oder in die Platine selbst integriert sein.
• In verschiedenen Ausführungsformen können die hierin beschriebenen Funktionalitäten zur Kalibrierung in Emulationsform als Software oder Firmware implementiert sein, die innerhalb eines oder mehrerer konfigurierbarer (z. B. programmierbarer) Elemente ausgeführt wird, die in einer Struktur angeordnet sind, welche diese Funktionen unterstützt. Die Software oder Firmware, welche die Emulation bereitstellt, kann auf einem nicht-transitorischen computerlesbaren Speichermedium vorgesehen sein, das Anweisungen umfasst, um einem (On-Chip-) Prozessor zu ermöglichen, diese Funktionalitäten auszuführen.
• In einer anderen Ausführungsform können die elektrischen Schaltungen der FIGUREN als selbständige Module (z. B. ein Gerät mit assoziierten Komponenten und assoziierter Schaltungsanordnung, die zum Ausführen einer spezifischen Anwendung oder Funktion konfiguriert sind) oder als Steckmodule in anwendungsspezifische Hardware von elektronischen Geräten implementiert sein. Es ist zu erwähnen, dass bestimmte Ausführungsformen der vorliegenden Offenbarung entweder ganz oder teilweise problemlos in ein Systemchip(SOC)-Gehäuse integriert werden können. Ein SOC stellt eine IC dar, welche Komponenten eines Computers oder eines anderen elektronischen Systems in einen einzigen Chip integriert. Sie kann digitale, analoge, Mischsignal- und häufig Hochfrequenzfunktionen enthalten, die alle auf einem einzigen Chipsubstrat vorgesehen sein können. Andere Ausführungsformen können ein Mehrchipmodul (MCM) umfassen, wobei eine Mehrzahl von separaten ICs innerhalb einer einzigen Elektronikeinheit angeordnet und so konfiguriert ist, dass sie durch die Elektronikeinheit eng miteinander interagieren. In verschiedenen anderen Ausführungsformen können die Kalibrierfunktionalitäten in einem oder mehreren Siliciumkernen in anwendungsspezifischen integrierten Schaltungen (ASICs für engl. Application Specific Integrated Circuits), im Feld programmierbaren Gatter-Anordnungen (FPGAs für engl. Field Programmable Gate Arrays) und anderen Hableiterchips implementiert sein.
• Es ist außerdem notwendig, zu erwähnen, dass alle der hierin zuvor beschriebenen Spezifikationen, Abmessungen und Beziehungen (z. B die Anzahl von Prozessoren, logischen Operationen usw.) lediglich zu Beispiels- und Belehrungszwecken angeführt wurden. Solche Informationen können wesentlich geändert werden, ohne vom Schutzbereich der angehängten Ansprüche abzuweichen. Die Spezifikationen gelten nur für ein nicht einschränkendes Beispiel und sollten demgemäß dahingehend ausgelegt werden. In der vorstehenden Beschreibung wurden beispielhafte Ausführungsformen unter Bezugnahme auf bestimmte Prozessor- und/oder Komponentenanordnungen beschrieben. Es können verschiedene Modifikationen und Änderungen an solchen Ausführungsformen vorgenommen werden, ohne vom Schutzbereich der angehängten Ansprüche abzuweichen. Demgemäß sind die Beschreibung und die Zeichnungen eher in einem veranschaulichenden als einem einschränkenden Sinn zu betrachten.
• Es ist zu erwähnen, dass bei den zahlreichen hierin bereitgestellten Beispielen Interaktion im Hinblick auf zwei, drei, vier oder mehr elektrische Komponenten beschrieben sein kann. Dies geschah jedoch lediglich der Klarheit halber und als Beispiel. Es ist zu erwähnen, dass das System auf jede geeignete Art und Weise konsolidiert werden kann. Zusammen mit ähnlichen Designalternativen können alle der veranschaulichten Komponenten, Module und Elemente der FIGUREN in verschiedenen möglichen Konfigurationen kombiniert werden, die allesamt in den allgemeinen Schutzbereich dieser Spezifikation fallen. In bestimmten Fällen kann es leichter sein, eine oder mehrere der Funktionalitäten eines bestimmten Satzes von Flüssen nur durch Referenzieren einer begrenzten Anzahl von elektrischen Elementen zu beschreiben. Es versteht sich, dass die elektrischen Schaltungen der FIGUREN und ihre Lehren problemlos skaliert werden und einer großen Anzahl von Komponenten sowie komplizierteren/anspruchsvolleren Anordnungen und Konfigurationen Rechnung tragen können. Demgemäß sollten die bereitgestellten Beispiele nicht den Schutzbereich einschränken oder die allgemeinen Lehren der elektrischen Schaltungen unterbinden, wie potenziell auf eine Vielzahl von anderen Architekturen angewendet.
• Es ist zu erwähnen, dass in dieser Spezifikation Bezugnahmen auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Operationen, Charakteristiken usw.), die in „einer (bestimmten) Ausführungsform“, „einer beispielhaften Ausführungsform“, „(irgend)einer Ausführungsform“, „einer anderen Ausführungsform“, „einigen Ausführungsformen“, „verschiedenen Ausführungsformen“, „anderen Ausführungsformen“, „einer alternativen Ausführungsform“ und dergleichen enthalten sind, bedeuten sollen, dass alle solche Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenbarung enthalten sind, aber nicht unbedingt in den gleichen Ausführungsformen kombiniert sein müssen, aber können.
• Es ist außerdem wichtig, zu erwähnen, dass die Funktionen in Bezug auf die Komparator-Offsetkalibrierung nur einige der möglichen Funktionen veranschaulichen, die durch die oder innerhalb der Systeme ausgeführt werden können, die in den FIGUREN veranschaulicht sind. Einige dieser Operationen können gegebenenfalls gestrichen oder entfernt werden, oder diese Operationen können wesentlich modifiziert oder geändert werden, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Außerdem kann die Zeitvorgabe für diese Operationen wesentlich geändert werden. Die vorstehenden Betriebsflüsse wurden zu Beispiels- und Erörterungszwecken angeführt. Erhebliche Flexibilität wird durch die hierin beschriebenen Ausführungsformen dahingehend bereitgestellt, dass alle geeigneten Anordnungen, zeitlichen Abfolgen, Konfigurationen und Zeitvorgabemechanismen bereitgestellt werden können, ohne von der Lehren der vorliegenden Offenbarung abzuweichen.
• Zahlreiche andere Änderungen, Ersetzungen, Variationen, Abwandlungen und Modifikationen können vom Fachmann ermittelt werden, und die vorliegende Offenbarung soll alle solchen Änderungen, Ersetzungen, Variationen, Abwandlungen, und Modifikationen als in den Schutzbereich der angehängten Ansprüche fallend umfassen. Es ist zu erwähnen, dass alle optionalen Merkmale der zuvor beschriebenen Vorrichtung auch in Bezug auf das Verfahren oder den Prozess, das/der hierin beschrieben wurde, implementiert werden können, und die Details in den Beispielen überall in einer oder mehreren Ausführungsformen verwendet werden können.

Claims (20)

1. Verfahren zur Schätzung von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) eines Analog-Digital-Wandlers (ADC), wobei das Verfahren umfasst: Bestimmen von Datenabtastwerten (1) eines Restsignals, das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC (102) und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Eingangssignals in den Sub-ADC (102), wobei Datenabtastwerte zwei benachbarten Codes entsprechen, welche mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird; Verfolgen von Zustandsinformation der benachbarten Codes basierend auf den Datenabtastwerten, im Zeitablauf; und Bestimmen eines erwarteten Werts, welcher einen Offset des Komparators schätzt, basierend auf den Zustandsinformationen.
2. Verfahren nach Anspruch 1, ferner umfassend: Kalibrieren oder Korrigieren des Offsets basierend auf dem erwarteten Wert.
3. Verfahren nach Anspruch 1 oder 2, wobei der Sub-ADC (102) ein Flash-ADC (802) oder Größenwandler einer beliebigen Stufe eines Pipeline-Analog-Digital-Wandlers ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen; das Verfolgen der Maximalwerte der Datenabtastwerte ein Erzeugen eines neuen Maximalwerts basierend auf einem aktuellen Maximalwert und einer ersten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Maximalwert umfasst; und das Verfolgen der Minimalwerte der Datenabtastwerte ein Erzeugen eines neuen Minimalwerts basierend auf einem aktuellen Minimalwert und einer zweiten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Minimalwert umfasst.
5. Verfahren nach Anspruch 4, wobei: die erste Differenz durch einen ersten Koeffizienten skaliert und mit dem aktuellen Maximalwert kombiniert wird; und die zweite Differenz durch einen zweiten Koeffizienten skaliert und mit dem aktuellen Maximalwert kombiniert wird.
6. Verfahren nach Anspruch 5, wobei: der Wert des ersten Koeffizienten davon abhängt, ob die erste Differenz positiv oder negativ ist; und der Wert des zweiten Koeffizienten davon abhängt, ob die zweite Differenz positiv oder negativ ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen; die Datenabtastwerte auf dem Restsignal basieren; und das Bestimmen des erwarteten Werts umfasst: Akkumulieren von Werten im Zeitablauf, die einen Mittelwert zwischen einem aktuellen Maximalwert und einem aktuellen Minimalwert darstellen; und Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten.
8. Verfahren nach einem der Ansprüche 1 bis 6, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen; die Datenabtastwerte auf dem Eingang in den Sub-ADC (102) basieren; und das Bestimmen des erwarteten Werts umfasst: Akkumulieren der Maximalwerte und/oder der Minimalwerte im Zeitablauf; und Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten.
9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Detektieren, dass ein oder mehrere Datenabtastwerte eine vorbestimmte Schwelle überschreiten; und Anwenden einer Korrektur auf den Komparator in Reaktion auf das Detektieren, dass der eine oder die mehreren Datenabtastwerte die vorbestimmte Schwelle überschreiten, ungeachtet des erwarteten Werts.
10. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Kalibrieren oder Korrigieren des Komparator-Offsets basierend auf dem erwarteten Wert und einem Gewichtungsfaktor, der eine Zeitkonstante der Kalibrierung oder Korrektur des Komparator-Offsets steuert.
11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Injizieren eines Dithersignals in den Sub-ADC (102); und/oder Mischen von Komparatoren des Sub-ADCs (102), um zu gewährleisten, dass alle Komparatoren des Sub-ADCs (102) im Zeitablauf verwendet werden.
12. System zum Schätzen von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) (102) eines Analog-Digital-Wandlers (ADC), wobei das System umfasst: erste Logik zum Beobachten von Datenabtastwerten, die zu einem Komparator des Sub-ADCs (102) gehören, wobei die Datenabtastwerte digitale Darstellungen (1) eines Restsignals, das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC (102) und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Eingangs in den Sub-ADC umfassen, und die Datenabtastwerte zwei benachbarten Codes entsprechen; Spitzenwertdetektor und Talwertdetektor zum Berechnen von Zustandsinformation der benachbarten Codes basierend auf den Datenabtastwerten; und zweite Logik zum Bestimmen eines erwarteten Werts, welcher einen Offset des Komparators schätzt, basierend auf Zustandsinformationen.
13. System nach Anspruch 12, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen (Abs 31); der Spitzenwertdetektor einen neuen Maximalwert basierend auf einem aktuellen Maximalwert und einer ersten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Maximalwert erzeugt; und der Talwertdetektor einen neuen Minimalwert basierend auf einem aktuellen Minimalwert und einer zweiten Differenz zwischen einem aktuellen Datenabtastwert der Datenabtastwerte und dem aktuellen Minimalwert erzeugt.
14. System nach Anspruch 12 oder 13, wobei die digitalen Darstellungen des Restsignals Ausgangscodes von Logik in einem nachfolgenden Sub-ADC (102) umfassen, die den Rest digitalisiert.
15. System nach einem der Ansprüche 12 bis 14, wobei digitale Darstellungen des Eingangs in den ADC Ausgangscodes vom Sub-ADC umfassen.
16. System nach einem der Ansprüche 12 bis 15, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen (Abs 31); die Datenabtastwerte auf dem Restsignal basieren; und die zweite Logik zum Bestimmen des erwarteten Werts umfasst: Logik zum Akkumulieren von Werten im Zeitablauf, die einen Mittelwert zwischen einem aktuellen Maximalwert und einem aktuellen Minimalwert darstellen; und Logik zum Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten.
17. System nach einem der Ansprüche 12 bis 15, wobei: die Zustandsinformation umfassen Maximalwerte der Datenabtastwerte die einem ersten Code entsprechend und/oder (2) Minimalwerten der Datenabtastwerte, die dem benachbarten Code entsprechen; die Datenabtastwerte auf dem Eingang in den Sub-ADC basieren; die zweite Logik, die den erwarteten Wert bestimmt, umfasst: Logik zum Akkumulieren der Maximalwerte und der Minimalwerten im Zeitablauf; und Logik zum Bestimmen des erwarteten Werts basierend auf den akkumulierten Werten.
18. System nach einem der Ansprüche 12 bis 17, ferner umfassend: Logik zum Detektieren, dass ein oder mehrere Datenabtastwerte eine vorbestimmte Schwelle überschreiten; und Logik zum Anwenden einer Korrektur auf den Komparator in Reaktion auf das Detektieren, dass der eine oder die mehreren Datenabtastwerte die vorbestimmte Schwelle überschreiten, ungeachtet des erwarteten Werts.
19. System nach einem der Ansprüche 12 bis 18, ferner umfassend: Logik zum Kalibrieren oder Korrigieren des Komparator-Offsets basierend auf dem erwarteten Wert und einem Gewichtungsfaktor, der eine Zeitkonstante der Kalibrierung oder Korrektur des Komparator-Offsets steuert.
20. Vorrichtung zum Schätzen von Komparator-Offset eines Sub-Analog-Digital-Wandlers (Sub-ADC) (102) eines Analog-Digital-Wandlers (ADC), wobei die Vorrichtung umfasst: Mittel zum Bestimmen von Datenabtastwerten (1) eines Restsignals, das basierend auf einer Differenz zwischen einem Eingangssignal in den Sub-ADC und einer wiederhergestellten Version des Eingangssignals erzeugt wird, oder (2) eines Eingangssignals in den Sub-ADC (102), wobei Datenabtastwerte zwei benachbarten Codes entsprechen, welche mit einem Vergleich assoziiert sind, der von einem Komparator des Sub-ADCs durchgeführt wird; Mittel zum Akkumulieren von Zustandsinformationen der benachbarten Condes basierend auf den Datenabtastwerten, im Zeitablauf; und Mittel zum Bestimmen eines geschätzten Offsets des Komparators basierend auf Zustandsinformationen.

Images