DE102017124083A1

DE102017124083A1 - Analog-digital-umsetzer

Info

Publication number: DE102017124083A1
Application number: DE102017124083.7A
Authority: DE
Inventors: Martin Kinyua
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-09-29
Filing date: 2017-10-17
Publication date: 2019-04-04
Also published as: CN109586720B; US11018683B2; KR20190038228A; US20200099386A1; TW201916599A; US20190103879A1; KR102034743B1; US20190103878A1; US10511319B2; TWI688220B; US10256834B1; CN109586720A

Abstract

Ein Analog-Digital-Umsetzer („ADU“) weist einen Eingangsanschluss auf, der dafür ausgelegt ist, ein analoges Eingangsspannungssignal zu empfangen. Eine erste ADU-Stufe ist mit dem Eingangsanschluss gekoppelt und ist dafür ausgelegt, einen ersten digitalen Wert, der dem analogen Eingangsspannungssignal entspricht, und ein analoges Restsignal, das einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangssignal entspricht, auszugeben. Eine zweite ADU-Stufe ist mit der ersten ADU-Stufe gekoppelt und ist dafür ausgelegt, das analoge Restsignal in einen zweiten digitalen Wert umzuwandeln. Die erste ADU-Stufe und/oder die zweite ADU-Stufe weisen eine erste Teilstufe auf, die dafür ausgelegt ist, ein analoges Signal in eine erste Anzahl von Bits eines digitalen Wertes umzuwandeln, der das analoge Signal repräsentiert, und eine zweite Teilstufe, die dafür ausgelegt ist, das analoge Signal in eine zweite Anzahl von Bits des digitalen Wertes umzuwandeln, wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits ist. Eine Steuereinheit ist mit der ersten und der zweiten ADU-Stufe gekoppelt und ist dafür ausgelegt, den ersten digitalen Wert und den zweiten digitalen Wert zu einem digitalen Ausgangssignal zu kombinieren, welches das analoge Eingangsspannungssignal repräsentiert.

Description

HINTERGRUND
Analog-Digital-Umsetzer („ADU“) werden in vielfältigen Anwendungen verwendet, um ein detektiertes analoges Signal in ein digitales Signal umzusetzen. Typischerweise ist der digitale Ausgang eine Binärzahl, welche proportional zum Eingang ist. Das kontinuierliche analoge Eingangssignal wird periodisch abgetastet, und der Ausgang ist ein diskretes digitales Signal. Das Umsetzen eines kontinuierlichen analogen Signals in ein digitales Signal erfordert eine Quantisierung des analogen Eingangs, welche einen Fehler bewirken kann.
Zu den Faktoren, welche die Leistungsfähigkeit eines ADU messen, gehören unter anderem Umsetzungsbandbreite und dynamischer Bereich (Signal-RauschVerhältnis). Die Bandbreite eines ADU ist in erster Linie durch seine Abtastrate gekennzeichnet, und der dynamische Bereich eines ADU wird von solchen Faktoren beeinflusst, wie Auflösung (Anzahl diskreter Werte, die über dem Bereich der analogen Eingangswerte ausgegeben werden), Linearität und Genauigkeit (wie gut die Quantisierungsniveaus mit dem wahren analogen Signal übereinstimmen), usw. Der dynamische Bereich eines ADU kann mittels seiner effektiven Anzahl von Bits ausgedrückt werden.
Figurenliste
Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Figuren am besten verständlich. Es ist anzumerken, dass entsprechend der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale im Interesse der Klarheit der Erläuterung willkürlich vergrößert oder verkleinert sein.

1 ist ein Blockschaltbild, welches Aspekte eines Analog-Digital-Umsetzer- („ADU-“) Systems gemäß einigen Ausführungsformen veranschaulicht.
2 ist ein Blockschaltbild, welches weitere Aspekte eines beispielhaften ADU-Systems gemäß einigen Ausführungsformen veranschaulicht.
3 ist ein Schaltplan, welcher weitere Aspekte des in den 1 und 2 dargestellten ADU-Systems veranschaulicht.
4 ist ein Schaltplan, welcher weitere Aspekte des in den 1 und 2 dargestellten ADU-Systems veranschaulicht.
5 ist ein Zeitablaufdiagramm, welches beispielhafte Taktsignale für verschiedene ADU-Betriebsphasen gemäß einigen Ausführungsformen veranschaulicht.
6 ist ein Zeitablaufdiagramm, welches weitere beispielhafte Taktsignale für verschiedene ADU-Betriebsphasen gemäß einigen Ausführungsformen veranschaulicht.
7 ist ein Schaltplan, welcher Aspekte eines beispielhaften Grobstufen-ADU gemäß einigen Ausführungsformen veranschaulicht.
8 ist ein Schaltplan, welcher Aspekte eines beispielhaften Feinstufen-ADU gemäß einigen Ausführungsformen veranschaulicht.
9 ist ein Prozessflussdiagramm, welches ein Beispiel eines ADU-Verfahrens gemäß einigen Ausführungsformen veranschaulicht.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale des vorgesehenen Gegenstands bereit. Spezielle Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, und sie sind nicht als einschränkend anzusehen. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen beinhalten, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen beinhalten, bei denen weitere Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass sich das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt befinden. Weiterhin können sich in der vorliegenden Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und stellt an sich noch keinen Zusammenhang zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen her.
Ferner können Begriffe, die räumliche Beziehungen bezeichnen, wie „unterhalb“, „unter“, „untere(r)“, „oberhalb“, „obere(r)“ usw., hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren dargestellt. Die räumliche Beziehungen bezeichnenden Begriffe sollen andere Ausrichtungen der in Verwendung oder in Betrieb befindlichen Vorrichtung, zusätzlich zu der in den Figuren abgebildeten Ausrichtung, mit einschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in eine andere Ausrichtung bewegt) werden, und die hier verwendeten Begriffe zur Beschreibung räumlicher Beziehungen können ebenfalls entsprechend interpretiert werden.
Analog-Digital-Umsetzer („ADU“) setzen ein analoges Signal in ein digitales Signal um. Zu typischen ADU-Anordnungen gehören Pipelined, Flash, Delta-Sigma, integrierend (ansteigend), Register zur sukzessiven Approximation (Successive Approximation Register, „SAR“), usw. Jede ADU-Architektur weist Vor- und Nachteile auf. Zum Beispiel sind Delta-Sigma-ADU in der Lage, eine relativ hohe Auflösung zu erzielen (16 Bit und höher), doch die erzielbare Bandbreite kann begrenzt sein.
ADU mit SAR sind typischerweise in der Lage, mit relativ geringer Leistungsaufnahme zu arbeiten, können jedoch eine begrenzte Auflösung aufweisen. Eine Erhöhung der Auflösung und Bandbreite bei bekannten Anordnungen von ADU mit SAR kann eine unerwünschte erhöhte Leistungsaufnahme erfordern.
1 veranschaulicht im Wesentlichen ein Beispiel eines ADU-Systems 100 gemäß einigen offenbarten Ausführungsformen. Im Allgemeinen weist das ADU-System 100 eine erste Subranging-ADU-Stufe 10 und eine zweite Subranging-ADU-Stufe 20 auf. Ein Eingangsanschluss 102 ist dafür ausgelegt, ein analoges Eingangsspannungssignal V_IP zu empfangen, und das System 100 gibt einen digitalen Wert D_out , der das analoge Eingangssignal V_IP repräsentiert, an einem Ausgangsanschluss 104 aus.
Eine erste ADU-Stufe 10 ist mit dem Eingangsanschluss 102 gekoppelt und ist dafür ausgelegt, einen ersten digitalen Wert, der einen Teil des digitalen Ausgangs D_out repräsentiert, sowie ein analoges Restsignal auszugeben. Eine zweite ADU-Stufe 20 ist mit der ersten ADU-Stufe 10 gekoppelt und wandelt das analoge Restsignal in einen zweiten digitalen Wert um, welcher den restlichen Teil des digitalen Ausgangs D_out repräsentiert.
Es wird auf das in 2 dargestellte Beispiel Bezug genommen; die erste ADU-Stufe 10 und/oder die zweite ADU-Stufe 20 weisen eine erste Teilstufe auf, welche in dem dargestellten Beispiel eine Grobstufe 110 ist, die dafür ausgelegt ist, ein analoges Spannungssignal in eine erste Anzahl von Bits des digitalen Ausgangs S1 umzuwandeln, und eine zweite Teilstufe, welche in dem dargestellten Beispiel eine Feinstufe 120 ist, die dafür ausgelegt ist, das analoge Spannungssignal in eine zweite Anzahl von Bits S2 umzuwandeln, wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits sein kann.
Somit empfängt für die erste ADU-Stufe 10 die Grobstufe 110 das analoge Eingangsspannungssignal V_IP und wandelt dieses analoge Signal in einen digitalen Wert mit S1 Bits um (den höchstwertigen Bits (Most Significant Bits, MSBs) der ersten ADU-Stufe 10). Die Bits S1, die von der Grobstufe 110 erzeugt werden, werden auch durch die Feinstufe 120 empfangen, zusammen mit dem analogen Eingangsspannungssignal V_IP . Die Feinstufe 120 der ersten ADU-Stufe 10 gibt dann S2 Bits des Ausgangs aus (niedrigstwertige Bits (Least Significant Bits, LSBs) des Ausgangs der ersten ADU-Stufe 10). Außerdem gibt die erste ADU-Stufe 10 ein analoges Restsignal aus, welches die Differenz zwischen dem erzeugten digitalen Wert und dem empfangenen analogen Signal ist.
In ähnlicher Weise empfängt für die zweite ADU-Stufe 20 die Grobstufe 110 das analoge Restsignal und wandelt das analoge Signal in einen digitalen Wert mit S3 Bits um (den MSBs des Ausgangs der zweiten ADU-Stufe 20). Die Bits S3, die von der Grobstufe 110 erzeugt werden, werden auch durch die Feinstufe 120 empfangen, zusammen mit dem Restsignal. Die Feinstufe 120 der zweiten ADU-Stufe 20 erzeugt dann S4 Bits des Ausgangs (LSBs des Ausgangs der zweiten ADU-Stufe 20), welche mit den MSBs von der Feinstufe 110 kombiniert werden, um den digitalen Ausgang der zweiten ADU-Stufe 20 zu erzeugen. Die digitalen Werte, die von der ersten und der zweiten ADU-Stufe 10, 20 erzeugt wurden, werden dann durch eine Steuereinrichtung 30 kombiniert, welche das digitale Ausgangssignal D_out am Ausgangsanschluss 104 bereitstellt.
Bei einigen Ausführungsformen verwenden die erste und/oder die zweite ADU-Stufe 10, 20 ADUs mit Register zur sukzessiven Approximation (Successive Approximation Register, SAR), wobei ein Spannungsbereich, welcher die Eingangsspannung enthält, sukzessive eingeengt wird. In jedem der aufeinander folgenden Schritte vergleicht ein Umsetzer die Eingangsspannung mit einem Ausgang eines internen Digital-Analog-Umsetzers (DAU). In jedem Schritt in diesem Prozess wird diese Approximation in einem Register gespeichert. Die Umsetzungsrate bekannter Anordnungen von ADU mit SAR ist jedoch durch ihren seriellen ADU-Betrieb begrenzt.
Die offenbarte Anordnung stellt eine Analog-Digital-Umsetzungsfunktion bei niedrigerer Leistungsaufnahme bereit, verglichen mit herkömmlichen Pipeline-ADUs mit SAR, durch Reduzieren der Genauigkeitsanforderungen der Feinstufe 120 durch Verwendung der Grobstufe 110, deren Genauigkeitsanforderungen wesentlich reduziert werden können. Die Genauigkeitsanforderungen der Grobstufe 110 werden durch die Verwendung eines Schemas, das weiter unten erläutert wird, von S2+S1 Bits auf S1 Bits reduziert (S2>S1).
Gemäß hierin offenbarten Aspekten wird die Feinstufe 120 nur für einen Teil des Umsetzungszeitraums des ersten und/oder zweiten ADU 10, 20 verwendet, wodurch die Gesamtleistungsaufnahme verringert wird, während die Vorteile hoher Energieeffizienz, hoher Linearität und einer schnellen SAR-Bit-Durchlauf-Schleife beibehalten werden.
3 veranschaulicht ein beispielhaftes ADU-System 100, bei dem ein Pipeline-Subranging-ADU mit SAR zum Einsatz kommt, wobei wenigstens die erste ADU-Stufe 10 eine erste Subranging-SAR-Sub-ADU ist. Die erste ADU-Stufe 10 gibt N1 Bits von den insgesamt M Bits des digitalen Ausgangs aus, sowie ein analoges Restsignal V_RES . Das Restsignal, welches die Differenz zwischen dem analogen Eingangsspannungssignal V_IP und dem von der ersten ADU-Stufe 10 ausgegebenen digitalen Wert darstellt, wird an einen Restverstärker 40 ausgegeben, welcher einen Verstärkungsfaktor auf das Restsignal V_RES anwendet. Der verstärkte Rest wird von der zweiten ADU-Stufe 20 empfangen.
Eine asynchrone digitale SAR-Steuereinrichtung 130 empfängt ein externes Taktsignal CLK_in , dessen Frequenz mit der Gesamt-Umsetzungsrate des ADU-Systems 100 im Zusammenhang steht. Die Steuereinrichtung 130 ist dafür ausgelegt, Operationen der ersten ADU-Stufe 10 asynchron zu steuern, wie in 3 dargestellt. Die Grob- und die Feinstufe 110, 120 weisen einen Fein- bzw. einen Grobkomparator 112, 122 auf. Eine Referenzspannung V_REF definiert den vollen Analogsignalbereich des ADU-Systems 100, welcher durch die Grob- und die Feinstufe 110, 120 sukzessive eingeengt wird.
Der Grobkomparator 112 der Grobstufe 110 führt die MSB-Umsetzung der ersten ADU-Stufe durch. Die resultierenden MSBs werden durch die Steuereinrichtung 30 empfangen, welche die Umsetzung der LSBs durch den Feinkomparator 122 der Feinstufe 120 einleitet. Die resultierenden LSBs werden dann in die Steuereinrichtung 130 eingekoppelt, welche die empfangenen MSBs und LSBs kombiniert, um die N1 Bits der ersten Stufe an eine Ausrichtungs- und digitale Fehlerkorrekturschaltung auszugeben, die durch die ADU-Steuereinrichtung 30 implementiert ist.
Die Feinstufe 120 der ersten ADU-Stufe 10 erzeugt ferner das Restsignal V_RES , welches die Differenz zwischen dem analogen Eingangssignal V_IP und der äquivalenten analogen Darstellung des digitalen Ausgangs der ersten ADU-Stufe 10 ist. Die erzeugte Restspannung V_RES wird in den Restverstärker 40 eingekoppelt, wo sie um einen vorbestimmten Verstärkungsfaktor „G“ verstärkt wird. Der verstärkte Rest wird zu der zweiten Stufe 20 weitergeleitet, wo N2 Bits von den insgesamt M Bits des digitalen Ausgangs D_out erzeugt werden.
Wie hier angemerkt wurde, weist in einigen Beispielen die zweite ADU-Stufe 20 dieselbe Konfiguration wie die erste ADU-Stufe 10 auf. 4 veranschaulicht ein Beispiel weiterer Aspekte der zweiten ADU-Stufe 20. In dem Beispiel von 4 ist die zweite ADU-Stufe 20 eine zweite Subranging-SAR-Sub-ADU. Die zweite ADU-Stufe 20 gibt N2 Bits von den insgesamt M Bits des digitalen Ausgangs aus, basierend auf dem empfangenen Restsignal V_RES , welches die Differenz zwischen dem analogen Eingangsspannungssignal V_IP und dem von der ersten ADU-Stufe 10 ausgegebenen digitalen Wert darstellt.
Die asynchrone digitale SAR-Steuereinrichtung 130 empfängt das Taktsignal CLK_in und ist dafür ausgelegt, Operationen der zweiten ADU-Stufe 20 asynchron zu steuern, wie in 4 dargestellt. Die Grob- und die Feinstufe 110, 120 der zweiten ADU-Stufe 20 weisen einen Fein- bzw. einen Grobkomparator 112, 122 auf, welche bewirken, dass der Bereich der empfangenen Referenzspannung V_REF sukzessive eingeengt wird.
Der Grobkomparator 112 der Grobstufe 110 führt die MSB-Umsetzung der zweiten ADU-Stufe 20 durch, und die resultierenden MSBs werden durch die Steuereinrichtung 130 empfangen, welche die Umsetzung der LSBs durch den Feinkomparator 122 der Feinstufe 120 einleitet. Die resultierenden LSBs werden dann in die Steuereinrichtung 130 eingekoppelt, welche die empfangenen MSBs und LSBs kombiniert, um die N2 Bits der zweiten Stufe 20 an die Ausrichtungs- und digitale Fehlerkorrekturschaltung auszugeben, die durch die ADU-Steuereinrichtung 30 implementiert ist.
Die Genauigkeitsanforderungen der Grobstufe 110 sind wesentlich geringer als die Genauigkeit der ersten und der zweiten ADU-Stufe 10, 20 zusammen, wodurch die Gesamtleistungsaufnahme verringert wird. Nur die Genauigkeit der Feinstufe 120 muss mit der Gesamtgenauigkeit des ADU-Systems 100 im Einklang stehen. Da die Grobstufe 110 nur die MSBs des digitalen Wertes umsetzt, der das empfangene analoge Signal repräsentiert (V_IP oder V_RES ), braucht die Grobstufe 110 des ADU nur bis auf S1 Bits genau zu sein. Während die Grobstufe 110 das analoge Signal in die S1 Bits des digitalen Wertes umwandelt, kann sich die zweite Stufe 120 im Ruhezustand befinden, wodurch Energie eingespart wird.
Außerdem wird die Umsetzungsrate des offenbarten ADU-Systems durch den Pipeline-Betrieb verbessert, welcher dazu dient, die Effekte des seriellen Betriebs herkömmlicher ADUs mit SAR zu mildern.
5 zeigt ein beispielhaftes Zeitablaufdiagramm für die erste ADU-Stufe 10 und/oder die zweite ADU-Stufe 20. Das in 5 dargestellte Zeitablaufdiagramm zeigt Zeitsignale für eine erste Betriebsphase phi1, eine zweite Betriebsphase phi2 und eine dritte Betriebsphase phi3 des ADU-Systems 100. Wenn der Impuls von phil „High“ ist, verfolgt und erfasst die erste ADU-Stufe 10 das analoge Eingangssignal V_IP . Gleichzeitig ist der Restverstärker 40 deaktiviert. Außerdem führt, wenn der Impuls von phi1 „High“ ist, die zweite ADU-Stufe 20 die Analog-Digital-Umsetzung des zuvor abgetasteten Signals durch.
Wenn der Impuls von phi2 „High“ ist, führt die erste ADU-Stufe 10 die Analog-Digital-Umsetzung des analogen Signals durch, das zuvor während der ersten Phase phi1 erfasst wurde. Gleichzeitig kann sich der Restverstärker 40 in einem Auto-Zero-Modus befinden, welcher eine Schaltungstechnik ist, die angewendet wird, um den Eingangs-Offset eines Verstärkers wie etwa des Restverstärkers 40 zu annullieren. Außerdem führt, wenn das Signal von phi2 „High“ ist, die zweite ADU-Stufe auch die Analog-Digital-Umsetzung durch.
Wenn der Impuls von phi3 „High“ ist, hält die erste ADU-Stufe 10 das Restsignal, welches die Differenz zwischen dem während phi1 abgetasteten Eingangssignal V_IP und dem äquivalenten digitalen Ausgang der ersten ADU-Stufe 10 ist. Gleichzeitig verstärkt der Restverstärker 40 das analoge Restsignal V_RES um einen vorbestimmten Verstärkungsfaktor G. Weiterhin tastet die zweite ADU-Stufe 20 den verstärkten Rest ab, der einem zuvor erzeugten Restsignal entspricht.
6 ist ein weiteres Zeitablaufdiagramm, welches das Signal phi1 (Verfolgen und Halten) und Impulse ϕ_G-STUFE und ϕ_F-STUFE, welche aus dem Signal phi2 abgeleitet sind, zeigt. Die Impulse ϕ_G-STUFE und ϕ_F-STUFE zeigen den zyklischen Durchlauf (Cycling) der sukzessiven Approximation der Grobstufe 110 bzw. der Feinstufe 120 der ADUs mit SAR an. Wie in 6 dargestellt, beginnt der zyklische Durchlauf des SAR der Feinstufe (der die S2/S4 Bits erzeugt) im Anschluss an den zyklischen Durchlauf des SAR der Grobstufe (der die S1/S3 Bits erzeugt).
7 zeigt weitere Einzelheiten eines Beispiels der Grobstufe 110. Es wird auf 7 und das Zeitablaufdiagramm von 6 Bezug genommen; die Grobstufe 110 weist mehrere Kondensatoren 150 auf. Schalter 152 verbinden selektiv eine Seite der Kondensatoren 150 mit dem analogen Eingangsspannungssignal V_IP oder dem Signal V_REF (basierend auf Schaltern 154), oder mit Erde. Die andere Seite der Kondensatoren 150 wird selektiv mit einem Gleichtakt-Spannungssignal V_CM verbunden, basierend auf Schaltern 156. Die Schalter 154 und 156 schalten in Reaktion auf das Signal phi1, und die Schalter 152 schalten in Reaktion auf die Impulse ϕ_G-STUFE.
Wenn das Signal phi1 „High“ ist, wird das analoge Eingangssignal V_IP an den oberen Platten der Kondensatoren 150 erfasst. Gleichzeitig sind die unteren Platten der Kondensatoren 150 und die Eingänge des Grobkomparators 114 mit der Gleichtaktspannung V_CM gekoppelt.
Während der nächsten Phase werden die Impulse ϕ_G-STUFE angelegt, um den binären SAR-Suchalgorithmus zu steuern, der von der SAR-Steuereinrichtung 130 implementiert wird, und die digitalen Ausgangsbits der Grobstufe 10 zu erzeugen. Wie oben angemerkt, werden die Impulse ϕ_G-STUFE von den Signalen phi2 abgeleitet. Daher werden die Impulse ϕ_G-STUFE, deren Funktion es ist, die digitalen Ausgangsbits der Grobstufe 10 zu erzeugen, erzeugt, während phii „Low“ ist. Anders ausgedrückt, die Grobstufe 10 wird nach dem Erzeugen der MSBs der ersten bzw. zweiten ADU-Stufe 10, 20 deaktiviert (oder abgeschaltet), wodurch die Leistungsaufnahme verringert wird.
8 zeigt weitere Einzelheiten eines Beispiels der Feinstufe 120. Die Feinstufe 120 weist mehrere Kondensatoren 160 auf. Schalter 162 verbinden selektiv eine Seite der Kondensatoren 160 mit dem analogen Eingangsspannungssignal V_IP oder dem Signal V_REF (basierend auf Schaltern 164), oder mit Erde. Die andere Seite der Kondensatoren 160 wird selektiv mit dem Gleichtakt-Spannungssignal V_CM verbunden, basierend auf Schaltern 166. Die Schalter 164 und 166 schalten in Reaktion auf das Signal phi1, und die Schalter 166 schalten in Reaktion auf die Impulse ϕ_F-STUFE, die in 6 dargestellt sind.
Somit liegt während phii das analoge Eingangsspannungssignal V_IP an den oberen Platten der Kondensatoren 160 an. Gleichzeitig sind die unteren Platten der Kondensatoren 160 und die Eingänge des Feinkomparators 122 mit der Gleichtaktspannung V_CM gekoppelt.
Während der nächsten Phase werden die Impulse ϕ_F-STUFE angelegt (nach den Impulsen ϕ_G-STUFE), um den binären SAR-Suchalgorithmus zu steuern und die digitalen Bits S2 der Feinstufe zu erzeugen. Der ϕ_F-STUF ist nur für einen Abschnitt der Zeit aktiv, während phi1 „Low“ ist. Anders ausgedrückt, die Feinstufe 120 wird deaktiviert (oder abgeschaltet), wenn die Grobstufe 110 die MSBs der jeweiligen ersten oder zweiten Stufe 10, 20 erzeugt, was die Leistungsaufnahme verringern hilft.
9 ist ein Flussdiagramm, welches ein beispielhaftes ADU-Verfahren 200 gemäß einigen Ausführungsformen veranschaulicht. Das dargestellte Verfahren 200 beinhaltet das Empfangen eines analogen Eingangsspannungssignals in Block 210, wie etwa des Eingangssignals V_IP , das über den Eingangsanschluss 102 empfangen wird, wie in 1 dargestellt. In Block 212 wird das analoge Eingangsspannungssignal in eine erste Anzahl von Bits S1 eines ersten digitalen Wertes umgewandelt, und in Block 214 wird das analoge Eingangsspannungssignal in eine zweite Anzahl von Bits S2 des ersten digitalen Wertes umgewandelt, wenigstens teilweise basierend auf der ersten Anzahl von Bits des ersten digitalen Wertes. Wie hierin oben erläutert wurde, wird bei einigen Ausführungsformen die Umwandlung von S1 Bits von einem Grobstufen-ADU durchgeführt, und die Umwandlung von S2 Bits wird von einem Feinstufen-ADU einer ersten Subranging-ADU-Stufe durchgeführt. Die Feinstufe empfängt die von der Grobstufe ausgegebenen S1 Bits, welche die MSBs der ersten Subranging-ADU-Stufe sein können. Die S1 und S2 Bits werden in Block 216 zu einem ersten digitalen Wert kombiniert, welcher einen Teil eines digitalen Ausgangssignals repräsentiert, das dem analogen Eingangsspannungssignal entspricht.
Ein analoges Restsignal, das auf einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangsspannungssignal basiert, wird in Block218 bestimmt, und das analoge Restsignal wird in Block 220 in eine dritte Anzahl von Bits S3 (MSBs) eines zweiten digitalen Wertes umgewandelt. Das analoge Restsignal wird in Block 222 in eine vierte Anzahl von Bits S4 (LSBs, S4>S3) des zweiten digitalen Wertes umgewandelt, wenigstens teilweise basierend auf der dritten Anzahl von Bits des zweiten digitalen Wertes, und die dritte Anzahl von Bits S3 und die vierte Anzahl von Bits S4 werden in Block 224 zu dem zweiten digitalen Wert kombiniert. In Block 226 werden der erste digitale Wert und der zweite digitale Wert zu einem digitalen Ausgangssignal kombiniert, welches das analoge Eingangsspannungssignal repräsentiert.
Weiterhin wird in einigen Beispielen eine ADU-Anordnung mit SAR verwendet, so dass das Umwandeln des analogen Eingangsspannungssignals in die erste Anzahl von Bits des ersten digitalen Wertes in Block 212 und das Umwandeln des analogen Eingangsspannungssignals in die zweite Anzahl von Bits des ersten digitalen Wertes in Block 214 jeweils das Vergleichen des analogen Eingangsspannungssignals mit einem Referenzspannungsbereich und das sukzessive Einengen des Referenzspannungsbereichs in Reaktion auf den Vergleich beinhalten. Außerdem wird in einigen Beispielen das analoge Eingangsspannungssignal in die erste Anzahl von Bits S1 des ersten digitalen Wertes durch die ADU-Grobstufe 110 umgewandelt, und das analoge Eingangsspannungssignal wird in die zweite Anzahl von Bits S2 des ersten digitalen Wertes durch die ADU-Feinstufe 120 umgewandelt.
Die offenbarten Ausführungsformen beinhalten einen ADU, welche einen Eingangsanschluss aufweist, der dafür ausgelegt ist, ein analoges Eingangsspannungssignal zu empfangen, und eine erste ADU-Stufe, die mit dem Eingangsanschluss gekoppelt ist und dafür ausgelegt ist, einen ersten digitalen Wert auszugeben, der dem analogen Eingangsspannungssignal entspricht. Die erste ADU-Stufe gibt ferner ein analoges Restsignal aus, das einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangssignal entspricht. Eine zweite ADU-Stufe ist mit der ersten ADU-Stufe gekoppelt und ist dafür ausgelegt, das analoge Restsignal in einen zweiten digitalen Wert umzuwandeln. Die erste ADU-Stufe und/oder die zweite ADU-Stufe weisen eine erste Teilstufe auf, die dafür ausgelegt ist, ein analoges Signal in eine erste Anzahl von Bits eines digitalen Wertes umzuwandeln, der das analoge Signal repräsentiert, und eine zweite Teilstufe, die dafür ausgelegt ist, das analoge Signal in eine zweite Anzahl von Bits des digitalen Wertes umzuwandeln, wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits ist. Eine Steuereinrichtung ist mit der ersten und der zweiten ADU-Stufe gekoppelt und ist dafür ausgelegt, den ersten digitalen Wert und den zweiten digitalen Wert zu einem digitalen Ausgangssignal zu kombinieren, welches das analoge Eingangsspannungssignal repräsentiert.
Gemäß weiteren offenbarten Ausführungsformen weist ein ADU einen Eingangsanschluss auf, der dafür ausgelegt ist, ein analoges Eingangsspannungssignal zu empfangen, und einen Ausgangsanschluss, der dafür ausgelegt ist, ein erstes digitales Ausgangssignal auszugeben, welches das analoge Eingangsspannungssignal repräsentiert. Eine Steuereinrichtung ist dafür ausgelegt, ein Taktsignal zu empfangen, und die Steuereinrichtung ist dafür ausgelegt, in Reaktion auf das Taktsignal eine erste und eine zweite Betriebsphase festzulegen. Eine erste ADU-Stufe weist eine Grobstufe auf, die mit dem Eingangsanschluss gekoppelt ist, und eine Feinstufe, die mit dem Eingangsanschluss gekoppelt ist. Die Feinstufe empfängt einen Ausgang der Grobstufe. Die Steuereinrichtung ist dafür ausgelegt, die Grobstufe zu betreiben, um während der ersten Betriebsphase das analoge Eingangsspannungssignal abzutasten, die Feinstufe zu betreiben, um während der ersten Betriebsphase das analoge Eingangsspannungssignal abzutasten, die Grobstufe zu betreiben, um während der zweiten Betriebsphase das analoge Eingangsspannungssignal in eine erste Anzahl von Bits des ersten digitalen Ausgangssignals umzuwandeln, die Feinstufe zu betreiben, um während der zweiten Betriebsphase das analoge Signal in eine zweite Anzahl von Bits des ersten digitalen Ausgangssignals umzuwandeln, und die erste Anzahl von Bits und die zweite Anzahl von Bits zu kombinieren.
Gemäß weiteren offenbarten Ausführungsformen beinhaltet ein ADU-Verfahren das Empfangen eines analogen Eingangsspannungssignals. Das analoge Eingangsspannungssignal wird in eine erste Anzahl von Bits eines ersten digitalen Wertes umgewandelt, und das analoge Eingangsspannungssignal wird in eine zweite Anzahl von Bits des ersten digitalen Wertes umgewandelt, wenigstens teilweise basierend auf der ersten Anzahl von Bits des ersten digitalen Wertes. Die erste Anzahl von Bits und die zweite Anzahl von Bits werden zu dem ersten digitalen Wert kombiniert. Es wird ein analoges Restsignal bestimmt, das auf einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangsspannungssignal basiert. Das analoge Restsignal wird in eine dritte Anzahl von Bits eines zweiten digitalen Wertes umgewandelt, und das analoge Restsignal wird in eine vierte Anzahl von Bits des zweiten digitalen Wertes umgewandelt, wenigstens teilweise basierend auf der dritten Anzahl von Bits des zweiten digitalen Wertes. Die dritte Anzahl von Bits und die vierte Anzahl von Bits werden zu dem zweiten digitalen Wert kombiniert, und der erste digitale Wert und der zweite digitale Wert werden zu einem digitalen Ausgangssignal kombiniert, welches das analoge Eingangsspannungssignal repräsentiert.
Im Obigen wurden Merkmale verschiedener Ausführungsformen dargelegt, um Fachleuten auf dem Gebiet ein besseres Verständnis der Aspekte der vorliegenden Offenbarung zu ermöglichen. Für Fachleute sollte klar sein, dass sie die vorliegende Offenbarung in einfacher Weise als Grundlage zum Entwickeln oder Modifizieren anderer Prozesse und Strukturen zum Bewirken der gleichen Zwecke und/oder Erzielen der gleichen Vorteile der hier vorgestellten Ausführungsformen verwenden können. Für Fachleute sollte außerdem klar sein, dass solche äquivalenten Konstruktionen nicht von der Grundidee und vom Schutzumfang der vorliegenden Offenbarung abweichen, und dass sie verschiedene Änderungen, Substitutionen und Modifikationen daran vornehmen können, ohne von der Grundidee und vom Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims

Analog-Digital-Umsetzer („ADU“), welcher umfasst: einen Eingangsanschluss, der dafür ausgelegt ist, ein analoges Eingangsspannungssignal zu empfangen; eine erste ADU-Stufe, die mit dem Eingangsanschluss gekoppelt ist und dafür ausgelegt ist, einen ersten digitalen Wert, der dem analogen Eingangsspannungssignal entspricht, und ein analoges Restsignal, das einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangssignal entspricht, auszugeben; eine zweite ADU-Stufe, die mit der ersten ADU-Stufe gekoppelt ist und dafür ausgelegt ist, das analoge Restsignal in einen zweiten digitalen Wert umzuwandeln; wobei die erste ADU-Stufe und/oder die zweite ADU-Stufe eine erste Teilstufe aufweisen, die dafür ausgelegt ist, ein analoges Signal in eine erste Anzahl von Bits eines digitalen Wertes umzuwandeln, der das analoge Signal repräsentiert, und eine zweite Teilstufe, die dafür ausgelegt ist, das analoge Signal in eine zweite Anzahl von Bits des digitalen Wertes umzuwandeln, wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits ist; und eine Steuereinrichtung, die mit der ersten und der zweiten ADU-Stufe gekoppelt ist und ist dafür ausgelegt, den ersten digitalen Wert und den zweiten digitalen Wert zu einem digitalen Ausgangssignal zu kombinieren, welches das analoge Eingangsspannungssignal repräsentiert.
ADU nach Anspruch 1, wobei die erste ADU-Stufe und die zweite ADU-Stufe jeweils die erste und die zweite Teilstufe aufweisen.
ADU nach Anspruch 1 oder 2, welcher ferner einen Verstärker umfasst, der das analoge Restsignal empfängt, das von der ersten ADU-Stufe ausgegeben wird, wobei der Verstärker dafür ausgelegt ist, einen vorbestimmten Verstärkungsfaktor auf das analoge Restsignal anzuwenden und das verstärkte analoge Restsignal an die zweite ADU-Stufe auszugeben.
ADU nach einem der vorhergehenden Ansprüche, wobei die erste ADU-Stufe die erste Teilstufe und die zweite Teilstufe aufweist, wobei die erste Teilstufe dafür ausgelegt ist, das analoge Eingangsspannungssignal in die erste Anzahl von Bits des ersten digitalen Wertes umzuwandeln, wobei die zweite Teilstufe dafür ausgelegt ist, das analoge Eingangsspannungssignal in die zweite Anzahl von Bits des ersten digitalen Wertes umzuwandeln, und wobei die zweite Teilstufe dafür ausgelegt ist, das analoge Restsignal auszugeben.
ADU nach einem der vorhergehenden Ansprüche, wobei die zweite ADU-Stufe die erste Teilstufe und die zweite Teilstufe aufweist, wobei die erste Teilstufe dafür ausgelegt ist, das analoge Restsignal in die erste Anzahl von Bits des zweiten digitalen Wertes umzuwandeln, und wobei die zweite Teilstufe dafür ausgelegt ist, das analoge Restsignal in die zweite Anzahl von Bits des zweiten digitalen Wertes umzuwandeln.
ADU nach Anspruch 4, wobei die Steuereinrichtung dafür ausgelegt ist, an die erste Teilstufe während einer ersten Betriebsphase, in der die erste Teilstufe das analoge Eingangsspannungssignal abtastet, Strom anzulegen, und wobei die Steuereinrichtung dafür ausgelegt ist, im Anschluss an die erste Betriebsphase die Stromversorgung der ersten Teilstufe zu unterbrechen..
ADU nach Anspruch 6, wobei die Steuereinrichtung dafür ausgelegt ist, an die zweite Teilstufe während einer zweiten Betriebsphase, in der die erste Teilstufe die erste Anzahl von Bits erzeugt und in der die zweite Teilstufe die zweite Anzahl von Bits erzeugt, Strom anzulegen.
ADU nach Anspruch 7, welcher ferner einen Taktsignalgenerator umfasst, der dafür ausgelegt ist, ein Taktsignal auszugeben, wobei die Steuereinrichtung die erste und die zweite Betriebsphase basierend auf dem Taktsignal festlegt.
ADU nach Anspruch 6, welcher ferner einen Verstärker umfasst, der das analoge Restsignal empfängt, das von der ersten ADU-Stufe ausgegeben wird, wobei der Verstärker dafür ausgelegt ist, einen vorbestimmten Verstärkungsfaktor auf das analoge Restsignal anzuwenden und das verstärkte analoge Restsignal an die zweite ADU-Stufe auszugeben, wobei die Steuereinrichtung dafür ausgelegt ist, den Verstärker während der ersten Betriebsphase zu deaktivieren.
Analog-Digital-Umsetzer („ADU“), welcher umfasst: einen Eingangsanschluss, der dafür ausgelegt ist, ein analoges Eingangsspannungssignal zu empfangen; einen Ausgangsanschluss, der dafür ausgelegt ist, ein erstes digitales Ausgangssignal auszugeben, welches das analoge Eingangsspannungssignal repräsentiert; eine Steuereinrichtung, die dafür ausgelegt ist, ein Taktsignal zu empfangen, wobei die Steuereinrichtung dafür ausgelegt ist, in Reaktion auf das Taktsignal eine erste und eine zweite Betriebsphase festzulegen; eine erste ADU-Stufe, die eine Grobstufe, die mit dem Eingangsanschluss gekoppelt ist, und eine Feinstufe, die mit dem Eingangsanschluss gekoppelt ist, aufweist, wobei die Steuereinrichtung dafür ausgelegt ist: die Grobstufe zu betreiben, um während der ersten Betriebsphase das analoge Eingangsspannungssignal abzutasten; die Feinstufe zu betreiben, um während der ersten Betriebsphase das analoge Eingangsspannungssignal abzutasten; die Grobstufe zu betreiben, um während der zweiten Betriebsphase das analoge Eingangsspannungssignal in eine erste Anzahl von Bits des ersten digitalen Ausgangssignals umzuwandeln; die Feinstufe zu betreiben, um während der zweiten Betriebsphase das analoge Signal in eine zweite Anzahl von Bits des ersten digitalen Ausgangssignals umzuwandeln; und die erste Anzahl von Bits und die zweite Anzahl von Bits zu kombinieren.
ADU nach Anspruch 10, wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits ist.
ADU nach Anspruch 10 oder 11, wobei die Steuereinrichtung dafür ausgelegt ist, die Grobstufe im Anschluss an die erste Betriebsphase abzuschalten.
ADU nach einem der vorhergehenden Ansprüche 10 bis 12, wobei die zweite Feinstufe ferner dafür ausgelegt ist, ein analoges Restsignal auszugeben, das einer Differenz zwischen dem digitalen Ausgangssignal und dem analogen Eingangssignal entspricht.
ADU nach Anspruch 13, welcher ferner einen Verstärker umfasst, der so gekoppelt ist, dass er das analoge Restsignal empfängt.
ADU nach Anspruch 14, welcher ferner eine zweite ADU-Stufe umfasst, die mit einem Ausgang des Verstärkers gekoppelt ist, wobei die zweite ADU-Stufe dafür ausgelegt ist, das analoge Restsignal in ein zweites digitales Ausgangssignal umzuwandeln, und wobei die Steuereinrichtung dafür ausgelegt ist, das erste und das zweite digitale Ausgangssignal zu kombinieren.
ADU nach Anspruch 15, wobei die zweite ADU-Stufe eine zweite Grobstufe, die mit dem Ausgang des Verstärkers gekoppelt ist, und eine zweite Feinstufe, die mit dem Ausgang des Verstärkers gekoppelt ist, aufweist, wobei die zweite Feinstufe so gekoppelt ist, dass sie einen Ausgang der zweiten Grobstufe empfängt.
Verfahren zur Analog-Digital-Umsetzung („ADU“), welches umfasst: Empfangen eines analogen Eingangsspannungssignals; Umwandeln des analogen Eingangsspannungssignals in eine erste Anzahl von Bits eines ersten digitalen Wertes; Umwandeln des analogen Eingangsspannungssignals in eine zweite Anzahl von Bits des ersten digitalen Wertes wenigstens teilweise basierend auf der ersten Anzahl von Bits des ersten digitalen Wertes; Kombinieren der ersten Anzahl von Bits und der zweiten Anzahl von Bits zu dem ersten digitalen Wert; Bestimmen eines analogen Restsignals, das auf einer Differenz zwischen dem ersten digitalen Wert und dem analogen Eingangsspannungssignal basiert; Umwandeln des analogen Restsignals in eine dritte Anzahl von Bits eines zweiten digitalen Wertes; Umwandeln des analogen Restsignals in eine vierte Anzahl von Bits des zweiten digitalen Wertes, wenigstens teilweise basierend auf der dritten Anzahl von Bits des zweiten digitalen Wertes; Kombinieren der dritten Anzahl von Bits und der vierten Anzahl von Bits zu dem zweiten digitalen Wert; und Kombinieren des ersten digitalen Wertes und des zweiten digitalen Wertes zu einem digitalen Ausgangssignal, welches das analoge Eingangsspannungssignal repräsentiert.
Verfahren nach Anspruch 17, wobei das Umwandeln des analogen Eingangsspannungssignals in die erste Anzahl von Bits des ersten digitalen Wertes und das Umwandeln des analogen Eingangsspannungssignals in die zweite Anzahl von Bits des ersten digitalen Wertes jeweils das Vergleichen des analogen Eingangsspannungssignals mit einem Referenzspannungsbereich und das sukzessive Einengen des Referenzspannungsbereichs in Reaktion auf den Vergleich beinhalten.
Verfahren nach Anspruch 17 oder 18, wobei das analoge Eingangsspannungssignal in die erste Anzahl von Bits des ersten digitalen Wertes durch eine ADU-Grobstufe umgewandelt wird und wobei das analoge Eingangsspannungssignal in die zweite Anzahl von Bits des ersten digitalen Wertes durch eine ADU-Feinstufe umgewandelt wird, und wobei die zweite Anzahl von Bits größer als die erste Anzahl von Bits ist.
Verfahren nach Anspruch 19, wobei das Empfangen des analogen Eingangsspannungssignals das Abtasten des analogen Eingangsspannungssignals während einer ersten Betriebsphase beinhaltet, wobei das analoge Eingangsspannungssignal in die erste Anzahl von Bits des ersten digitalen Wertes während einer zweiten Betriebsphase umgewandelt wird, und wobei die ADU-Grobstufe während der zweiten ADU-Betriebsphase abgeschaltet wird.